JPS62281611A - Signal edge detector - Google Patents

Signal edge detector

Info

Publication number
JPS62281611A
JPS62281611A JP61124764A JP12476486A JPS62281611A JP S62281611 A JPS62281611 A JP S62281611A JP 61124764 A JP61124764 A JP 61124764A JP 12476486 A JP12476486 A JP 12476486A JP S62281611 A JPS62281611 A JP S62281611A
Authority
JP
Japan
Prior art keywords
data
circuit
processing
edge detection
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61124764A
Other languages
Japanese (ja)
Inventor
Satoshi Baba
敏 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP61124764A priority Critical patent/JPS62281611A/en
Publication of JPS62281611A publication Critical patent/JPS62281611A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

PURPOSE:To omit the processing steps by using a circuit which collates the data written to a storage circuit with the dats read out of the storage circuit through the exclusive OR processing and then detecting the edge part of each signal. CONSTITUTION:The signals received from sensors S1-Sn are written to a storage circuit 12 in the form of the binary data and at the same time the data stored until a time point immediately before the latest data is written is read out of the circuit 12. Then the read-out data is collated with the written data through the exclusive OR processing. While an edge detecting circuit 14 detects the edge part of each signal. Therefore the collective edge detection can be applied to plural data regardless of the number of pieces of data and without preparing an edge detecting program for each sensor by performing write and read of data with a single storage circuit as well as the exclusive OR processing of both data. In such a way, the processing steps can be omitted.

Description

【発明の詳細な説明】 3、発明の詳細な説明 [産業上の利用分野] この発明は、複数のセンサから送られてくる複数の信号
の、立ち上がり又は立ち下がりのエツジを一括して検出
する信号エツジ検出装置に関する。
[Detailed Description of the Invention] 3. Detailed Description of the Invention [Field of Industrial Application] This invention collectively detects rising or falling edges of a plurality of signals sent from a plurality of sensors. The present invention relates to a signal edge detection device.

[従来の技術] クロコンピユータを使った制御装置は、あらゆる分野で
産業の発展に貢献している。このようなマイクロコンピ
ュータ応用技術は、例えば安全性と快適さが重視される
乗用車等にも活発に導入されており、マイクロコンピュ
ータの高度の演算処理能力を活かし、例えば制動時に車
両のスリップを機械的に防止するアンチロックブレーキ
システムなどは、代表的な適用例とされている。
[Prior Art] Control devices using black computers are contributing to the development of industry in all fields. Such microcomputer-applied technology is being actively introduced into passenger cars, where safety and comfort are important, for example, and the advanced processing capabilities of microcomputers are utilized to mechanically reduce vehicle slippage during braking, for example. A typical application is an anti-lock braking system that prevents accidents.

第4図に示す制御システムlは、車両のスリップ状態を
車速と車輪の回転数の不一致から検出し、ブレーキ装置
2を高速度でもって断続作動させるアンチロックプレー
キノステムの主要部を示すものであるが、車両の速度を
計測する車速センサや車輪の回転数を計測する回転セン
サ或はブレーキ装置2のオン・オフを油圧系統の圧力ス
イッチから検出するブレーキセンサなどの、複数のセン
サs、、s、、s3....snが、マイクロコンピュ
ータ3aを内臓する制御装置3に接続されている。
The control system l shown in FIG. 4 is the main part of an anti-lock braking system that detects the slip condition of the vehicle from the discrepancy between the vehicle speed and the rotational speed of the wheels, and operates the brake device 2 intermittently at high speed. However, there are multiple sensors such as a vehicle speed sensor that measures the speed of the vehicle, a rotation sensor that measures the number of rotations of the wheels, or a brake sensor that detects the on/off state of the brake device 2 from the pressure switch of the hydraulic system. s,,s3. .. .. .. sn is connected to a control device 3 incorporating a microcomputer 3a.

この制御システムlは、複数(n個)のセンサS、〜S
oから送られてくる信号を高速演算処理し、ブレーキ装
置2に対して瞬時にして必要な制御指令を供給する必要
があり、このため各センサSl”Snから送られてくる
ハイ又はロウの2値レベルをとる信号を、まず信号の立
ち上がりと立ち下がりを判別する信号エツジ検出装置4
に供給し、2値レベルの変化が判別された時点で検出対
象の状態変化有りとして、制御指令変更の可否を判断す
るようにしている。殊に本例では、各センサS、−Sn
からの人力信号の立ち上がりをソフトウェア処理により
検出しているため、各センサS、〜Soごとに設けたエ
ツジ検出回路4aに対し、信号の立ち上がりと立ち下が
りを検出するためのプログラムを用意しである。
This control system l includes a plurality of (n) sensors S, ~S
It is necessary to perform high-speed arithmetic processing on the signals sent from the sensor ``o'' and instantly supply the necessary control commands to the brake device 2. A signal edge detection device 4 that first determines the rise and fall of a signal that takes a value level.
When a change in the binary level is determined, it is assumed that there is a change in the state of the object to be detected, and it is determined whether or not the control command can be changed. In particular, in this example, each sensor S, -Sn
Since the rising edge of the human input signal is detected by software processing, a program for detecting the rising edge and falling edge of the signal is prepared for the edge detection circuit 4a provided for each sensor S, ~So. .

例えば立ち上がりエツジ検出プログラムでは、第5図に
示したように、まずステップ(ioHにおいて入力信号
がハイレベルであるか否かを判断する。そして、入力信
号がハイレベルである場合は、さらにステップ(102
)において立ち上がりフラグがセットされているかどう
かを判断する。ここでの判断において否定的結果が得ら
れた場合は、それまでロウレベルであった人力信号が判
断の直前でハイレベルに変化したことが判るので、ステ
ップ(+03)において立ち上がりフラグをセットし、
この立ち上がりフラグのセットとともに、信号の立ち上
がり情報がマイクロコンピュータ6aに取り込まれる。
For example, in a rising edge detection program, as shown in FIG. 102
), it is determined whether the rising flag is set. If a negative result is obtained in this judgment, it can be seen that the human input signal, which had been at a low level until then, changed to a high level just before the judgment, so a rising flag is set in step (+03),
Along with the setting of this rising flag, the rising edge information of the signal is taken into the microcomputer 6a.

なお、ステップ(101)において人力信号がロウレベ
ルであると判断された場合は、ステップ(104)にお
いて立ち上がりフラグをリセットし、ステップ(+02
)における判断の肯定的結果とともに次の処理ステップ
に移行する。
Note that if it is determined in step (101) that the human input signal is at a low level, the rising flag is reset in step (104), and the signal is returned to step (+02).
), the process moves to the next processing step.

[発明が解決しようとする問題点] 上記従来の制御システムlに適用した信号エツジ検出装
置4は、各センサS1〜Soに接続したエツジ検出回路
4+lLに、それぞれエツジ検出ソフトウェアを用意し
ているため、ソフトウェアの数が多く、エツジ検出プロ
グラムを記憶するメモリ回路の記憶容量の肥大化を招く
だけでなく、ハードとソフト両面における製造コストの
上昇を招く等の問題点があった。
[Problems to be Solved by the Invention] The signal edge detection device 4 applied to the conventional control system 1 described above has edge detection software prepared for each edge detection circuit 4+1L connected to each sensor S1 to So. , there are problems such as a large amount of software, which not only increases the storage capacity of the memory circuit that stores the edge detection program, but also increases manufacturing costs for both hardware and software.

[問題点を解決するための手段] この発明は、上記問題点を解決したものであり、複数の
センナから送られてくる複数の信号を、それぞれ2値的
なデータとして記憶する記憶回路と、この記憶回路に対
して最新のデータを書き込むとともに、この最新データ
の書き込みの直前まで記憶していたデータを読み出すよ
う制御する制御回路と、前記記憶回路に書き込まれるデ
ータと読み出されるデータとを排他的論理和処理により
照合し、前記各信号のエツジ部分を検出するエツジ検出
回路とから構成したことを特徴とするものである。
[Means for Solving the Problems] The present invention solves the above problems, and includes a storage circuit that stores a plurality of signals sent from a plurality of sensors as binary data, respectively; A control circuit controls the storage circuit to write the latest data and read the data stored immediately before writing the latest data, and the control circuit controls the data written to the storage circuit and the data read out exclusively. The present invention is characterized in that it comprises an edge detection circuit that performs comparison by logical sum processing and detects edge portions of each of the signals.

[作用] この発明は、複数のセンサから送られてくる複数の信号
を、それぞれ2値的なデータとして記憶回路に書き込む
とともに、この最新データの書き込みの直前まで記憶し
ていたデータを読み出し、書き込まれるデータと読み出
されるデータとを排他的論理和処理により照合して、前
記各信号のエラ、゛ブ頷ム<+捺中+1 [実施例コ 以下、この発明の実施例について、第1.2図を参照し
て説明する。第1図は、この発明の信号エツジ検出装置
の一実施例を示す概略回路構成図、第2図は、第1図に
示した制御回路による立ち上がりエツジ検出のための動
作プログラムを説明するためのフローヂャートである。
[Operation] The present invention writes a plurality of signals sent from a plurality of sensors into a storage circuit as binary data, and also reads and writes data that was stored immediately before writing the latest data. The data to be read out and the data to be read out are compared by exclusive OR processing, and errors in each of the signals are detected. This will be explained with reference to the figures. FIG. 1 is a schematic circuit configuration diagram showing an embodiment of the signal edge detection device of the present invention, and FIG. 2 is a diagram illustrating an operation program for detecting a rising edge by the control circuit shown in FIG. It's a flowchart.

第1図中、信号エツジ検出装置11は、複数のセンサS
、−Snから送られてくる複数の信号を、それぞれ2値
的なデータとして記憶する記憶回路12と、この記憶回
路12に対して最新のデータを書き込むとともに、この
最新データの書き込みの直前まで記憶していたデータを
読み出すよう制御する制御回路]3と、記憶回路12に
書き込まれるデータと読み出されるデータとを排他的論
理和処理により照合し、前記各信号のエツジ部分を検出
するエツジ検出回路I4と、さらにエツジ検出回路14
の出力と最新のデータの論理積をとる立ち上がりエツジ
検出回路15とから構成される。
In FIG. 1, the signal edge detection device 11 includes a plurality of sensors S
, -Sn, each of which stores a plurality of signals as binary data, writes the latest data to this memory circuit 12, and stores the latest data until immediately before writing. a control circuit for controlling the reading of the data that has been stored] 3; and an edge detection circuit I4 for comparing the data written to the memory circuit 12 and the data to be read by exclusive OR processing and detecting edge portions of each of the signals. Furthermore, the edge detection circuit 14
The rising edge detection circuit 15 is configured to logically AND the output of the current data and the latest data.

いま、複数のセンサS、、St、、、、s、から、例え
ばl0011.、、OIなる最新のデータが記憶回路1
2に供給されたとする。そして、このデータの直前のデ
ータが00101.、.00であったとする。この場合
、エツジ検出回路I4の出力は、10110.、.01
となり、信号変化のあったセンサs、、s3.s、、、
、snに対応するものだけが出力1を示す。そして、こ
のエツジ検出出力は、さらに立ち上がりエツジ検出回路
I5において最新のデータと論理積処理を受け、+00
10.、.01で示されるように、センサS、、S、、
、、、snの出力だけが、立ち上がり変化を示したこと
が検出される。
Now, from a plurality of sensors S,,St,...,s,, for example, l0011. ,,The latest data called OI is stored in the memory circuit 1.
Suppose that it is supplied to 2. The data immediately before this data is 00101. ,.. Suppose it is 00. In this case, the output of the edge detection circuit I4 is 10110. ,.. 01
Therefore, the sensors s, , s3 . s...
, sn indicates output 1. Then, this edge detection output is further subjected to AND processing with the latest data in the rising edge detection circuit I5, and is +00
10. ,.. As indicated by 01, the sensors S,,S,,
It is detected that only the outputs of , , sn show a rising change.

ところで、上記信号エツジ検出装置11の動作は、実際
には記憶回路12に対するデータの書き込みと読み出し
動作を含め、エツジ検出回路14と立ち上がりエツジ検
出回路I5の動作を、ソフトウェアにて処理することも
考えており、例えば第2図に示す立ち上がりエツジ検出
用の処理プログラムが制御回路13に用意しである。こ
の処理プログラムは、まずステップ(201)において
最新のデータを記憶回路I2に書き込み、それと同時に
それまで記憶回路■2に蓄えられていたデータを読み出
す。こうして記憶回路12から読み出されたデータは、
ステップ(202)において最新のデータと排他的論理
和をとられる。そして、ステップ(202)にて得られ
た排他的論理和出力は、さらにステップ(203)にお
いて最新のデータと論理積をとられ、続くステップ(2
04)において論理積出力がハイレベルであるが否がか
判断される。その結果、ハイレベルであれば、立ち上が
りエツジが検出され、そうでない場合は続く信号処理に
供される。
By the way, the operation of the signal edge detection device 11, including the operation of writing and reading data to the memory circuit 12, and the operation of the edge detection circuit 14 and the rising edge detection circuit I5 may be processed by software. For example, a processing program for detecting a rising edge as shown in FIG. 2 is prepared in the control circuit 13. This processing program first writes the latest data into the storage circuit I2 in step (201), and at the same time reads out the data that had been stored in the storage circuit I2 up to that point. The data read out from the memory circuit 12 in this way is
In step (202), exclusive OR is performed with the latest data. Then, the exclusive OR output obtained in step (202) is further ANDed with the latest data in step (203), and the
In step 04), it is determined whether the AND output is at a high level or not. As a result, if the level is high, a rising edge is detected, and if not, the signal is subjected to subsequent signal processing.

また、ここでの説明では、信号の立ち上がりエツジを検
出する場合を例に説明したが、第3図に示す処理プログ
ラムに従えば、信号の立ち下がりエツジを検出すること
ができる。この立ち下がりエツジ検出プログラムは、ス
テップ(201)とステップ(202)については、前
記立ち上がりエツジ検出プログラムとまったく同様の処
理経過をとるが、ステップ(202)に続くステップ(
2,05)において、排他的論理和出力との論理積対象
が、最新の人力データの極性反転出力である点と、続く
ステップ(206)に示す判断処理の結果、論理積出力
がロウレベルであるときに立ち下がりエツジを検出する
点が異なっている。
Further, in the explanation here, the case where a rising edge of a signal is detected is explained as an example, but if the processing program shown in FIG. 3 is followed, a falling edge of a signal can be detected. This falling edge detection program takes exactly the same processing sequence as the rising edge detection program in step (201) and step (202), but the step (
In 2,05), the logical product with the exclusive OR output is the polarity inverted output of the latest human data, and as a result of the judgment process shown in the subsequent step (206), the logical product output is low level. They differ in that they sometimes detect falling edges.

このように、上記信号エツジ検出装置IIは、複数のセ
ンサS1〜Snから送られてくる複数の信号を、それぞ
れ2値的なデータとして記憶回路12に書き込むととも
に、この最新のデータの書き込みの直面まで記憶してい
たデータを読み出し、書き込まれるデータと読み出され
るデータとを排他的論理和処理により照合して、前記各
信号のエツジ部分を検出する構成としたから、センサs
1〜Snごとにエツジ検出用のプログラムを別々に用意
しておかなくとも、単一の記憶回路I2へのデータの書
き込みと読み出し及び両データの排他的論理和処理によ
り、データの数に関係なく複数のデータを一括してエツ
ジ検出処理にかけることができ、従来に比較してかなり
の数の処理ステップの簡略化が可能であり、粋にソフト
ウェア1.−上A信号処理を旨とするマイクロコンピュ
ータ等の情報処理装置に適した信号エツジ検出装置を提
供することができる。
In this way, the signal edge detection device II writes the plurality of signals sent from the plurality of sensors S1 to Sn into the storage circuit 12 as binary data, and also writes the signals sent from the plurality of sensors S1 to Sn into the memory circuit 12, and also The sensor s
Regardless of the number of data, it is possible to write and read data to and from a single memory circuit I2 and perform exclusive OR processing of both data, without having to prepare a separate program for edge detection for each of 1 to Sn. Multiple pieces of data can be subjected to edge detection processing at once, and a considerable number of processing steps can be simplified compared to conventional methods. - A signal edge detection device suitable for information processing devices such as microcomputers that perform A signal processing can be provided.

[発明の効果] 以上説明したように、この発明は、複数のセンサから送
られてくる複数の信号を、それぞれ2値的なデータとし
て記憶回路に書き込むとともに、この最新のデータの書
き込みの直前まで記憶していたデータを読み出し、書き
込まれるデータと読み出されるデータとを排他的論理和
処理により照合して、前記各信号のエツジ部分を検出す
る構成としたから、センサごとにエツジ検出用のプ。ダ
ラムを別々に用意しておかなくとも、単一の記憶回路へ
のデータの書き込みと読み出し及び両データの排他的論
理和処理により、データの数に関係すく複数のデータを
一括してエツジ検出処理にかけることができ、従来に比
較してがなりの数の処理ステップの簡略化が可能であり
、特にソフトウェアによる信号処理を旨とするマイクロ
コンピュータ等の情報処理装置に適した信号エツジ検出
装置を提供することができる等の優れた効果を奏する。
[Effects of the Invention] As explained above, the present invention writes a plurality of signals sent from a plurality of sensors into a storage circuit as binary data, and also writes a plurality of signals sent from a plurality of sensors into a memory circuit until immediately before writing the latest data. Since the configuration is such that the stored data is read out and the data to be written and the data to be read are compared by exclusive OR processing to detect the edge portion of each of the signals, an edge detection program is provided for each sensor. Edge detection can be performed on multiple pieces of data at once, regardless of the number of data, by writing and reading data to and from a single memory circuit and performing exclusive OR processing on both data, without having to prepare separate Durhams. The present invention is a signal edge detection device that is suitable for information processing devices such as microcomputers that use software-based signal processing, and can simplify the number of processing steps compared to conventional methods. It has excellent effects such as being able to provide

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明の信号エツジ検出装置の一実施例を
示す概略回路構成図、第2,3図は、第1図に示した制
御回路によるそれぞれ立ち上がりと立ち下がりエツジ検
出のための動作プログラムを説明するためのフローチャ
ート、第4.51fflハ、それぞれ従来の信号エツジ
検出装置の一例を示す概略回路構成図及びその動作プロ
グラムを説明するためのフローチャートである。 11、 、 、信号エツジ検出装置、12.、、記憶回
路、13.、、制御回路、+4.、、エツジ検出回路、
!5...立ち上がりエツジ検出回路。
FIG. 1 is a schematic circuit configuration diagram showing an embodiment of the signal edge detection device of the present invention, and FIGS. 2 and 3 are operations for detecting rising and falling edges, respectively, by the control circuit shown in FIG. 1. FIG. 4.51 is a flowchart for explaining a program; FIG. 4.51 is a schematic circuit configuration diagram showing an example of a conventional signal edge detection device; 11. , Signal edge detection device, 12. ,,Memory circuit,13. , , control circuit, +4. ,,edge detection circuit,
! 5. .. .. Rising edge detection circuit.

Claims (1)

【特許請求の範囲】[Claims] 複数のセンサから送られてくる複数の信号を、それぞれ
2値的なデータとして記憶する記憶回路と、この記憶回
路に対して最新のデータを書き込むとともに、この最新
データの書き込みの直前まで記憶していたデータを読み
出すよう制御する制御回路と、前記記憶回路に書き込ま
れるデータと読み出されるデータとを排他的論理和処理
により照合し、前記各信号のエッジ部分を検出するエッ
ジ検出回路とからなる信号エッジ検出装置。
A memory circuit that stores multiple signals sent from multiple sensors as binary data, and a memory circuit that writes the latest data to this memory circuit and stores it until just before the latest data is written. a control circuit that controls the reading of the data written in the memory circuit; and an edge detection circuit that compares the data written to the memory circuit with the data read by exclusive OR processing and detects the edge portion of each signal. Detection device.
JP61124764A 1986-05-30 1986-05-30 Signal edge detector Pending JPS62281611A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61124764A JPS62281611A (en) 1986-05-30 1986-05-30 Signal edge detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61124764A JPS62281611A (en) 1986-05-30 1986-05-30 Signal edge detector

Publications (1)

Publication Number Publication Date
JPS62281611A true JPS62281611A (en) 1987-12-07

Family

ID=14893531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61124764A Pending JPS62281611A (en) 1986-05-30 1986-05-30 Signal edge detector

Country Status (1)

Country Link
JP (1) JPS62281611A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157991B2 (en) 2001-07-03 2007-01-02 Fujitsu Media Devices Limited Surface acoustic wave device having reflectors with both open and shorted electrodes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317422A (en) * 1976-07-31 1978-02-17 Oguchi Seihon Kk Method for manufacturing back band
JPS57124928A (en) * 1981-01-26 1982-08-04 Victor Co Of Japan Ltd Edge detection circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317422A (en) * 1976-07-31 1978-02-17 Oguchi Seihon Kk Method for manufacturing back band
JPS57124928A (en) * 1981-01-26 1982-08-04 Victor Co Of Japan Ltd Edge detection circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157991B2 (en) 2001-07-03 2007-01-02 Fujitsu Media Devices Limited Surface acoustic wave device having reflectors with both open and shorted electrodes
KR100850623B1 (en) 2001-07-03 2008-08-05 후지쓰 메디아 데바이스 가부시키가이샤 Surface acoustic wave device

Similar Documents

Publication Publication Date Title
CA1268553A (en) Preservation of previously defined text formats
US7389390B2 (en) Method, microprocessor system for critical safety regulations and the use of the same
JPH01124031A (en) Microcomputer
JPS62281611A (en) Signal edge detector
JPS6222199B2 (en)
JPS6339069A (en) Periodical interruption informing method for digital input/output controller
JP2892429B2 (en) I / O controller
JPH03230216A (en) Processing system for writing processing part to storage device
JPS63146141A (en) Memory card
JPS5854465A (en) Detecting system for final block of magnetic tape
JP2725680B2 (en) Bus error detection circuit
JPH0232646A (en) Data link system
JPH04309144A (en) System file fault detecting system
JP2518652B2 (en) Interrupt diagnostic device for multi-bus synchronous system
JPH03244055A (en) Memory device
JPH045222B2 (en)
JPS5842487B2 (en) Program loading method
JPS62169245A (en) Data processing system
JPH02148156A (en) Input/output control system
JPS60186935A (en) Microprogram loading system
JPS6143739B2 (en)
JPH01258136A (en) Information processing system
JPS6127793B2 (en)
JPS60193059A (en) Checking system for program action
JPS63103330A (en) Detecting system for misuse of address stack