JPS62279744A - Interface device for pcm signal - Google Patents
Interface device for pcm signalInfo
- Publication number
- JPS62279744A JPS62279744A JP61124064A JP12406486A JPS62279744A JP S62279744 A JPS62279744 A JP S62279744A JP 61124064 A JP61124064 A JP 61124064A JP 12406486 A JP12406486 A JP 12406486A JP S62279744 A JPS62279744 A JP S62279744A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- interface device
- signal
- pcm signal
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 10
- 238000001514 detection method Methods 0.000 claims description 18
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 9
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000002135 phase contrast microscopy Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
3、発明の詳細な説明
(産業上の利用分野)
本発明は、パルス符号変調信号列(以下、PCM信号列
という)を授受するI)C114信号用のインターフェ
イス装置に関し、特にPCM信号インターフェイス装置
をN+1台配設して、N対1の冗長切換方式を実現する
ためのインターフェイス装置に関する。Detailed Description of the Invention 3. Detailed Description of the Invention (Field of Industrial Application) The present invention relates to an interface device for I)C114 signals that transmits and receives pulse code modulation signal sequences (hereinafter referred to as PCM signal sequences). In particular, the present invention relates to an interface device for implementing an N-to-1 redundant switching system by disposing N+1 PCM signal interface devices.
(従来の技術)
システムの信頼性の向」二を図るための手段として冗長
切換方式かある。通仏シスデムにおいては1対1の冗長
切換方式かよく知られているか、大容量システムにおい
ては、経済性を考慮してN個の現用に1個の予備を設け
るN対1冗長切換方式か有効な手段として採用されてい
る。(Prior Art) A redundant switching method is available as a means for improving system reliability. In French system systems, the one-to-one redundant switching method is well-known, and in large-capacity systems, the N-to-one redundant switching method, in which one spare unit is provided for each N active units, is effective for large-capacity systems. It has been adopted as a method.
一般に冗長切換方式を採用するシステムは大容量のトラ
フィックを処理する場合が多い。なぜならば障害が発生
してシステムダウンになった場合、被害が及ぶ範囲が大
きいからである。現用/予備切換方式においては、現用
システムがダウンした場合に直ちに予備システムに切換
えることにより、短時間で正常状態に復旧させることに
している。In general, systems that employ a redundant switching method often process a large amount of traffic. This is because if a failure occurs and the system goes down, the scope of damage will be large. In the working/standby switching method, when the working system goes down, it is immediately switched to the standby system to restore the normal state in a short time.
051(Digital 5peech Inter
polation)装置やADPCM(Adaptiv
e Differential PCM)装置等は
、高能率処理装置として1回線当つのpcx伝送方式%
式%
]/2の伝送路ビットレートで伝送できる。更に両者を
組み合わせたDST /ADPCM方式の場合には約1
/4の帯域圧縮が可能となることはよく知られている。051 (Digital 5peech Inter
polation) equipment and ADPCM (Adaptive
e Differential PCM) equipment, etc., is a high-efficiency processing device that uses pcx transmission method% per line.
It can be transmitted at a transmission line bit rate of formula %]/2. Furthermore, in the case of the DST/ADPCM method that combines both, it is approximately 1
It is well known that band compression of /4 is possible.
これらの装置の場合、伝送回線の高能率化が図れること
から、1装置当りの処理回線容量か従来のものに比較し
て2倍、4倍・・・という様に大容量化される場合が多
い。例えばIN置SAT/εI/置SATの標準のTD
MA/DSIにおいては、地上回線の容量を240チヤ
ネルとしている。これは実際に051として処理される
べきチャネル数であり、単に装置へ接続されるものを考
えると、一般には2,048Mb/sPcM1次群信号
列が10系統分授受できる様に考慮されている。In the case of these devices, because the efficiency of the transmission line can be improved, the processing line capacity per device can be doubled, quadrupled, etc. compared to conventional devices. many. For example, the standard TD of IN position SAT/εI/position SAT
In MA/DSI, the capacity of the terrestrial line is 240 channels. This is the number of channels that should actually be processed as 051, and considering what is simply connected to the device, it is generally considered that 10 systems of 2,048 Mb/sPcM primary group signal trains can be exchanged.
従って、DSI装置等では冗長切換方式を採用するのが
極めて一般的であり、トラフィックの大小または予算の
規模に応じて1対1切換またはN JJ=11切換の何
れかを採用している。Therefore, it is extremely common for DSI devices and the like to adopt a redundant switching method, and either one-to-one switching or NJJ=11 switching is adopted depending on the size of traffic or the size of the budget.
N対1切換の場合には、常時予備システムを固定化せず
N+1のうちどの装置でも予備または現用になり得るフ
ローティング方式が一般的である。この場合、N+1台
の装置はインターフェイスすべきPCM信号列群として
Nグループを考慮しなければならない。またNグループ
は、それぞれ有するPCM信号列のポート数が同じとは
限らない。従来、これらのPCM信号インターフェイス
装置は冗長切換が発生するたびに、接続すべきPCM信
号列の数が異っても対応できる様に、それぞれの装置が
最多ポート分を具備するのみであった。In the case of N-to-1 switching, a floating system is generally used in which the standby system is not always fixed and any of the N+1 devices can be used as standby or active. In this case, the N+1 devices must consider N groups of PCM signal sequences to be interfaced. Furthermore, the N groups do not necessarily have the same number of ports for PCM signal sequences. Conventionally, these PCM signal interface devices have only been equipped with the maximum number of ports in order to be able to cope with a change in the number of PCM signal trains to be connected each time redundancy switching occurs.
(発明が解決しようとする問題点)
通常、PCM信号インターフェイス装置には終端機能を
有しており、例えば2,048Mb / s PCM信
号列の場合はCCITT Rec、G7:12に説明さ
れているように、各受信PCM信号列毎に、フレーム同
期、マルチフレーム同期、ビットエラー、屓S信号受信
、リモートアラーム受信、等の障害検出回路が設けられ
ている。(Problems to be Solved by the Invention) Usually, a PCM signal interface device has a termination function, for example, in the case of a 2,048 Mb/s PCM signal train, as explained in CCITT Rec, G7:12. A fault detection circuit for frame synchronization, multiframe synchronization, bit error, S signal reception, remote alarm reception, etc. is provided for each received PCM signal stream.
しかし、N対1の冗長切換方式において、接続するべき
NグループのPCMポート数が同数でない場合、P(j
J信号列が入力されないPCMインターフェイス用のポ
ートか出てくることになる。However, in the N-to-1 redundancy switching system, if the number of PCM ports in the N groups to be connected is not the same, P(j
There will be a port for the PCM interface to which the J signal string is not input.
この場合、PCM信号列が入力されないPICMインタ
ーフェイスポートの障害検出回路から、不要な障害警報
が発出されることになり、システム運用上、不都合であ
る。In this case, an unnecessary fault alarm will be issued from the fault detection circuit of the PICM interface port to which the PCM signal train is not input, which is inconvenient for system operation.
従って、従来のPCM信号インターフェイス装置は、N
グループの全てのPC)A信号列を同数とするが、障害
警報が出ていても全く無視するか、また1−4−1−出
11n ”17 k’> ljJ HIS’! ?−/
’h s/ j −’p 7ノJ−4g 6++ 1.
−1プセくかの方策がとられていたが、何れも好ましく
なかった。Therefore, the conventional PCM signal interface device has N
All PCs in the group have the same number of A signal sequences, but even if a fault alarm is issued, do they completely ignore it, or do they completely ignore it, or 1-4-1-out 11n "17 k'> ljJ HIS'!?-/
'h s/ j -'p 7ノJ-4g 6++ 1.
Several measures were taken, but none of them were favorable.
本発明の目的は、N対1の冗長切換方式において、切換
によって接続すべきPCM信号列の数が異っても、不要
な障害警報が発生しないPCM信号インターフェイス装
置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a PCM signal interface device that does not generate unnecessary failure alarms even if the number of PCM signal trains to be connected differs due to switching in an N-to-1 redundant switching system.
本発明のインターフェイス装置は、PCM信号列の数が
最大Mである複数N個のグループを、それぞれ受信入力
する現用のための複数N台のインターフェイス装置と、
予備のために1台のインターフェイス装置とを備λ、て
いるシステムであって、これら各PGM信号用のインタ
ーフェイス装置が、前記最大数Mの各PCM信号列をそ
れぞれ受信入力するPGM信号インターフェイス川の用
数M個のポートと、該ポートで受信入力された前記11
cM信号列の異常を検出する複数M個の障害検出回路と
、前記複数M個の各ポートに入力される前記PCM信号
列の異常検出を予め設定する複数N+1個のポートマツ
プ回路と、該ポートマツプ回路の1個を選択する選択回
路と、該選択されたポートマツプ回路の情報、ならびに
前記障害検出回路よりの情報から警報信号の発生を判断
する判定回路と、を備えていることを特徴とする。The interface device of the present invention includes a plurality of N interface devices for current use that receive and input a plurality of N groups each having a maximum number of PCM signal sequences;
The system is equipped with one interface device for backup, and each of these interface devices for each PGM signal receives and inputs each PCM signal train of the maximum number M. M ports, and the 11 ports received and inputted at the ports.
a plurality of M failure detection circuits for detecting an abnormality in a cM signal train; a plurality of N+1 port map circuits for presetting abnormality detection in the PCM signal train input to each of the plurality of M ports; and the port map circuit. The present invention is characterized by comprising a selection circuit for selecting one of the port map circuits, and a determination circuit for determining generation of an alarm signal from information on the selected port map circuit and information from the fault detection circuit.
したがって、PCM信号インターフェイス装置の切換え
に対応して、ポートマツプ回路を選択し警報信号発生の
判定回路を制御することにより、切換えによって接続す
べきPCM信号列の数が異っていても、不要な障害警報
の発生を防止できるので、切換対象のPCM信号列を同
じに揃えなくてもよく、構成上の柔軟性が得られる。Therefore, by selecting the port map circuit and controlling the judgment circuit for alarm signal generation in response to switching of the PCM signal interface device, unnecessary troubles can be avoided even if the number of PCM signal trains to be connected differs due to switching. Since the occurrence of an alarm can be prevented, it is not necessary to arrange the PCM signal trains to be switched to be the same, and flexibility in configuration can be obtained.
(実施例)
以下に本発明を、その実施例について図面を参照して説
明する。(Example) The present invention will be described below with reference to the drawings.
第1図は、本発明による一実施例を示すブロック図で、
スイッチャ1の第1の複数の入力端子Tal〜Ta4は
それぞれ、第1のグループAを構成する4チヤネルの各
PCM(パルス符号変調)信号列al”−□a4を受信
し、スイッチャ1の第2の複数の入力端子Tb、〜Tb
6はそれぞれ、第2のグループBを構成する6チヤネル
の各Pfl:M bl〜b6を受信する。FIG. 1 is a block diagram showing an embodiment according to the present invention.
The first plurality of input terminals Tal to Ta4 of the switcher 1 each receive each PCM (pulse code modulation) signal sequence al"-□a4 of four channels constituting the first group A, and the second input terminals of the switcher 1 multiple input terminals Tb, ~Tb
6 receives each of the 6 channels Pfl:M bl to b6 forming the second group B.
スイッチャ1の出力側にある第1のライン上1〜L6群
は、第1のPCM信号用のインターフェイス装置21に
接続されると共に、該装置21は第1の′m数の出力端
子T1〜T6に接続されている。同様に、第2のライン
し7〜LI2群は7JJ2のインターフェイス装置22
を介在して第2の複数の出力端子77〜TI2に接続さ
れ、第3のライン上13〜118群は第3のインターフ
ェイス装置23を介在して第3の複数の出力端子T13
〜Tieに接続されている。The groups 1 to L6 on the first line on the output side of the switcher 1 are connected to an interface device 21 for the first PCM signal, and this device 21 has a first number of output terminals T1 to T6. It is connected to the. Similarly, the second line 7 to LI2 group is the interface device 22 of 7JJ2.
The groups 13 to 118 on the third line are connected to the second plurality of output terminals T13 via the third interface device 23.
~ Connected to Tie.
ここで第1図をさらに説明すると、第1ならびに第2の
両グループA、BのPGM信号列alxa4゜b1〜b
6は、スイッチャ1を介在して、3台のPGMインター
フェイス装置21,22.23のうちの2台に接続され
、接続されていない1台は、予備のPCM信号インター
フェイス装置として配設されている。To further explain FIG. 1, the PGM signal sequences alxa4°b1-b of both the first and second groups A and B
6 is connected to two of the three PGM interface devices 21, 22, and 23 via the switcher 1, and the one that is not connected is provided as a spare PCM signal interface device. .
具体的には、第1のPCM信号インターフェイス装置2
1が、スイッチャlを介在して第1グループAのPCM
信号列alxa4に接続され、第2のPCM信号インタ
ーフェイス装置22が第2グループBのPCM信号列b
lNb6に接続されていて、第3のPCM信号インター
フェイス装置23が予備とされている場合である。Specifically, the first PCM signal interface device 2
1 is the PCM of the first group A via switcher l.
The second PCM signal interface device 22 is connected to the signal train alxa4, and the second PCM signal interface device 22 is connected to the PCM signal train b of the second group B.
This is the case where the third PCM signal interface device 23 is used as a standby.
この場合、21のインターフェイス装置21に障害が発
生し該装置2Iがダウンすると、第3のインターフェイ
ス装置23が第1のインターフェイス装置21のかわり
に現用となり、スイッチャ1が作動して、第1グループ
AのPCM信号列al=a4が7g3のインターフェイ
ス装置23に接続される。すなわち、冗長切換えが行な
われる。これ以後、第1のインターフェイス装置21は
、正常に復旧された場合、予備のPCM信号インターフ
ェイス装置として待機される。In this case, when a failure occurs in the 21 interface device 21 and the device 2I goes down, the third interface device 23 becomes active instead of the first interface device 21, the switcher 1 is activated, and the first group A The PCM signal train al=a4 of is connected to the interface device 23 of 7g3. That is, redundancy switching is performed. After this, if the first interface device 21 is restored normally, it will be kept on standby as a spare PCM signal interface device.
第2図は、第1図の要部を示すブロック図で、第1のイ
ンターフェイス装置21の詳細を示している。なお、第
2ならびに第3のインターフェイス装置22.23も同
様に構成されているので、図示を省略している。FIG. 2 is a block diagram showing the main parts of FIG. 1, and shows details of the first interface device 21. As shown in FIG. It should be noted that the second and third interface devices 22 and 23 are similarly configured, and therefore are not shown.
第1のインターフェイス装置21を構成する6個の入力
インターフェイス用のポートpH〜p18はそれぞれ、
6木の各ラインL1〜L6に接続されて、複数のPCM
信号列を受信すると共に、6個の出力端子T1〜T6に
送信する。Each of the six input interface ports pH to p18 constituting the first interface device 21 is
A plurality of PCMs are connected to each line L1 to L6 of the six trees.
A signal train is received and transmitted to six output terminals T1 to T6.
第2図下方にある第1のポートマツプ回路11は、6個
のPCM信号インターフェイス用のポートpH〜p16
にそれぞれ入力されるPCM信号列の異常検出を予め設
定する。具体的には、各ポートpH〜p16に入力され
る各PCM信号列の異常検出の項目、たとえば、データ
ロス、同期誤り、ビット誤り率(BEII)の有効無効
を予め設定するものである。The first port map circuit 11 at the bottom of FIG. 2 has six PCM signal interface ports pH to p16.
Detection of abnormalities in PCM signal sequences inputted to each is set in advance. Specifically, the validity/invalidity of abnormality detection items of each PCM signal string input to each port pH to p16, such as data loss, synchronization error, and bit error rate (BEII), is set in advance.
第2図の場合、第1のポートマツプ回路11は、第1図
に示される第1グループAを構成する4チヤネルのPG
M信号列al〜a4群に合わせて設定されている。すな
わち次の′:JJ1表に示される如くに設定されている
。なお、表中の論理”l”は有効、論理”0“は無効を
意味している。In the case of FIG. 2, the first port map circuit 11 is a 4-channel PG that constitutes the first group A shown in FIG.
It is set in accordance with the M signal sequences al to a4 groups. That is, the settings are as shown in the following table ':JJ1. Note that the logic "l" in the table means valid, and the logic "0" means invalid.
第1表
この場合、ポート15.16は無効として、異常検出の
対象外としている。Table 1 In this case, ports 15 and 16 are disabled and excluded from abnormality detection.
同様に、第2のポートマツプ回路12は、第1図に示さ
れる第2グループBを構成する6チヤネルのPC)A信
号列b1〜b6群に合わせて設定されている(第2表)
。Similarly, the second port map circuit 12 is set according to the 6-channel PC) A signal train groups b1 to b6 that constitute the second group B shown in FIG. 1 (Table 2).
.
第 2 表
第3のポートマツプ回路I3は、第1のインターフェイ
ス装置2Iを予備用として待機させるときのもので、7
g3表のように全ポートp31〜p3+1が無第3表
第2図の選択回路14は、これらポートマツプ回路11
.+2.I:]のひとつを選択するもので、該選択回路
14は一制御回路16によって制御され、該−制御回路
16は受信端)15からの制御信号によって選択回路口
を制御する。言い換えると、制御回路16は、外部から
の制御信号によって、当該第1のインターフェイス装置
21か、とのグループA、BのPGM信号列群とインタ
ーフェイスするのかを知らされる。The third port map circuit I3 in Table 2 is for keeping the first interface device 2I on standby as a standby device.
As shown in Table g3, all ports p31 to p3+1 are absent.The selection circuit 14 in Table 3 and FIG.
.. +2. The selection circuit 14 is controlled by a control circuit 16, and the -control circuit 16 controls the selection circuit in accordance with a control signal from the receiving end (15). In other words, the control circuit 16 is informed by an external control signal whether to interface with the first interface device 21 or the PGM signal train groups of groups A and B.
第1から第6の障害検出回路31〜36はそれぞれ、各
ラインし1〜し6に接続されて、各ラインし1〜L6に
流れる各PGM信号列a1〜a4の異常を検出する。す
なわち、障害検出回路31〜36は、PCM信号の終端
機能として、データロスの検出、同期誤り検出、8ER
の測定などを行ない、l’(J信号列81〜a4に異常
が認められた場合には、直ちに障害検出情報を警報信号
発生用の判定回路4へ送出する。The first to sixth fault detection circuits 31 to 36 are respectively connected to the lines 1 to 6, and detect abnormalities in the PGM signal sequences a1 to a4 flowing to the lines 1 to L6. That is, the fault detection circuits 31 to 36 perform data loss detection, synchronization error detection, and 8ER detection as PCM signal termination functions.
If an abnormality is found in the l'(J signal strings 81 to a4), fault detection information is immediately sent to the judgment circuit 4 for generating an alarm signal.
警報信号発生の判定回路4には、選択回路I4にて選択
された1台のポートマツプ回路の佇1報、この場合は、
第1のポートマツプ回路11の情報か加えられており、
有効なポート、すなわちこの場合はボー)pH〜p14
のみのPCMイ言号言分l”−a4を、=ta信号発生
の判定対象にし、その゛l!11定信号出力を警報信号
の発生回路5に送出する。The alarm signal generation determination circuit 4 receives a report of the appearance of one port map circuit selected by the selection circuit I4, in this case,
Information about the first port map circuit 11 is added,
Valid port, i.e. Bo in this case) pH~p14
The PCM word segment l''-a4 of only 1 is set as the target for determining the generation of the =ta signal, and its constant signal output of 11 is sent to the alarm signal generation circuit 5.
警報信号発生回路5は判定信号かあると、2報償号を発
生端子6を介在して外部へ送出する。When the alarm signal generation circuit 5 receives a determination signal, it sends out two reward signals to the outside via the generation terminal 6.
なお、第2ならびに第3のIICM信号インターフェイ
ス装置22.23は、第1の1)C1言号インターフェ
イス装置2Iと同様に構成されていることば勿諭である
。It goes without saying that the second and third IICM signal interface devices 22, 23 are configured similarly to the first 1) C1 language interface device 2I.
(発明の効果〕
以上説明したように本発明は、N対1の冗長切換方式に
おいて、切換によって接続すべきPCM信号列の数が異
なったとしても、不要な障害警報の発生が防止できる。(Effects of the Invention) As described above, the present invention can prevent unnecessary failure alarms from occurring even if the number of PCM signal trains to be connected differs due to switching in the N-to-1 redundant switching system.
従って切換対象のPCMポート数を同じに揃えなくても
よいので5システム構築上の柔軟性が得られるという効
果がある。Therefore, since the number of PCM ports to be switched does not have to be the same, there is an effect that flexibility in constructing the 5 system can be obtained.
加えて、予め警報の対象とすべき種類も各種用意でき、
かつポート毎、個別に有効/無効の設定ができるので、
同じCCITT Rec G732で規定の2.04
8 Mb/ s PCM信号列におけるフレーム同期
信号、またはマルチフレーム同期信号が存在しないよう
なデータに対しても対応できる効果がある。In addition, various types of warnings can be prepared in advance.
And since each port can be enabled/disabled individually,
2.04 specified in the same CCITT Rec G732
This has the advantage of being able to handle data for which there is no frame synchronization signal or multi-frame synchronization signal in an 8 Mb/s PCM signal stream.
第1図は本発明による一実施例を示すブロック図、第2
図は同上の要部を示すブロック図である。
Tal〜Ta4.TJ 〜Tb6m++a入力端子、L
INL18−・・・・・ライン、
21〜23・・・・・・・・・PCM信号インターフェ
イス装置、T1〜TIO・・・出力端子、
pH〜p16 ・・・ポート、
31〜36・・・・・・・・・障害検出回路、4・・・
・・・・・・・・・・・・警報信号発生判定回路、5・
・・・・・・・・・・・・・・警報信号発生回路、11
〜I3・・・・・・・・・ポートマツプ回路、14・・
・・・・・・・・・・・・・選択回路、16・・・・・
・・・・・・・・・・制御回路。FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG.
The figure is a block diagram showing the main parts of the same as above. Tal~Ta4. TJ ~Tb6m++a input terminal, L
INL18-... Line, 21-23... PCM signal interface device, T1-TIO... Output terminal, pH-p16... Port, 31-36... ...fault detection circuit, 4...
........Alarm signal generation determination circuit, 5.
・・・・・・・・・・・・Alarm signal generation circuit, 11
~I3...Port map circuit, 14...
...... Selection circuit, 16...
・・・・・・・・・Control circuit.
Claims (1)
、それぞれ受信入力する現用のための複数N台のインタ
ーフェイス装置と、予備のために1台のインターフェイ
ス装置とを備えているシステムであって、これら各PC
M信号用のインターフェイス装置が、 前記最大数Mの各PCM信号列をそれぞれ受信入力する
PCM信号インターフェイス用の複数M個のポートと、 該ポートで受信入力された前記PCM信号列の異常を検
出する複数M個の障害検出回路と、 前記複数M個の各ポートに入力される前記PCM信号列
の異常検出を予め設定する複数N+1個のポートマップ
回路と、 該ポートマップ回路の1個を選択する選択回路該選択さ
れたポートマップ回路の情報、ならびに前記障害検出回
路よりの情報から警報信号の発生を判断する判定回路と
、を備えていることを特徴とするPCM信号用のインタ
ーフェイス装置。[Claims] A plurality of N interface devices for current use each receiving and inputting a plurality of N groups having a maximum number of PCM signal sequences, and one interface device for backup. The system is equipped with
An interface device for M signals includes a plurality of M ports for PCM signal interfaces each receiving and inputting the maximum number M of PCM signal streams, and detecting an abnormality in the PCM signal streams received and input at the ports. a plurality of M failure detection circuits; a plurality of N+1 port map circuits that preset abnormality detection of the PCM signal train input to each of the plurality of M ports; and selecting one of the port map circuits. 1. An interface device for PCM signals, comprising: a selection circuit; and a determination circuit that determines generation of an alarm signal from information on the selected port map circuit and information from the failure detection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61124064A JPH06101724B2 (en) | 1986-05-28 | 1986-05-28 | Interface device for PCM signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61124064A JPH06101724B2 (en) | 1986-05-28 | 1986-05-28 | Interface device for PCM signals |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62279744A true JPS62279744A (en) | 1987-12-04 |
JPH06101724B2 JPH06101724B2 (en) | 1994-12-12 |
Family
ID=14876058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61124064A Expired - Lifetime JPH06101724B2 (en) | 1986-05-28 | 1986-05-28 | Interface device for PCM signals |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06101724B2 (en) |
-
1986
- 1986-05-28 JP JP61124064A patent/JPH06101724B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06101724B2 (en) | 1994-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
IE55555B1 (en) | Data transmission system for seismic streamers | |
CA2722478A1 (en) | Control system and cpu unit | |
JPH09162782A (en) | Unit changeover device | |
JPS62279744A (en) | Interface device for pcm signal | |
JP3149047B2 (en) | Redundant data processor | |
JPS6212216A (en) | Optical communication system | |
JP3013190B2 (en) | Cross connect device | |
JP2956385B2 (en) | Bus line monitoring method | |
JPH06161912A (en) | Data bus control system | |
JP2513007B2 (en) | Data transmission / reception system for remote monitoring and control equipment | |
JPS60136452A (en) | Stand-by switching control system | |
JP2663624B2 (en) | Instantaneous interruption switching method of redundant circuit | |
JPS61194939A (en) | Communication controller | |
JPS5850372B2 (en) | Data collection and distribution processing system | |
JPS58186801A (en) | Monitoring, controlling, and transmitting method of plant | |
JPH05122105A (en) | Line switching system | |
JPS59215161A (en) | Switching system of duplicated system | |
JPH0455015B2 (en) | ||
JPS61154332A (en) | Data transmitter | |
JPH05227169A (en) | Bi-directional bus data transfer system | |
JPH01284131A (en) | Switching control system | |
JPH01125138A (en) | Switching control information transmission system | |
JPS6364457A (en) | Subscriber line highway data supervisory system | |
JPH0946418A (en) | Active/standby changeover device | |
JPH01241239A (en) | Transmission line control system in duplicated annular network |