JPH06161912A - Data bus control system - Google Patents

Data bus control system

Info

Publication number
JPH06161912A
JPH06161912A JP4309850A JP30985092A JPH06161912A JP H06161912 A JPH06161912 A JP H06161912A JP 4309850 A JP4309850 A JP 4309850A JP 30985092 A JP30985092 A JP 30985092A JP H06161912 A JPH06161912 A JP H06161912A
Authority
JP
Japan
Prior art keywords
data
bus
data bus
transmission
spare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4309850A
Other languages
Japanese (ja)
Inventor
Makoto Okajima
眞 岡島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP4309850A priority Critical patent/JPH06161912A/en
Publication of JPH06161912A publication Critical patent/JPH06161912A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To improve the reliability of a data bus in a data bus control system where a data transmitter is connected to plural data receivers via the data buses by preparing a stand-by data bus to replace with any faulty one of those data suses. CONSTITUTION:The working data buses 400-403 are used between a data transmitter 100 and (n) pieces of data receivers 2001-200n. A stand-by data bus 300 is prepared to be replaced with any faulty one of the buses 400-403. The receiver 2001 contains a fault detecting circuit 204 to detect the faults of the transferred data. Meanwhile the transmitter 100 contains a transferred data switching circuit 103 and a selector 104 to switch the faulty one of buses 400-403 to the bus 300. Furthermore the receiver 2001 contains a received data switching circuit 203 and a selector 202 to receive the data via the bus 300.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、データバス制御方式に
関し、特にデータバスの障害処理方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data bus control system, and more particularly to a data bus fault handling method.

【0002】[0002]

【従来の技術】図2にこの種の従来のデータバス制御方
式を示す。従来のデータバス制御方式は、データ送出装
置1000と第1乃至第nのデータ受信装置20001
〜2000n とを備え、第1乃至第nのデータ受信装置
20001 〜2000n の各々は4つの現用のデータバ
ス400,401,402,および403を介してデー
タ送出装置1000に接続されている。
2. Description of the Related Art FIG. 2 shows a conventional data bus control system of this type. In the conventional data bus control method, the data sending device 1000 and the first to nth data receiving devices 2000 1
To 2000 n , each of the first to n-th data receiving devices 2000 1 to 2000 n is connected to the data sending device 1000 via four active data buses 400, 401, 402, and 403. .

【0003】データ送出装置1000は、送信レジスタ
101と、データ受信装置の選択およびデータバスのタ
イミングを制御するバス制御回路102と、送信レジス
タ101の送信データを現用のデータバス400〜40
3へ送出するための4つのドライバ105とを有する。
The data transmission device 1000 includes a transmission register 101, a bus control circuit 102 for controlling the selection of the data reception device and the timing of the data bus, and transmission data of the transmission register 101 for the active data buses 400 to 40.
3 and four drivers 105 for sending to

【0004】第1乃至第nのデータ受信装置20001
〜2000n はそれぞれ同一の構成を有しているので、
ここでは、第1のデータ受信装置20001 についての
み説明する。第1のデータ受信装置20001 は、現用
のデータバス400〜403からの送信データをそれぞ
れ受信するための4つのレシーバ201と、これらレシ
ーバ201で受信されたデータを格納する受信レシーバ
205と、受信レシーバ205に格納された受信データ
中のパリティエラー等の有無をチェックするエラーチェ
ック回路2001とを有している。
First to nth data receiving devices 2000 1
Since ~ 2000 n have the same configuration,
Here, only the first data receiving apparatus 2000 1 will be described. The first data receiving device 2000 1 includes four receivers 201 for receiving transmission data from the active data buses 400 to 403, a receiving receiver 205 for storing the data received by these receivers 201, and a receiving receiver 205. It has an error check circuit 2001 for checking the presence or absence of a parity error or the like in the received data stored in the receiver 205.

【0005】次に従来のデータバス制御方式の動作につ
いて説明する。データ送出装置1000がデータを送出
する場合、送信レジスタ101に送信データが用意でき
たとする。ここで、送りたいデータ受信装置が第1のデ
ータ受信装置20001 とする。この場合、バス制御回
路102が送りたいデータ受信装置として第1のデータ
受信装置20001 を選択して第1のイネーブル信号1
1 を送る。
Next, the operation of the conventional data bus control system will be described. When the data transmission device 1000 transmits data, it is assumed that transmission data is prepared in the transmission register 101. Here, the data receiving device to be sent is the first data receiving device 2000 1 . In this case, the first data receiving device 2000 1 is selected as the data receiving device that the bus control circuit 102 wants to send, and the first enable signal 1 is selected.
Send 1

【0006】第1のイネーブル信号11 を受けた第1の
データ受信装置20001 は、データ送出装置1000
からの送信データをデータバス400〜403を介して
受信レジスタ205で受信する。エラーチェック回路2
001は、受信レジスタ205が受信したデータに対し
て直ちにパリティ・チェックを行い、エラーの有無を確
認する。エラーが無い場合は、次のデータ待ちになる。
ここで、エラーを検出すると、第1のデータ受信装置2
0001 は直ちにデータ受信を中止し、転送動作を停止
する。
The first data receiving device 2000 1 that has received the first enable signal 1 1
The transmission data from is received by the reception register 205 via the data buses 400 to 403. Error check circuit 2
001 immediately performs a parity check on the data received by the reception register 205 and confirms whether or not there is an error. If there is no error, it waits for the next data.
Here, when an error is detected, the first data receiving device 2
000 1 immediately stops data reception stops transfer operation.

【0007】[0007]

【発明が解決しようとする課題】上述したように、従来
のデータバス制御方式では、ドライバの故障やデータバ
スに一部でも障害が発生すると、データバスがデータ受
信装置全てに共通であるため、データ送出装置に接続さ
れているデータ受信装置すべてに対してデータ転送不可
能になってしまう。
As described above, in the conventional data bus control system, when a driver failure or even a partial failure occurs in the data bus, the data bus is common to all data receiving devices. Data cannot be transferred to all data receiving devices connected to the data transmitting device.

【0008】従って、本発明の課題は、データバスの信
頼性を確保できるデータバス制御方式を提供することに
ある。
Therefore, an object of the present invention is to provide a data bus control system which can ensure the reliability of the data bus.

【0009】[0009]

【課題を解決するための手段】本発明のデータバス制御
方式は、データ送出装置を複数のデータ受信装置に現用
のデータバスを介して接続し、データをデータ送出装置
から複数のデータ受信装置のいずれか1つへ送信するデ
ータバス制御方式に於いて、データ送出装置と複数のデ
ータ受信装置との間に、現用のデータバスに障害が発生
した時に切り替えられる予備のデータバスを設け、デー
タ受信装置の各々は、受信データの障害を検出しデータ
送出装置に障害情報を通知する第1の手段を有し、デー
タ送出装置は、第1の手段から受信した障害情報から障
害の発生したデータパスを予備のデータパスに切り替え
ると共に、データ受信装置の各々に予備のデータバスに
切り替えさせる切替指示信号を送出する第2の手段を有
し、データ受信装置の各々は、第2の手段からの切替指
示信号に従い予備のデータバスに切り替えてデータを受
信する手段を有することを特徴とする。
According to the data bus control method of the present invention, a data transmitting device is connected to a plurality of data receiving devices via an active data bus, and data is transferred from the data transmitting device to a plurality of data receiving devices. In the data bus control method for transmitting to any one, a data bus is provided between the data transmitter and the plurality of data receivers to provide a spare data bus that is switched when a failure occurs in the current data bus. Each of the devices has a first means for detecting a failure in the received data and notifying the data sending device of the failure information, and the data sending device has a data path in which a failure has occurred from the failure information received from the first means. To a spare data path and also has a second means for sending a switching instruction signal for switching each of the data receiving devices to the spare data bus. Each is characterized by having a means for receiving data by switching to a spare data bus in accordance with the switching instruction signal from the second means.

【0010】[0010]

【実施例】次に本発明の実施例について図面を参照して
説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0011】図1を参照すると、本発明の一実施例によ
るデータバス制御方式は、データ送出装置100とn個
のデータ受信装置、すなわち、第1乃至第nのデータ受
信装置2001 〜200n とを備えている。データ送出
装置100と第1乃至第nのデータ受信装置2001
200n の各々とは、4つの現用のデータバス400〜
403を介して接続されているばかりでなく、予備のデ
ータバス300を介しても接続されている。
Referring to FIG. 1, a data bus control method according to an embodiment of the present invention includes a data transmitting device 100 and n data receiving devices, that is, first to n-th data receiving devices 200 1 to 200 n. It has and. Data transmission device 100 and first to nth data reception devices 200 1 to
Each of 200 n means four active data buses 400 to
Not only is it connected via 403, but it is also connected via a spare data bus 300.

【0012】データ送出装置100は、送信レジスタ1
01、バス制御回路102およびドライバ105ばかり
でなく、送信データ切替回路103とセレクタ104と
を有している。
The data transmission device 100 includes a transmission register 1
01, the bus control circuit 102, and the driver 105, as well as the transmission data switching circuit 103 and the selector 104.

【0013】第1乃至第nのデータ受信装置2001
200n はそれぞれ同一の構成を有しているので、ここ
では、第1のデータ受信装置2001 についてのみ説明
する。第1のデータ受信装置2001 は、レシーバ20
1と受信レジスタ205の他に、4つのセレクタ20
2、受信データ切替回路203および障害検出回路20
4を有している。
The first to nth data receiving devices 200 1 to
Since 200 n have the same configuration, only the first data receiving device 200 1 will be described here. The first data receiving device 200 1 includes a receiver 20
1 and the reception register 205, four selectors 20
2. Received data switching circuit 203 and fault detection circuit 20
Have four.

【0014】なお、信号線11 〜1n は第1乃至第nの
イネーブル信号用、信号線21 〜2n は第1乃至第nの
エラー信号用、信号線31 〜3n は第1乃至第nの切替
指示信号用である。
The signal lines 1 1 to 1 n are for the first to nth enable signals, the signal lines 2 1 to 2 n are for the first to nth error signals, and the signal lines 3 1 to 3 n are the first. It is for the first to nth switching instruction signals.

【0015】データ送出装置100は、第1乃至第nの
データ受信装置2001 〜200nが必要とするデー
タ、あるいは第1乃至第nのデータ受信装置2001
200n に与えたいデータを送出する装置である。デー
タ送出装置100は、8ビットにパリティビットを設け
1バイトとし、一回のデータに4バイトを送出する。送
信レジスタ101は送信データを出力するためのレジス
タである。バス制御回路102は、データ送出回路10
0の配下に接続された第1乃至第nのデータ受信装置2
001 〜200n の中からデータを転送したいデータ受
信装置を選択し、データバスの転送タイミングを制御す
る回路である。バス制御回路102は、選択したデータ
受信装置200i (1≦i≦n)に対しデータバスの転
送タイミングでイネーブル信号1i を送出する。送信デ
ータ切替回路103は、現用のデータバス400〜40
3のいずれかで障害が発生した時に障害の発生している
データバスを使用しているデータを予備のデータバス3
00に切り替える回路である。送信データ切替回路10
3は、後述する障害検出回路204からのエラー信号2
i から障害バイトを判定し、後述するセレクタ104で
予備のデータバス300に切り替えると共に、切替指示
信号3i でデータ受信装置200i にデータバスを切り
替えさせる。セレクタ104は、送信データ切替回路1
03の指示で送信データを切り替えるためのものであ
る。ドライバ105は、4つの現用のデータバス400
〜403と予備のデータバス300とに対応して5つ設
けられ、データバスに送信データを出力するものであ
る。
The data transmission apparatus 100 has data required by the first to nth data receiving apparatuses 200 1 to 200 n , or the first to nth data receiving apparatuses 200 1 to 200 n.
This is a device for transmitting data to be given to 200 n . The data transmission device 100 provides a parity bit for 8 bits to make 1 byte, and transmits 4 bytes for one data. The transmission register 101 is a register for outputting transmission data. The bus control circuit 102 includes the data transmission circuit 10
First to nth data receiving devices 2 connected under the control of 0
This is a circuit that selects a data receiving device to which data is to be transferred from 00 1 to 200 n and controls the transfer timing of the data bus. The bus control circuit 102 sends the enable signal 1 i to the selected data receiving device 200 i (1 ≦ i ≦ n) at the transfer timing of the data bus. The transmission data switching circuit 103 includes the active data buses 400 to 40.
When a failure occurs in any of the three, the data using the failed data bus is used as the spare data bus 3
This is a circuit for switching to 00. Transmission data switching circuit 10
3 is an error signal 2 from a failure detection circuit 204 described later.
The failure byte is determined from i , the selector 104 described later switches to the spare data bus 300, and the data receiving device 200 i switches the data bus by the switching instruction signal 3 i . The selector 104 is the transmission data switching circuit 1
It is for switching the transmission data by the instruction of 03. The driver 105 has four active data buses 400.
403 to 403 and the spare data bus 300, five are provided to output transmission data to the data bus.

【0016】第1のデータ受信装置2001 において、
5つのレシーバ201はデータバスから送信データを受
信データとして受信するためのもである。セレクタ20
2は、後述する受信データ切替回路203の指示で受信
データを切り替えるためのもので、1バイト単位に予備
のデータバス300のデータを切り替える。受信データ
切替回路203は、第1の切替指示信号31 に従いセレ
クタ202に受信データを切り替えさせる回路である。
障害検出回路204は、受信データの障害を検出する回
路で、パリティ・チェックを行い障害を検出すると、第
1のエラー信号21 によって送信データ切替回路103
に知らせる。受信レジスタ205は、送信データを第1
のイネーブル信号11 のタイミングで受信し格納するレ
ジスタである。
In the first data receiving device 200 1 ,
The five receivers 201 are also for receiving the transmission data from the data bus as the reception data. Selector 20
Reference numeral 2 is for switching the reception data according to an instruction from the reception data switching circuit 203 described later, and switches the data of the spare data bus 300 in 1-byte units. The reception data switching circuit 203 is a circuit that causes the selector 202 to switch the reception data according to the first switching instruction signal 3 1 .
The failure detection circuit 204 is a circuit that detects a failure in the received data. When a failure is detected by performing a parity check and a failure is detected, the transmission data switching circuit 103 is generated by the first error signal 2 1 .
Let us know. The reception register 205 stores the transmission data as the first data.
It is a register that receives and stores at the timing of the enable signal 1 1 .

【0017】次に、データ送出装置100がデータを送
出する場合の動作について説明する。送信レジスタ10
1に送信データを用意できると、バス制御回路102が
送りたいデータ受信装置を選択する。ここで、送りたい
データ受信装置が第1のデータ受信装置2001 である
とすると、バス制御回路102は第1のイネーブル信号
1 を送る。
Next, the operation when the data transmission device 100 transmits data will be described. Transmission register 10
When the transmission data can be prepared in 1, the bus control circuit 102 selects the data receiving device to send. Here, assuming that the data receiving device to be sent is the first data receiving device 200 1 , the bus control circuit 102 sends the first enable signal 1 1 .

【0018】第1のイネーブル信号11 を受けた第1の
データ受信装置2001 は、送信データを現用のデータ
バス400〜403を介して受信レジスタ205で受信
する。障害検出回路204は、受信レジスタ205が受
信したデータに対して直ちにパリティ・チェックを行
い、エラーの有無を確認する。エラーが無い場合は、次
のデータ待ちになる。ここで、送信データの2バイト目
のデータバス401にエラーを検出したとする。この場
合、障害検出回路204は、第1のエラー信号21 によ
って送信データ切替回路103にデータの2バイト目で
エラーを検出したことを通知する。
The first data receiving apparatus 200 1 receiving the first enable signal 1 1 receives the transmission data in the reception register 205 via the active data buses 400 to 403. The failure detection circuit 204 immediately performs a parity check on the data received by the reception register 205 and confirms whether or not there is an error. If there is no error, it waits for the next data. Here, it is assumed that an error is detected on the data bus 401 of the second byte of the transmission data. In this case, the failure detection circuit 204 notifies the transmission data switching circuit 103 that the error has been detected at the second byte of the data by the first error signal 2 1 .

【0019】通知を受けた送信データ切替回路103
は、セレクタ104で送信データの2バイト目を予備の
データバス300に切り替え、同時にデータ送出装置1
00配下に接続されている全てのデータ受信装置200
1 〜200n に第1乃至第nの切替指示信号31 〜3n
を送り、送信データの2バイト目を予備のデータバス3
00に切り替えたことを知らせる。
The transmission data switching circuit 103 which has received the notification
Switches the second byte of the transmission data to the spare data bus 300 by the selector 104, and at the same time, the data transmission device 1
All data receiving devices 200 connected under
The first to nth switching instruction signals 3 1 to 3 n for 1 to 200 n
Send the second byte of the transmitted data to the spare data bus 3
Notify that you have switched to 00.

【0020】第1乃至第nのデータ受信装置2001
200n では、受信データ切替回路203は第1乃至第
nの切替指示信号31 〜3n の指示に従いセレクタ20
2で2バイト目の転送データを予備のデータバス300
を介して受信する。
The first to nth data receiving devices 200 1 to
At 200 n , the reception data switching circuit 203 follows the instructions of the first to nth switching instruction signals 3 1 to 3 n.
2nd transfer data of 2nd byte is spare data bus 300
To receive via.

【0021】[0021]

【発明の効果】以上の説明したように本発明は、予備の
データバスを用意しておき、現用のデータバスで障害が
発生した時に予備のデータバスに切り替えて使用するこ
とにより、動作の中断を防ぐことができる。また、デー
タバスはデータ受信装置全てに共通であるため、1箇所
の故障でも接続されいる全てのデータ受信装置へのデー
タ転送が不可能になってしまうが、本発明では、この様
な事態を回避できるので、データバスの信頼性を向上で
きる。
As described above, according to the present invention, a spare data bus is prepared, and when a failure occurs in the working data bus, the spare data bus is switched to the spare data bus and used to interrupt the operation. Can be prevented. Further, since the data bus is common to all the data receiving devices, even if one failure occurs, data transfer to all connected data receiving devices becomes impossible. However, in the present invention, such a situation occurs. Since it can be avoided, the reliability of the data bus can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による、データ送出装置配下
にn個のデータ受信装置をデータバスで接続した場合の
データバス制御方式を説明するブロック図である。
FIG. 1 is a block diagram illustrating a data bus control method when n data receiving devices are connected to a data sending device under a data bus according to an embodiment of the present invention.

【図2】従来技術の、データ送出装置配下にn個のデー
タ受信装置をデータバスで接続した場合のデータバス制
御方式を説明するブロック図である。
FIG. 2 is a block diagram illustrating a conventional data bus control method in a case where n data receiving devices are connected under a data sending device by a data bus.

【符号の説明】[Explanation of symbols]

100 データ送出装置 101 送信レジスタ 102 バス制御回路 103 送信データ切替回路 104 セレクタ 105 ドライバ 2001 〜200n データ受信装置 201 レシーバ 202 セレクタ 203 受信データ切替回路 204 障害検出回路 205 受信レジスタ 300 予備のデータバス 400〜403 現用のデータバス 11 〜1n イネーブル信号 21 〜2n エラー信号 31 〜3n 切替指示信号100 data transmission device 101 transmission register 102 bus control circuit 103 transmission data switching circuit 104 selector 105 driver 200 1 to 200 n data receiving device 201 receiver 202 selector 203 reception data switching circuit 204 fault detection circuit 205 reception register 300 spare data bus 400 To 403 active data bus 1 1 to 1 n enable signal 2 1 to 2 n error signal 3 1 to 3 n switching instruction signal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 データ送出装置を複数のデータ受信装置
に現用のデータバスを介して接続し、データを前記デー
タ送出装置から前記複数のデータ受信装置のいずれか1
つへ送信するデータバス制御方式に於いて、 前記データ送出装置と前記複数のデータ受信装置との間
に、前記現用のデータバスに障害が発生した時に切り替
えられる予備のデータバスを設け、 前記データ受信装置の各々は、受信データの障害を検出
し前記データ送出装置に障害情報を通知する第1の手段
を有し、 前記データ送出装置は、前記第1の手段から受信した前
記障害情報から障害の発生したデータパスを前記予備の
データパスに切り替えると共に、前記データ受信装置の
各々に前記予備のデータバスに切り替えさせる切替指示
信号を送出する第2の手段を有し、 前記データ受信装置の各々は、前記第2の手段からの前
記切替指示信号に従い前記予備のデータバスに切り替え
てデータを受信する手段を有することを特徴とする、デ
ータバス制御方式。
1. A data transmission device is connected to a plurality of data reception devices via an active data bus, and data is transmitted from the data transmission device to any one of the plurality of data reception devices.
In the data bus control method for transmitting data to one of the data transmission devices, a spare data bus is provided between the data transmission device and the plurality of data reception devices, the spare data bus being switched when a failure occurs in the working data bus. Each of the receiving devices has first means for detecting a failure in the received data and notifying the data sending device of the failure information, and the data sending device receives the failure from the failure information received from the first means. Of the data receiving device, the data receiving device is switched to the spare data path, and second switching means for sending a switching instruction signal for switching the data receiving device to the spare data bus is provided. Has means for receiving data by switching to the spare data bus in accordance with the switching instruction signal from the second means. Tabus control method.
JP4309850A 1992-11-19 1992-11-19 Data bus control system Withdrawn JPH06161912A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4309850A JPH06161912A (en) 1992-11-19 1992-11-19 Data bus control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4309850A JPH06161912A (en) 1992-11-19 1992-11-19 Data bus control system

Publications (1)

Publication Number Publication Date
JPH06161912A true JPH06161912A (en) 1994-06-10

Family

ID=17998042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4309850A Withdrawn JPH06161912A (en) 1992-11-19 1992-11-19 Data bus control system

Country Status (1)

Country Link
JP (1) JPH06161912A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006070450A1 (en) * 2004-12-28 2006-07-06 Fujitsu Limited Device having module-to-module data transfer confirmation function, storage controller, and interface module for the controller
JP2006285602A (en) * 2005-03-31 2006-10-19 Nec Corp Memory system, information processing apparatus, data transfer method, program, and recording medium
US7362697B2 (en) 2003-01-09 2008-04-22 International Business Machines Corporation Self-healing chip-to-chip interface

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362697B2 (en) 2003-01-09 2008-04-22 International Business Machines Corporation Self-healing chip-to-chip interface
US7813266B2 (en) 2003-01-09 2010-10-12 International Business Machines Corporation Self-healing chip-to-chip interface
US8050174B2 (en) 2003-01-09 2011-11-01 International Business Machines Corporation Self-healing chip-to-chip interface
WO2006070450A1 (en) * 2004-12-28 2006-07-06 Fujitsu Limited Device having module-to-module data transfer confirmation function, storage controller, and interface module for the controller
JP2006285602A (en) * 2005-03-31 2006-10-19 Nec Corp Memory system, information processing apparatus, data transfer method, program, and recording medium

Similar Documents

Publication Publication Date Title
JPH06161912A (en) Data bus control system
JPH02149040A (en) Data transmitting system
JPH04305748A (en) Highly reliable bus
JP2734859B2 (en) Communication path switching device
JPH06161911A (en) Data transfer system
JP2910420B2 (en) Communication control device
JPH10262098A (en) Line protection system
JP3160927B2 (en) Loop test circuit
JP2970591B2 (en) Redundant transmission monitoring system
JPH08251184A (en) Short-hit switching circuit and non-hit switching circuit
JPH05122105A (en) Line switching system
JP3011134B2 (en) Transmission line switching device
JPH0573343A (en) Data transfer processor
JPH06152571A (en) System for monitoring speech path system switching
KR0161163B1 (en) The duplex architecture for global bus about duplex gate-way mode in the full electronic switching system
JP2550273Y2 (en) Communication device
JPH05316209A (en) Speech path device
JPH08163153A (en) Bus type duplex transmission device
JPH08265422A (en) Method for switching line
JPH05244128A (en) Communication duplex device
JPH11275063A (en) Digital transmitter
JPH04302333A (en) Data processor
JP2002290423A (en) Communication processing device
JPH02190042A (en) Digital signal transmission system
JPH07154302A (en) Transmission line switching device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000201