JPS62279739A - Envelope data transmission system - Google Patents

Envelope data transmission system

Info

Publication number
JPS62279739A
JPS62279739A JP12426686A JP12426686A JPS62279739A JP S62279739 A JPS62279739 A JP S62279739A JP 12426686 A JP12426686 A JP 12426686A JP 12426686 A JP12426686 A JP 12426686A JP S62279739 A JPS62279739 A JP S62279739A
Authority
JP
Japan
Prior art keywords
envelope
circuit
signal
violation
bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12426686A
Other languages
Japanese (ja)
Inventor
Seiichi Yamamoto
山本 成一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12426686A priority Critical patent/JPS62279739A/en
Publication of JPS62279739A publication Critical patent/JPS62279739A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enhance the transmission efficiency of data by converting a unipolar signal into a bipolar signal corresponding to the inputted state information so as to transmit on transmission side and controlling an envelope decomposing circuit so as to divide a data output and a state information output on reception side. CONSTITUTION:On transmission side, a frame bit generated in a frame pattern generation circuit 1 and data from a data input IN1 are envelope composed 2. Meanwhile according to the state of a state information input IN2, the frame bit is violation controlled 3 and a unipolar signal of an envelope assembly circuit 2 is converted into a bipolar signal in a unipolar-bipolar conversion circuit 4 and it is outputted. On the other hand, on reception side, an input bipolar signal is bipolar-unipoliar converted 5 and the output is violation detected 6 and envelope synchronized 7. The respective output signals are conducted to an envelope decomposing circuit 8 and the state information is reproduced based on the presence or absence of the violation of the frame bit, a state signal OUT2 is outputted, while an envelope signal is decomposed and a data output OUT1 is outputted.

Description

【発明の詳細な説明】 3、発明の詳細な説明 (産業上の利用分野〕 本発明は、ディジタルデータ通信のエンベロープデータ
伝送方式に関する。特に、ベースハンドノエンベローブ
伝送に際し、フレームビットのバイポーラ・バイオレー
ションにより状態情報を伝送するエンベロープデータ伝
送方式に関する。
Detailed Description of the Invention 3. Detailed Description of the Invention (Field of Industrial Application) The present invention relates to an envelope data transmission method for digital data communication.In particular, in base hand envelope transmission, bipolar bio This invention relates to an envelope data transmission method that transmits state information using rations.

〔概 要〕〔overview〕

本発明は、ディジタルデータ通信のエンベロープデータ
伝送方式において、 状態情報の「オン」、「オフ」をフレームビットのバイ
オレーションの有無に対応させて伝送し、エンベロープ
信号中のスティタスビットを不必要とすることにより、 不必要に伝送速度を高めることなく、かつデータの伝送
効率を高めるようにしたものである。
In an envelope data transmission method for digital data communication, the present invention transmits status information "on" and "off" in correspondence with the presence or absence of violation of frame bits, thereby eliminating the need for status bits in envelope signals. By doing so, it is possible to increase data transmission efficiency without unnecessarily increasing transmission speed.

〔従来の技術〕[Conventional technology]

従来、ディジタルデータ通信におけ、るベースバンドの
エンベロープデータ伝送方式においては、第3図に示す
ように、フレームビ・ノドFとデータビットDおよびス
ティタスビットSからなるエンベロープ構成での伝送で
あった。
Conventionally, in the baseband envelope data transmission method in digital data communication, transmission was performed using an envelope configuration consisting of frame bits F, data bits D, and status bits S, as shown in Figure 3. .

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のエンベロープデータ伝送方式は、スティ
タスビットに対応する状態情報はデータ通信状態である
か否かという極めて長時間同一状態を保持する性格を有
している。従って情報速度は低速であるにもかかわらず
伝送速度は、エンベロープ伝送によって決まるため概し
て不必要に高く、さらにはスティタスビット伝送の分だ
けデータの伝送効率が悪い欠点があった。
The conventional envelope data transmission method described above has the characteristic that the status information corresponding to the status bit maintains the same status for a very long time, indicating whether or not it is in a data communication status. Therefore, although the information rate is low, the transmission rate is generally unnecessarily high because it is determined by envelope transmission, and furthermore, data transmission efficiency is low due to the status bit transmission.

本発明の目的は、上記の欠点を除去することにより、伝
送速度を不必要に高くすることなく、かつデータの伝送
効率を高めたエンベロープデータ伝送方式を提供するこ
とにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an envelope data transmission method that eliminates the above drawbacks and improves data transmission efficiency without unnecessarily increasing the transmission speed.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、ディジタルデータ通信のエンベロープデータ
伝送方式において、送信側に、フレームパターン発生回
路と、このフレームパターン発生回路の出力およびデー
タビ・ノドを入力しエンベロープ信号を組み立てるエン
ベロープ組立回路と、状態情報を入力しフレームビット
のバイオレージジン変換を制御するバイオレーション制
御回路と、上記エンベロープ信号をバイポーラ信号に変
換し、上記バイオレーション制御回路の出力によりバイ
オレーションを与えるユニポーラ・バイポーラ変換回路
とを含み、受信側に、受信信号をユニポーラ信号に変換
するバイポーラ・ユニポーラ変換回路と、この回路の出
力に接続されたバイオレーション検出回路と、上記エン
ベロープ信号の同期をとる同期回路と、上記エンベロー
プ信号を分解し、上記データビット並びにフレームビッ
トのバイオレーションより上記状態情報を出力するエン
ベロープ分解回路とを含むことを特徴とする。
The present invention provides an envelope data transmission method for digital data communication, in which a frame pattern generation circuit, an envelope assembly circuit which inputs the output of the frame pattern generation circuit and a data bit node and assembles an envelope signal, and status information are provided on the transmission side. a violation control circuit that controls the violation of input frame bits; and a unipolar/bipolar conversion circuit that converts the envelope signal into a bipolar signal and provides a violation based on the output of the violation control circuit. On the side, a bipolar-unipolar conversion circuit that converts the received signal into a unipolar signal, a violation detection circuit connected to the output of this circuit, a synchronization circuit that synchronizes the envelope signal, and a synchronization circuit that decomposes the envelope signal, The apparatus is characterized in that it includes an envelope decomposition circuit that outputs the state information based on violations of the data bits and frame bits.

〔作 用〕[For production]

送信側では、バイオレーション制御回路で、入力される
状態情報に対応してエンベロープ信号のフレームビット
をバイオレーション変換する制御信号を出力し、この制
御信号に基づいてユニポーラ・バイポーラ変換回路で、
例えば状態情報が「オン」の場合にはバイオレーション
変換を施し、状態情報が「オフ」の場合にはバイオレー
ション変換を施さないで、ユニポーラ信号をバイポーラ
信号に変換して送信出力として出力する。
On the transmitting side, the violation control circuit outputs a control signal that converts the frame bits of the envelope signal into violations in response to the input state information, and based on this control signal, the unipolar/bipolar conversion circuit
For example, when the state information is "on", violation conversion is performed, and when the state information is "off", violation conversion is not performed, and the unipolar signal is converted into a bipolar signal and output as a transmission output.

受信側では、受信入力をバイポーラ・ユニポーラ変換回
路でバイポーラ信号をユニポーラ信号に変換し、バイオ
レーション検出回路でバイオレーションの有無を検出す
ることにより、エンベロープ分解回路を制御して、デー
タ出力と状態情報出力とを分解出力する。
On the receiving side, the bipolar/unipolar conversion circuit converts the received input from a bipolar signal to a unipolar signal, and the violation detection circuit detects the presence or absence of a violation, thereby controlling the envelope decomposition circuit and outputting data and status information. Decomposes and outputs the output.

すなわち、本発明においては、状態情報の「オン」、「
オフ」ヲ所定ビットのバイオレーションの有無に対応さ
せて伝送する。従って従来のように状態情報のためのス
ティタスビットを特別に設ける必要はなくなり、伝送速
度を不必要に高くすることなく、かつデータの伝送効率
を高めることが可能となる。
That is, in the present invention, the status information is "on", "
"off" is transmitted in accordance with the presence or absence of a violation of a predetermined bit. Therefore, there is no need to specially provide a status bit for status information as in the prior art, and it is possible to increase data transmission efficiency without unnecessarily increasing the transmission speed.

〔実施例〕〔Example〕

以下、本発明の実施例について図面を参照して説明する
Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例を示すブロック構成図、第2
図はこの実施例におけるエンベロープ信号の一例を示す
タイミング図である。
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG.
The figure is a timing diagram showing an example of an envelope signal in this embodiment.

第1図において、INI、rN2および0UT3はそれ
ぞれ送信側のデータ入力、状態情報入力および送イ言出
力で、fN3.0UTIおよび0UT2はそれぞれ受信
側の受信入力、データ出力および状態情報出力である。
In FIG. 1, INI, rN2, and 0UT3 are the data input, status information input, and send message output, respectively, on the transmitting side, and fN3.0UTI and 0UT2 are the receiving input, data output, and status information output, respectively, on the receiving side.

そして、フレームパターン発生回路1、エンベロープ組
立回路2、状態情報をもとにフレームビットのバイオレ
ーション変換を制御するバイオレーション変換回路3、
ユニポーラ信号をバイポーラ信号に変換並びにバイオレ
ーション制御回路3の制御情報をともにバイオレーショ
ン変換を行うユニポーラ・バイポーラ変換回路4、バイ
ポーラ信号をユニポーラ信号に変換するバイポーラ・ユ
ニポーラ変換回路5、バイオレーションの有無を検出す
るバイオレーション検出回路6、エンベロープ同期回路
7およびエンベロープ分解回路8を含んでいる。
A frame pattern generation circuit 1, an envelope assembly circuit 2, a violation conversion circuit 3 that controls violation conversion of frame bits based on state information,
A unipolar/bipolar conversion circuit 4 converts a unipolar signal into a bipolar signal and also performs violation conversion on the control information of the violation control circuit 3. A bipolar/unipolar conversion circuit 5 converts a bipolar signal into a unipolar signal. It includes a violation detection circuit 6, an envelope synchronization circuit 7, and an envelope decomposition circuit 8.

第2図において、Fはエンベロープ識別用のフレームビ
ットで、例えば論理「1」と「0」の交番のようなある
一定の規則に従ったパターンである。Dはデータビット
である。
In FIG. 2, F is a frame bit for envelope identification, which has a pattern according to a certain rule, such as an alternation of logic "1" and "0". D is a data bit.

本発明の特徴は、第1図に示す構成により、状態情報の
「オン」、「オフ」をフレームビットのバイオレーショ
ン有無に対応させて伝送することにある。
A feature of the present invention is that the configuration shown in FIG. 1 transmits state information "on" and "off" in correspondence with the presence or absence of violation of frame bits.

次に、この実施例の動作について説明する。状態情報の
「オン」、「オフ」に対してフレームビットのバイオレ
ーションの有無を対応させ定義する。送信側は、フレー
ムパターン発生回路1で発生したフレームビットと、デ
ータ入力IN1からのデータビットをエンベロープ組立
回路2に入力し、エンベロープ信号を組み立てる。一方
、状態情報入力IN2の状態に従ってバイオレーション
制御回路3にてフレームビットのバイオレーション変換
の制御情報を出力する。ユニポーラ・バイポーラ変換回
路4にてエンベロープ構成のユニポーラ信号をバイポー
ラ信号に変換すると同時に上記制御情報をもとにバイオ
レーション変換を行い送信出力0UT3を出力する。受
信側では、まず受信入力IN3の人カバイボーラ信号を
バイポーラ・ユニポーラ変換回路5でユニポーラ信号に
変換する。この出力は一つにはバイオレーション検出回
路6でバイオレーションを検出、一つにはエンベロープ
同期回路7でフレームビットとデータビットを識別する
ためのエンベロープ同期をとり、さらにエンベロープ分
解回路8でフレームビットのバイオレーションの有無に
対応して状態情報を再生し、状態情報0UT2を出力す
ると同時に、エンベロープ信号を分解してデータビット
をデータ出力0UTIとして出力する。
Next, the operation of this embodiment will be explained. The presence or absence of a frame bit violation is defined in correspondence with the state information "on" or "off". On the transmitting side, the frame bits generated by the frame pattern generation circuit 1 and the data bits from the data input IN1 are input to the envelope assembly circuit 2 to assemble an envelope signal. On the other hand, the violation control circuit 3 outputs control information for violation conversion of frame bits according to the state of the state information input IN2. The unipolar/bipolar conversion circuit 4 converts the envelope-configured unipolar signal into a bipolar signal, and at the same time performs violation conversion based on the above control information and outputs a transmission output 0UT3. On the receiving side, first, the bipolar/unipolar conversion circuit 5 converts the human Kabaibora signal at the reception input IN3 into a unipolar signal. This output is processed by a violation detection circuit 6 to detect a violation, an envelope synchronization circuit 7 to perform envelope synchronization to identify frame bits and data bits, and an envelope decomposition circuit 8 to perform envelope synchronization to identify frame bits and data bits. The state information is reproduced according to the presence or absence of a violation, and the state information 0UT2 is output.At the same time, the envelope signal is decomposed and the data bits are output as data output 0UTI.

〔発明の効果] 以上説明したように、本発明は、状態情報の伝送をステ
ィタスピットに割りつけることなく行うことにより、従
来のエンベロープ伝送に比し伝送速度を低くすることが
できる。さらに同一伝送速度で比較するとデータの伝送
効率を上げられる効果がある。
[Effects of the Invention] As described above, the present invention can reduce the transmission speed compared to conventional envelope transmission by transmitting status information without allocating it to status pits. Furthermore, when compared at the same transmission speed, it has the effect of increasing data transmission efficiency.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック構成図。 第2図は本発明に係るエンベロープ信号の一例を示すタ
イミング図。 第3図は従来のエンベロープ信号の一例を示すタイミン
グ図。 1・・・フレームパターン発生回路、2・・・エンベロ
ープ組立回路、3・・・バイオレーション制御回路、4
・・・ユニポーラ・バイポーラ変換回路、5・・・バイ
ポーラ・ユニポーラ変換回路、6・・・バイオレーショ
ン検出回路、7・・・エンベロープ同期回路、8・・・
エンベロープ分解回路、D・・・データビット、F・・
・フレームビット、INI・・・データ入力、IN2・
・・状態情報入力、IN3・・・受信入力、0UTI・
・・データ出力、0UT2・・・状態情報出力、0UT
3・・・送信出力、S・・・スティタスピット。
FIG. 1 is a block diagram showing an embodiment of the present invention. FIG. 2 is a timing diagram showing an example of an envelope signal according to the present invention. FIG. 3 is a timing diagram showing an example of a conventional envelope signal. DESCRIPTION OF SYMBOLS 1... Frame pattern generation circuit, 2... Envelope assembly circuit, 3... Violation control circuit, 4
... Unipolar/bipolar conversion circuit, 5... Bipolar/unipolar conversion circuit, 6... Violation detection circuit, 7... Envelope synchronization circuit, 8...
Envelope decomposition circuit, D...data bit, F...
・Frame bit, INI...data input, IN2・
...Status information input, IN3...Reception input, 0UTI.
...Data output, 0UT2...Status information output, 0UT
3...Transmission output, S...Status spit.

Claims (1)

【特許請求の範囲】[Claims] (1)ディジタルデータ通信のエンベロープデータ伝送
方式において、 送信側に、 フレームパターン発生回路(1)と、このフレームパタ
ーン発生回路の出力およびデータビットを入力しエンベ
ロープ信号を組み立てるエンベロープ組立回路(2)と
、状態情報を入力しフレームビットのバイオレーション
変換を制御するバイオレーション制御回路(3)と、上
記エンベロープ信号をバイポーラ信号に変換し、上記バ
イオレーション制御回路の出力によりバイオレーション
を与えるユニポーラ・バイポーラ変換回路(4)とを含
み、 受信側に、 受信信号をユニポーラ信号に変換するバイポーラ・ユニ
ポーラ変換回路(5)と、この回路の出力に接続された
バイオレーション検出回路(6)と、上記エンベロープ
信号の同期をとる同期回路(7)と、上記エンベロープ
信号を分解し、上記データビット並びにフレームビット
のバイオレーションより上記状態情報を出力するエンベ
ロープ分解回路(8)とを含む ことを特徴とするエンベロープデータ伝送方式。
(1) In the envelope data transmission method of digital data communication, the transmitting side includes a frame pattern generation circuit (1) and an envelope assembly circuit (2) which inputs the output of this frame pattern generation circuit and data bits and assembles an envelope signal. , a violation control circuit (3) that inputs state information and controls violation conversion of frame bits, and a unipolar-bipolar conversion that converts the envelope signal into a bipolar signal and gives a violation by the output of the violation control circuit. circuit (4), on the receiving side, a bipolar-unipolar conversion circuit (5) for converting the received signal into a unipolar signal, a violation detection circuit (6) connected to the output of this circuit, and the envelope signal and an envelope decomposition circuit (8) that decomposes the envelope signal and outputs the state information based on violations of the data bits and frame bits. Transmission method.
JP12426686A 1986-05-28 1986-05-28 Envelope data transmission system Pending JPS62279739A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12426686A JPS62279739A (en) 1986-05-28 1986-05-28 Envelope data transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12426686A JPS62279739A (en) 1986-05-28 1986-05-28 Envelope data transmission system

Publications (1)

Publication Number Publication Date
JPS62279739A true JPS62279739A (en) 1987-12-04

Family

ID=14881080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12426686A Pending JPS62279739A (en) 1986-05-28 1986-05-28 Envelope data transmission system

Country Status (1)

Country Link
JP (1) JPS62279739A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60260255A (en) * 1984-06-06 1985-12-23 Nec Corp Envelope transmission system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60260255A (en) * 1984-06-06 1985-12-23 Nec Corp Envelope transmission system

Similar Documents

Publication Publication Date Title
JPS62279739A (en) Envelope data transmission system
JPS62279740A (en) Envelope data transmission system
JPS62291227A (en) Digital data transmission system
JPH07123248B2 (en) Envelope transmission system
JPS60260255A (en) Envelope transmission system
JPH01309447A (en) Single line synchronizing type communication system
JPH0432835Y2 (en)
JP2848229B2 (en) Receiver circuit
JPH0734559B2 (en) Digital transmission system
JP3331244B2 (en) Audio signal processing equipment
JP3144086B2 (en) Disturbance addition signal generation circuit
JP2751675B2 (en) Digital wireless transmission system
JPS61205032A (en) Envelope transmission system
JPH0239651A (en) Transmission speed converting circuit
JPH0683518B2 (en) Data transfer method
SU784015A1 (en) Multichannel communication system with noise-like signals and time division of channels
JPS6394746A (en) Auxiliary signal reception circuit
JPS62213350A (en) Signal transmission method in ping-pong transmission system
JPS6348025A (en) Line disconnection information conversion system
JPS63114339A (en) Data communication system
JPS60139042A (en) Asynchronizing communication system
JP2001007889A (en) Data transmission system and data transmitter
JPH01261942A (en) Auxiliary signal transmission system
JPS594241A (en) Pcm transmitter
JPH03283730A (en) Adpcm channel tandem connection system