JPS62276588A - Image control system for display unit - Google Patents
Image control system for display unitInfo
- Publication number
- JPS62276588A JPS62276588A JP61118638A JP11863886A JPS62276588A JP S62276588 A JPS62276588 A JP S62276588A JP 61118638 A JP61118638 A JP 61118638A JP 11863886 A JP11863886 A JP 11863886A JP S62276588 A JPS62276588 A JP S62276588A
- Authority
- JP
- Japan
- Prior art keywords
- display
- display control
- memory
- dot
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 84
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 3
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔産業上の利用分野〕
この発明は、表示画面に対応する複数のドツトメモリの
重ね合わせ表示を行うディスプレイ装置の画像制御方式
に関する。Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to an image control system for a display device that performs superimposed display of a plurality of dot memories corresponding to a display screen.
この種のディスプレイ装置として、従来第8図に示す構
成のものが知られている。第8図において、1はプロセ
ッサ、2はメモリ、3はプロセッサバス、4はドツトメ
モリ、5は表示バス、6は表示変換ユニット、7ばCR
Tディスプレイである。ところがこのようなディスプレ
イ装置では、重ね合わせ表示を行なう装置が用意されて
いないため重ね合わせ表示を行うには、複数の画像デー
タをメモリ2に入力しておき、プロセッサ1がそれぞれ
のドツトデータの優先順位を判定し優先順位の高いドツ
トデータをドツトメモリ4へ転送する必要があった。こ
のため高速に重ね合わせ表示ができないという欠点があ
った。As this type of display device, one having the configuration shown in FIG. 8 is conventionally known. In FIG. 8, 1 is a processor, 2 is a memory, 3 is a processor bus, 4 is a dot memory, 5 is a display bus, 6 is a display conversion unit, and 7 is a CR.
It is a T display. However, such display devices do not have a device for superimposed display, so in order to display superimposed images, multiple pieces of image data are input into the memory 2, and the processor 1 prioritizes each dot data. It was necessary to determine the order and transfer the dot data with a higher priority to the dot memory 4. For this reason, there was a drawback that superimposed display could not be performed at high speed.
上記のように、従来のディスプレイ装置は高速に重ね合
せ表示ができないという問題があった。As mentioned above, conventional display devices have a problem in that they cannot perform superimposed display at high speed.
そこで、この発明は、複数のドツトメモリの高速な重ね
合わせ表示が可能であり、しかも重ね合わせの領域の高
速なスクロールが可能な装置を堤供することを目的とす
る。SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide an apparatus that is capable of displaying a plurality of dot memories in a superimposed manner at high speed, and also capable of scrolling the superimposed area at high speed.
この発明は、複数のドツトメモリを有するディスプレイ
装置において、これらドツトメモリとドツト毎に対応し
て設けられ、各ドツトの表示制御データを記憶した表示
制御メモリを設け、この表示制御メモリの情報によって
複数のドツトメモリの表示制御をドツト毎に同時に行う
ことによって重ね合わせ表示をするようにしたものであ
る。In a display device having a plurality of dot memories, the present invention provides a display control memory which is provided corresponding to each of these dot memories and stores display control data for each dot, and uses information in the display control memory to control the display control data of the plurality of dot memories. The display control is performed simultaneously for each dot, thereby producing an overlapping display.
上記この発明の構成によれば、複数のドツトメモリとそ
れに対応する表示制御メモリを設けたのでプロセッサを
介さずに、ドツト毎の表示の優先順位を持つ表示制御が
可能となり優先順位のある画像の高速な重ね合わせが可
能となる。According to the above configuration of the present invention, since a plurality of dot memories and corresponding display control memories are provided, display control with display priority for each dot can be performed without using a processor, and high-speed display of priority images can be performed. Superposition becomes possible.
また、表示バスに複数のドツトメモリが接続されている
ので、ドットメモリと表示制御メモリのそれぞれの表示
に対応する領域を変更することにより画像の重ね合わせ
の対応領域を変更し、重ね合わせ領域の高速なスクロー
ルを行なうことができる。In addition, since multiple dot memories are connected to the display bus, by changing the areas corresponding to each display in the dot memory and display control memory, the area corresponding to image overlay can be changed, and the overlay area can be quickly moved. You can perform scrolling.
第1図は、この発明の実施例を示すものであり、以下図
面を参照して本発明をさらに詳細に説明する。FIG. 1 shows an embodiment of the present invention, and the present invention will be explained in more detail below with reference to the drawings.
第1図において、先の第8図と同一部分には同一符号を
付けており、1はプロセッサ、2はメモリ、3はプロセ
ッサバス、 ′−5は表示バス、6は表示変換ユニ
ット、7はCRTディスプレイである。また、8は重ね
合せ制御装置、9は表示制御メモリA、10は表示制御
メモIJB、11出力制御部、12はドットメモリA、
13はドツトメモリB、14は表示制御線A、15は表
示制御線Bである。第1図において、プロセッサバス3
には、プロセッサ1.メモリ2.ドツトメモリA12.
ドツトメモリB13.重ね合わせ制御装置8が接続され
ている。重ね合わせ制御装置8の内部は、表示制御メモ
リA9.表示制御メモリB10.出力制御部11から構
成される。In FIG. 1, the same parts as in the previous FIG. It is a CRT display. Further, 8 is an overlay control device, 9 is a display control memory A, 10 is a display control memo IJB, 11 is an output control unit, 12 is a dot memory A,
13 is a dot memory B, 14 is a display control line A, and 15 is a display control line B. In Figure 1, processor bus 3
Processor 1. Memory 2. Dot memory A12.
Dot memory B13. An overlay control device 8 is connected. The inside of the superimposition control device 8 includes a display control memory A9. Display control memory B10. It is composed of an output control section 11.
またドットメモリA12及びドツトメモリB13は表示
バス5に接続されていて、それぞれの表示バスへの出力
制御は制御装置8の出力制御部11からの表示制御線A
14及び表示制御線B15による。出力制御部11は表
示制御メモリA9.表示制御メモU B 10から出力
される表示制御データに基づいて論理演算を行い、その
結果より表示制御線A14あるいは表示制御線B15を
活性化させドツトメモリA12あるいはドツトメモリB
13のドツトデータを表示バス5へ出力する。表示バス
5には、表示変換ユニット6が接続され、CRTデイス
プレイ7で表示が行われる。Further, the dot memory A12 and the dot memory B13 are connected to the display bus 5, and the output control to each display bus is performed via the display control line A from the output control section 11 of the control device 8.
14 and display control line B15. The output control section 11 includes a display control memory A9. A logical operation is performed based on the display control data output from the display control memo U B 10, and the display control line A14 or display control line B15 is activated based on the result and the dot memory A12 or dot memory B is activated.
13 dot data is output to the display bus 5. A display conversion unit 6 is connected to the display bus 5, and a display is performed on a CRT display 7.
第2図は、第1図に示したブロック図の具体例で、出力
制御部11は、コンパレータである。ドツトメモリA1
2には表示制御メモリA9が対応し、ドツトメモリB1
3には表示制御メモリB10が対応する。重ね合わせの
画像は、ドツトメモリA12には三角形と円とが入力さ
れていて、ドツトメモリB13には正方形が入力されて
いる。FIG. 2 is a specific example of the block diagram shown in FIG. 1, in which the output control section 11 is a comparator. Dot memory A1
2 corresponds to display control memory A9, and dot memory B1
3 corresponds to the display control memory B10. As for the superimposed image, a triangle and a circle are input into the dot memory A12, and a square is input into the dot memory B13.
いま、表示制御メモリA9に入力されている表示制御デ
ータは三角形が“1”9円が“3”、残りの領域が“O
”である。他方、表示制御メモリB10に入力されてい
る表示制御データは正方形が“2”、残りの領域が“0
”である。The display control data currently input to the display control memory A9 is "1" for the triangle, "3" for 9 yen, and "O" for the remaining area.
”.On the other hand, the display control data input to the display control memory B10 is “2” for the square and “0” for the remaining area.
” is.
また表示制御メモリA9.表示制御メモリB10、ドッ
トメモリA12.ドツトメモリB13のそれぞれ破線で
囲まれた領域が表示画像16に対応する。(以下この領
域を表示対応領域と記述する。)
このような構成においてドットメモリA12゜ドツトメ
モリB13は、それぞれの表示制御線A14、表示制御
線B15が活性化された時に表示バス5ヘドントデータ
を出力する。表示に際しては表示制御メモリA9.表示
制御メモU B 10が同時にリードされそれぞれのデ
ータがコンパレータへ送られる。その結果、
(表示制御メモIJ A 9の表示制御データ)〉(表
示制御メモIJ B 10の表示制御データ)が成立し
た場合は、表示制御線A14が活性化されドットメモリ
A12のドツトデータが表示バス5へ出力する。また、
(表示制御メモリA9の表示制御データ)<(表示制御
メモリBIOの表示制御データ)が成立した場合は、表
示制御線B15が活性化されド・ノドメモリB13のド
ツトデータが表示バス5へ出力する。このようにして重
ね合わせの表示画f@16が得られる。Also, display control memory A9. Display control memory B10, dot memory A12. Each area of the dot memory B13 surrounded by a broken line corresponds to the display image 16. (Hereinafter, this area will be described as a display compatible area.) In such a configuration, dot memory A12 and dot memory B13 transmit data to the head of display bus 5 when the respective display control lines A14 and B15 are activated. Output. When displaying, display control memory A9. The display control memo U B 10 is read at the same time and the respective data are sent to the comparator. As a result, if (display control data of display control memo IJ A 9)> (display control data of display control memo IJ B 10) is established, display control line A14 is activated and dot data of dot memory A12 is displayed. Output to bus 5. Furthermore, if (display control data in display control memory A9) < (display control data in display control memory BIO) is established, display control line B15 is activated and dot data in dot memory B13 is output to display bus 5. do. In this way, a superimposed display image f@16 is obtained.
第3図は、第2図の重ね合わせ領域をスクロールしたも
ので、ドツトメモリB13と表示制御メモリBIOの表
示対応領域を偏向することによって優先順位のある画像
のスクロールが可能となる。FIG. 3 shows the overlapping area of FIG. 2 scrolled, and by deflecting the display corresponding areas of the dot memory B13 and the display control memory BIO, it is possible to scroll images with priority.
第4図は、表示制御メモリA9と表示制御メモIJ B
10の表示画@!16への対応を示したものである。Figure 4 shows display control memory A9 and display control memo IJB.
10 display images @! 16.
図中の表示画像16のA、Bはそれぞれのドツトメモリ
A12とドツトメモリB13のドツトに対応する。この
ような重ね合わせはドツト単位に可能である。A and B of the display image 16 in the figure correspond to the dots of the dot memory A12 and dot memory B13, respectively. Such superposition is possible dot by dot.
第5図は、ドットメモリA12.ドットメモリB13の
ドツトデータと表示制御メモリA9.表示制御メモリB
IOにライトする表示制御データの図形が異なる場合の
例である。このようにドツトメモリと表示制御メモリの
図形は、第2図のように同一である必要はない。またこ
の例では、出力制御部11のコンパレータより出力され
る表示制御線A14の活性条件を、
(表示制御メモリA9の表示制御データ)≧(表示制御
メモリBIOの表示制御データ)としている。FIG. 5 shows dot memory A12. Dot data in dot memory B13 and display control memory A9. Display control memory B
This is an example where the graphics of display control data written to IO are different. In this way, the shapes of the dot memory and the display control memory do not have to be the same as shown in FIG. Further, in this example, the activation condition of the display control line A14 output from the comparator of the output control unit 11 is set as (display control data of display control memory A9)≧(display control data of display control memory BIO).
第6図、第7図は、表示制御メモリA9だけを使用して
重ね合わせ画像を実現する例である。第7図は、表示制
御部11においてコンパレータのB入力を“1”で固定
した場合であり、第8図は、表示制御部11においてコ
ンパレータのB入力を“0”で固定した場合である。第
6図、第7図の表示画像16に示したように、コンパレ
ータの入力値を変更することによって重ね合わせの優先
順位を変更できる。FIGS. 6 and 7 are examples of realizing superimposed images using only the display control memory A9. FIG. 7 shows a case where the B input of the comparator in the display control section 11 is fixed at "1", and FIG. 8 shows a case where the B input of the comparator in the display control section 11 is fixed at "0". As shown in the display images 16 of FIGS. 6 and 7, the superimposition priority order can be changed by changing the input value of the comparator.
以上のごとく、この発明によれば、複数のドツトメモリ
と、それに対応して設けられ、各ドツトの表示制御デー
タを記憶した表示制御メモリとを設けたのでプロセッサ
を介さずに、ドツト毎の表示の優先順位を持つ表示制御
が可能となり優先順位のある画像の高速な重ね合わせが
可能となる。As described above, according to the present invention, since a plurality of dot memories and a corresponding display control memory storing display control data for each dot are provided, display of each dot can be controlled without using a processor. Display control with priorities becomes possible, and images with priorities can be superimposed at high speed.
また、表示バスに複数のドツトメモリが接続されている
ので、ドットメモリと表示制御メモリのそれぞれの表示
に対応する領域を変更することにより画像の重ね合わせ
の対応領域が変更されることになり重ね合わせ領域の高
速なスクロールが可能となる。In addition, since multiple dot memories are connected to the display bus, changing the area corresponding to each display in the dot memory and display control memory will change the corresponding area for image overlay. High-speed scrolling of the area becomes possible.
第1図は、この発明の実施例のブロック図第2図は、こ
の発明の実施例の詳細図
第3図は、重ね合わせ領域のスクロールの図下4図は、
表示制御メモリと表示画像の対応図下5図は、この発明
の実施例の応用例
第6図は、この発明の異なる実施例
第7図は、重ね合わせの優先順位の変更例第8図は、従
来のディスプレイ装置のブロック図
1・・・プロセッサ
2・・・メモリ
3・・・プロセフサバ゛ス
4・・・ドツトメモリ
5・・・表示バス
6・・・表示変換ユニット
7・・・CRTディスプレイ
8・・・重ね合わせ制御装置
9・・・表示制御メモリA
10・・・表示制御メモリB
11・・・出力制御部
12・・・ドツトメモリA
13・・・ドツトメモリB
14・・・表示制御線A
15・・・表示制御線B
16・・・表示画像
特許出願人 富士電機株式会社(外1名)代理人 弁理
士 工具 久五部(外2名)8゛重ね合わせ制慴装置
9゛表示制御メモリA
10 表示制御メモリB
11 出力制御部
12゛ド・ソトメモリ人
13;ドットメモリB
14表示制御aA
15 表示制御線B
本発明の実施例のブロック図
第 1 図
表示制御メモリと表示画像の対応図
画 4 図
1:プロセッサ
従来例の構成図
第 8 図FIG. 1 is a block diagram of an embodiment of the present invention. FIG. 2 is a detailed diagram of an embodiment of the invention. FIG. 3 is a diagram of scrolling of the overlapping area.
Correspondence diagram between display control memory and display image Figure 6 below shows an example of application of the embodiment of this invention. Figure 7 shows a different embodiment of this invention. Figure 8 shows an example of changing the priority order of superimposition. , block diagram of a conventional display device 1 Processor 2 Memory 3 Processor bus 4 Dot memory 5 Display bus 6 Display conversion unit 7 CRT display 8 ... Overlay control device 9 ... Display control memory A 10 ... Display control memory B 11 ... Output control section 12 ... Dot memory A 13 ... Dot memory B 14 ... Display control line A 15...Display control line B 16...Display image patent applicant Fuji Electric Co., Ltd. (1 other person) Agent Patent attorney Tools Kugobe (2 others) 8゛Overlay control device 9゛Display control Memory A 10 Display control memory B 11 Output control unit 12 Dot memory 13; Dot memory B 14 Display control aA 15 Display control line B Block diagram of an embodiment of the present invention Fig. 1 Correspondence between display control memory and display image Drawing 4 Figure 1: Block diagram of conventional processor example Figure 8
Claims (1)
スプレイ装置において、 該複数個のドットメモリとドット毎に対応して設けられ
、各ドットの表示制御データを記憶した表示制御メモリ
を備え、 該表示制御メモリの表示制御データに基づきそれぞれの
ドットメモリの画像表示を制御することを特徴とするデ
ィスプレイ装置の画像制御方式。[Scope of Claims] In a display device having a plurality of dot memories for displaying images, a display control memory provided corresponding to each dot with the plurality of dot memories and storing display control data for each dot. An image control method for a display device, comprising: controlling image display in each dot memory based on display control data in the display control memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61118638A JPS62276588A (en) | 1986-05-23 | 1986-05-23 | Image control system for display unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61118638A JPS62276588A (en) | 1986-05-23 | 1986-05-23 | Image control system for display unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62276588A true JPS62276588A (en) | 1987-12-01 |
Family
ID=14741493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61118638A Pending JPS62276588A (en) | 1986-05-23 | 1986-05-23 | Image control system for display unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62276588A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0227483A (en) * | 1988-07-18 | 1990-01-30 | Canon Inc | Picture editing device |
JPH0329994A (en) * | 1989-06-27 | 1991-02-07 | Nec Corp | Picture display device |
WO1995001609A1 (en) * | 1993-06-30 | 1995-01-12 | Sega Enterprises, Ltd. | Image processing method and device therefor |
-
1986
- 1986-05-23 JP JP61118638A patent/JPS62276588A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0227483A (en) * | 1988-07-18 | 1990-01-30 | Canon Inc | Picture editing device |
JPH0329994A (en) * | 1989-06-27 | 1991-02-07 | Nec Corp | Picture display device |
WO1995001609A1 (en) * | 1993-06-30 | 1995-01-12 | Sega Enterprises, Ltd. | Image processing method and device therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
JPS61188582A (en) | Multi-window writing controller | |
JPS6347791A (en) | Information display instructor | |
JPH07325930A (en) | Movement system for mouse cursor follow-up type enlargement display | |
JPS62276588A (en) | Image control system for display unit | |
JPS59231591A (en) | Image generator | |
JPH0636142B2 (en) | Display controller | |
JPS6035075B2 (en) | CRT display device | |
JPH0255395A (en) | Multiwindow display device | |
JPS6315288A (en) | 3-d graphic display unit | |
JPS5872188A (en) | Address controller for picture memory | |
JPS61131033A (en) | Control system of ring buffer | |
JPH10161618A (en) | Information processing system having plural display units | |
JP2636834B2 (en) | Image processing device | |
JPS6172293A (en) | Color graphic display unit | |
JP2932478B2 (en) | Printer status display device | |
JPS6011891A (en) | Display control system | |
JPS62219070A (en) | Control and processing system for corresponding display | |
JPH0399317A (en) | Image processor | |
JPS61116387A (en) | Image data writing system | |
JPS623293A (en) | Line movement drawing apparatus | |
JPS6247097A (en) | Display unit | |
JPS60205584A (en) | Color graphic display unit | |
JPS63163583A (en) | Graphic display system | |
JPS61255391A (en) | Memorization of image data |