JPS62266797A - Semiconductor nonvolatile memory device - Google Patents

Semiconductor nonvolatile memory device

Info

Publication number
JPS62266797A
JPS62266797A JP61110081A JP11008186A JPS62266797A JP S62266797 A JPS62266797 A JP S62266797A JP 61110081 A JP61110081 A JP 61110081A JP 11008186 A JP11008186 A JP 11008186A JP S62266797 A JPS62266797 A JP S62266797A
Authority
JP
Japan
Prior art keywords
page
bit line
rewritten
rewriting
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61110081A
Other languages
Japanese (ja)
Other versions
JP2518614B2 (en
Inventor
Chiharu Ueda
植田 千春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP11008186A priority Critical patent/JP2518614B2/en
Publication of JPS62266797A publication Critical patent/JPS62266797A/en
Application granted granted Critical
Publication of JP2518614B2 publication Critical patent/JP2518614B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

PURPOSE:To rewrite a page with a simple operation and without extending the chip-area by reading the storage content in a memory cell not rewritten, and storing it in a temporary storing means corresponding to a bit line. CONSTITUTION:Immediately preceding the rewriting of a page, the storage contents of the memory cells M1i, M2i... of the page that are not to be rewritten are read out through a control means 7, and written in the temporary storing means Li corresponding to the bit lines of said cells by the means 7 and a sense amplifier 3. Said storage contents are outputted together with the rewrite information written in other ones of the means Li to rewrite the page. Consequently, a RAM, etc., for temporarily storing the information is not necessary to be provided, and the rewriting of a page can be executed with the simple operation and without extending the chip-area.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体不揮発性記憶装置に関し、特に電気
的に書き替え可能な半導体不揮発性メモリーに閏する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a semiconductor nonvolatile memory device, and particularly relates to an electrically rewritable semiconductor nonvolatile memory.

(発明の概要) この発明は、各ビット線毎に一時記憶手段を有するよう
なページ古き替え可能な半導体不揮発性記憶装置におい
て、メモリーセルのデーターの読み出し時に読み出しデ
ーターを前記一時記憶手段に記憶させる制御手段を持た
せ、書き替えに先立って書き替えるページ内の書き替え
ないビットの読み出し動作を行なわせることにより、前
記ページ内の書き替えるべきビットの書き替え動作を行
なわせるだけで前記田き替えないビットは現在のデータ
ーを保持できるようにしたものである。
(Summary of the Invention) The present invention provides a method for storing read data in the temporary storage means when reading data from a memory cell in a semiconductor non-volatile memory device having a temporary storage means for each bit line and capable of changing old pages. By providing a control means and having a read operation of bits that are not to be rewritten in the page to be rewritten prior to rewriting, the above-mentioned recharging can be performed simply by rewriting the bits to be rewritten in the page. The missing bits are designed to hold the current data.

(従来の技術) 電気的に書き苔え可能な半導体不揮発性記憶装置におい
て、特にいわゆるEEPROMにおいては、通常一度に
1バイトしか書き替えられなかったが、半ど)体の高集
積化に伴いEEPROMの記憶容量が増大し、1バイト
づつの書き替えでは書き替えに要する時間が増大し、使
用に際し不便な点が多くなってきた。これに対し、近年
、マトリクス状に配置されたメモリーセルの行方向の数
バイトに相当する一行全1のビットを同時に書き替える
ページ書き替え方式を取り入れ、占き替え時間を短縮す
るようになってきた。
(Prior art) In semiconductor non-volatile memory devices that can be electrically writable, especially so-called EEPROMs, only one byte can be rewritten at a time. As the storage capacity of memory has increased, rewriting one byte at a time increases the time required for rewriting, and there are many inconveniences when using it. In response to this, in recent years, a page rewriting method has been introduced that simultaneously rewrites all 1 bits in one row, which corresponds to several bytes in the row direction of memory cells arranged in a matrix, to shorten the rewriting time. Ta.

従来、このページ古き替え可能なE E P ROMに
おいては、第1の従来例として第2図に示すように、各
ビット線81〜Bn毎に一時記憶手段し1〜[nをそな
えた構成とし、書き込み時に入出力端子5より列デコー
ダー2により選択されたー・時記憶f段Liヘデーター
を讃き込ませるようにしたものが知られている。
Conventionally, in this EEPROM whose pages can be replaced, as shown in FIG. 2 as a first conventional example, each bit line 81 to Bn has a temporary storage means 1 to [n. It is known that data selected by the column decoder 2 is transferred from the input/output terminal 5 to the time storage stage Li during writing.

また、第2の従来例として第3図に示すように各ビット
線81〜Bn毎にセンスアンプ$1〜Snと一時記憶手
段し1〜[nをそなえた構成とし、行デコーダー1によ
り選択された行方向の全てのビットのデーターを同時に
読み出し、それぞれのビット線に対応する一時記憶手段
に記憶できるようにしたことによって、同一ページ内の
書き替えたいビットのみ列アドレスを選択しデーターを
与えればよいようにしたものが知られている。
In addition, as a second conventional example, as shown in FIG. By making it possible to simultaneously read the data of all bits in the row direction and store it in the temporary storage means corresponding to each bit line, you can select the column address of only the bits you want to rewrite in the same page and supply the data. It is known what has been done well.

(発明が解決しようとする問題点) しかし、第1の従来例のように構成した場合、−内き8
えを行いたいページ内のビット、すなわち行アドレスに
より選択されたワード線に接続されたビットの内、書き
替えないビットに対しては、−担読み出して外部のRA
M (随時書き込み読み出しメモリー)に記憶させτお
き、これを再び読み出し時と同一のアドレスのビット線
に対応する一時記憶手段に書き込むような操作を行わな
tプればならなく、肉き苔えのシステムや操作を複雑に
する欠点があった。
(Problem to be solved by the invention) However, when configured like the first conventional example, -
Among the bits in the page that you want to change, that is, the bits connected to the word line selected by the row address, the bits that are not to be rewritten are read out and sent to the external RA.
M (anytime write/read memory) and then write it again to the temporary storage means corresponding to the bit line at the same address as when reading it. This had the disadvantage of complicating the system and operation.

また第2の従来例のように構成した場合は、システムや
操作面では簡単になる代りに、各ビット線毎にセンスア
ンプが必要となり、特にEEPROMにおいては回路が
非常に複雑になってチップ面積を増大させるという欠点
があった。
In addition, when the configuration is as in the second conventional example, although the system and operation are simplified, a sense amplifier is required for each bit line, and the circuit becomes extremely complex, especially in EEPROMs, resulting in a large chip area. The disadvantage was that it increased the

この発明は従来のこのような欠点を解決するために、1
F111な操作でしかもチップ面積を増大させることな
くページ書き替えが行えるような半導体不揮発性記憶装
置を得ることを目的としている。
In order to solve these conventional drawbacks, this invention has the following objectives:
The object of the present invention is to obtain a semiconductor nonvolatile memory device in which page rewriting can be performed with F111 operations without increasing the chip area.

(問題点を解決するための手段) □上記問題点を解決するために、この発明は、各ビット
線毎に一時記憶手段を有するような半導体不揮発性記憶
装置において、“メモリーセルのデーターの読み出し時
に読み出したデーターを、セルの接続されているビット
線に対応する一時記憶手段に記憶させる制御手段を持っ
た構成とし、選択されたページ内の書き替えないビット
の読み出し動作を行わせるだりで、再び前と同じデータ
ーが古き込まれるようにした。
(Means for Solving the Problems) □In order to solve the above problems, the present invention provides a method for reading data from memory cells in a semiconductor non-volatile memory device having a temporary storage means for each bit line. The control means is configured to store the data read at the time in the temporary storage means corresponding to the bit line connected to the cell, and performs the read operation of the bits that will not be rewritten in the selected page. The same data as before will be stale again.

(作用) 上記のように構成された半導体不揮発性記憶装置におい
て、ページ書き替えを行うのに先立って書き替えたいペ
ージのアドレスを指定し、そのページ内の1き替えない
ビットのアドレスを順次指定して読み出し動作を行わせ
ると、指定されたビットのデーターはビット線を伝わっ
てセンスアンプに入力され、センスアンプで論理レベル
まで増幅される。そしてこの増幅されたデーターは、一
時記憶手段へ記憶する手段によって読み出し動作中にそ
の読み出したビット線に対応する−・時記憶手段へ記憶
することができる。
(Operation) In the semiconductor non-volatile memory device configured as described above, before rewriting a page, specify the address of the page to be rewritten, and sequentially specify the addresses of the bits in that page that will not be rewritten. When a read operation is performed, the data of the specified bit is transmitted through the bit line and input to the sense amplifier, where it is amplified to a logic level. The amplified data can then be stored in the time storage means corresponding to the read bit line during a read operation by means for storing into the temporary storage means.

(実施例) 以下にこの発明の実施例を図面に基づいて説明する。(Example) Embodiments of the present invention will be described below based on the drawings.

第1図において不揮発性メモリーセルM11〜Miiは
ワード線W1〜Wよとビット線81〜Baの交差する部
分にそれぞれに接続されている。
In FIG. 1, nonvolatile memory cells M11-Mii are connected to the intersections of word lines W1-W and bit lines 81-Ba, respectively.

前記ワード線W1〜Wムはその内の1本が選択されるよ
うに行デコーダー1に接続され、前記ビット1!J B
 +〜[3iはそれぞれに対応する一時記憶手段し1〜
L^の出力とスイッチ手段を介して接続され、ダ1デコ
ーダー2によって選択された1本のビット線がセンスア
ンプ3に接続されるようになっている。前記センスアン
プ3の出力は出力バッファ4に接続されると共に、読み
出し時に前記列デコーダー2によって選択されたビット
l1iB工に対応する一時記憶手段Ltに1ilJ 8
1手段7を介して接続されるようになっている。また、
入出力端子5は、前記出力バッフ74の出力が接続され
ると共に、入力バッファ6の入力に接続される。前記入
カバッフン6の出力は、書き込み時に前記列デコーダー
2によって選択されたビット線B五に対応する一時記憶
手段Liに前記制御手段7を介して接続されるようにな
っている。
The word lines W1 to Wm are connected to the row decoder 1 so that one of them is selected, and the bit 1! JB
+ ~ [3i is the temporary storage means corresponding to each 1 ~
The bit line is connected to the output of L^ via a switch means, and one bit line selected by the da1 decoder 2 is connected to the sense amplifier 3. The output of the sense amplifier 3 is connected to an output buffer 4, and is stored in the temporary storage means Lt corresponding to the bit selected by the column decoder 2 during reading.
1 means 7. Also,
The input/output terminal 5 is connected to the output of the output buffer 74, and is also connected to the input of the input buffer 6. The output of the input buffer 6 is connected via the control means 7 to the temporary storage means Li corresponding to the bit line B5 selected by the column decoder 2 during writing.

まず読み出し動作を行わせると、前記デコーダー1によ
って選択されたワード[lWムと前記列デコーダー2に
よって選択されたビット線Biとに接続されたメモリー
セルM↓五のデーターはビットねBiを伝って前記セン
スアンプ3に入力され論理レベルまで増幅され、前記出
力バッフ74を通して前記入出力端子5に出力されると
共に、前記センスアンプ3の出力から前記列デコーダー
2によって選択されたビット線Biに対応する一時記憶
手段り五に前記制御手m7を介して記憶される。・この
ような読み出し動作をページ書き替えに先立って書ぎ替
えたいビットを含むページ内の古き替えないビットに対
して行うと、それら書き替えないビットのデーターがそ
のビットの接続されたビット線に対応する一時記憶手段
に記憶されることになる。この後同じページ内の書き替
えたいビットの書き込み動作を行うと、前記入出力端子
5より与えられた書き替えデーターは、前記入力バッフ
76を通して前記列デコーダー2によって選択されたビ
ット線に対応する前記一時記憶手段に前記11111手
g27を介して記憶される。そしてこの後に続く不揮発
性記憶サイクルによって前記一時記憶手段し1〜Liに
記憶されているデーターは、それぞれに対応している前
記ビットl1Bt〜Bλを通して前記行デコーダー1に
よって選択されている前記ワードlliIw上と接続さ
れたビットに同時に記憶される。
First, when a read operation is performed, the data of the memory cell M↓5 connected to the word [lWm] selected by the decoder 1 and the bit line Bi selected by the column decoder 2 is transmitted through the bit Bi. The signal is input to the sense amplifier 3, amplified to a logic level, and output to the input/output terminal 5 through the output buffer 74, and corresponds to the bit line Bi selected by the column decoder 2 from the output of the sense amplifier 3. It is stored in the temporary storage means 5 via the control unit m7.・If such a read operation is performed on old unchanged bits in the page containing the bits to be rewritten before rewriting the page, the data of those unrewritten bits will be transferred to the bit line to which the bit is connected. It will be stored in the corresponding temporary storage means. After that, when a write operation is performed on the bit to be rewritten in the same page, the rewrite data applied from the input/output terminal 5 is transferred to the bit line corresponding to the bit line selected by the column decoder 2 through the input buffer 76. It is stored in the temporary storage means via the 11111 hand g27. Then, in the subsequent non-volatile storage cycle, the data stored in the temporary storage means 1 to Li are transferred to the word lliIw selected by the row decoder 1 through the corresponding bits l1Bt to Bλ. and the bits connected to it are stored simultaneously.

このように構成すると、ページ書き替えに先立って同一
ページ内の書き替えないビットの読み出し動作を行うこ
とにより、読み出したデーターを外部の記憶VA躍に移
し再び書き込み動作を行なわせることなく簡単な構成で
、書き替えるべきビットを書き込むだけでページの書き
替えを行うことができる。またこのような構成にした°
ことによって、 通常の読み出し動作に対して何ら影響がないことはいう
までもない。
With this configuration, by performing a read operation on the bits that will not be rewritten in the same page before rewriting the page, the read data can be transferred to the external storage VA and the configuration can be simplified without having to perform the write operation again. You can rewrite a page by simply writing the bits that need to be rewritten. I also configured it like this
Needless to say, this has no effect on normal read operations.

(発明の効果) 以上説明したように、この発明は簡単な構成でページ書
き替えが実現できる為コスト的に非常に有利となり、ま
たこれを用いた場合、席ぎ替えを行うための外部RA 
Mが不要となるためシステム構成が簡単になる効果があ
ると共に、書き替えのためのソフトウェアも簡単になる
効果がある。
(Effects of the Invention) As explained above, this invention is very advantageous in terms of cost because page rewriting can be realized with a simple configuration.
Since M is not required, the system configuration is simplified, and the software for rewriting is also simplified.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明にかがる半導体不揮発性記憶装置のブ
ロック図、第2図及び第3図はそれぞれ従来の半導体不
揮発性記憶装置のブロック図である。 1・・・行デコーダー 2・・・列デコーダー 3・・・センスアンプ 4・・・出力バッフ? 5・・・入出力端子 6・・・入力バッフ7 7・・・1IIIIl1手段
FIG. 1 is a block diagram of a semiconductor nonvolatile memory device according to the present invention, and FIGS. 2 and 3 are block diagrams of conventional semiconductor nonvolatile memory devices, respectively. 1... Row decoder 2... Column decoder 3... Sense amplifier 4... Output buffer? 5... Input/output terminal 6... Input buffer 7 7... 1III1 means

Claims (1)

【特許請求の範囲】[Claims] マトリクス状に配置された不揮発性メモリーセルを有し
、列方向に配線された各ビット線毎に書き込みデーター
を保持しておく一時記憶手段を有する不揮発性記憶装置
において、メモリーセルの情報の読み出し時に読み出す
データーを前記一時記憶手段に記憶させる制御手段を持
ったことを特徴とする半導体不揮発性記憶装置。
In a nonvolatile memory device that has nonvolatile memory cells arranged in a matrix and has temporary storage means for holding write data for each bit line wired in the column direction, when reading information from the memory cells, A semiconductor non-volatile memory device comprising control means for storing read data in the temporary storage means.
JP11008186A 1986-05-14 1986-05-14 Semiconductor non-volatile memory device and operating method thereof Expired - Lifetime JP2518614B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11008186A JP2518614B2 (en) 1986-05-14 1986-05-14 Semiconductor non-volatile memory device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11008186A JP2518614B2 (en) 1986-05-14 1986-05-14 Semiconductor non-volatile memory device and operating method thereof

Publications (2)

Publication Number Publication Date
JPS62266797A true JPS62266797A (en) 1987-11-19
JP2518614B2 JP2518614B2 (en) 1996-07-24

Family

ID=14526550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11008186A Expired - Lifetime JP2518614B2 (en) 1986-05-14 1986-05-14 Semiconductor non-volatile memory device and operating method thereof

Country Status (1)

Country Link
JP (1) JP2518614B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02203496A (en) * 1989-01-31 1990-08-13 Sharp Corp Semiconductor memory
JPH04147495A (en) * 1990-10-09 1992-05-20 Fuji Photo Film Co Ltd Data recording method in ic memory card and ic memory card system
JPH0528039A (en) * 1991-07-22 1993-02-05 Melco:Kk Storage device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6246495A (en) * 1985-08-23 1987-02-28 Hitachi Ltd Eeprom device
JPS6299996A (en) * 1985-10-25 1987-05-09 Hitachi Ltd Eeprom device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6246495A (en) * 1985-08-23 1987-02-28 Hitachi Ltd Eeprom device
JPS6299996A (en) * 1985-10-25 1987-05-09 Hitachi Ltd Eeprom device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02203496A (en) * 1989-01-31 1990-08-13 Sharp Corp Semiconductor memory
JPH04147495A (en) * 1990-10-09 1992-05-20 Fuji Photo Film Co Ltd Data recording method in ic memory card and ic memory card system
JPH0528039A (en) * 1991-07-22 1993-02-05 Melco:Kk Storage device

Also Published As

Publication number Publication date
JP2518614B2 (en) 1996-07-24

Similar Documents

Publication Publication Date Title
US5862099A (en) Non-volatile programmable memory having a buffering capability and method of operation thereof
US6400602B2 (en) Semiconductor memory device and restoration method therefor
JP3547466B2 (en) Memory device, serial-parallel data conversion circuit, method for writing data to memory device, and serial-parallel data conversion method
EP0209050B1 (en) Semiconductor memory capable of executing logical operation
US5155705A (en) Semiconductor memory device having flash write function
JPH0411957B2 (en)
EP0288860A2 (en) Fast flush for a first-in first-out memory
JP2534733B2 (en) Nonvolatile semiconductor memory device
JPH0256758B2 (en)
EP0231041B1 (en) Non-volatile, programmable semiconductor memory
KR100598907B1 (en) Flash memory capable of performing continuous sequential read/write
US5991196A (en) Reprogrammable memory device with variable page size
JPS62266797A (en) Semiconductor nonvolatile memory device
JP4141042B2 (en) Non-volatile memory writing circuit
EP0278391A2 (en) Memory system
JP2000067588A (en) Data storage device and control method for data storage device
JP2530125B2 (en) Semiconductor memory device
KR960000460Y1 (en) Test cycle write full memory cell
JP2518614C (en)
JP2656280B2 (en) Nonvolatile semiconductor memory device
JP2000276883A (en) Write-in circuit for non-volatile memory
JPS59180894A (en) Data writing controller of nonvolatile memory
JPH0589686A (en) Semiconductor nonvolatile memory and writing method therefor
JPH0492298A (en) Semiconductor storage device
KR100281548B1 (en) FIFO(First-In First-Out) DEVICE

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term