JPS62256523A - 電流制限器 - Google Patents
電流制限器Info
- Publication number
- JPS62256523A JPS62256523A JP62097226A JP9722687A JPS62256523A JP S62256523 A JPS62256523 A JP S62256523A JP 62097226 A JP62097226 A JP 62097226A JP 9722687 A JP9722687 A JP 9722687A JP S62256523 A JPS62256523 A JP S62256523A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- current
- generating
- drive stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H47/00—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current
- H01H47/22—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current for supplying energising current for relay coil
- H01H47/32—Energising current supplied by semiconductor device
- H01H47/325—Energising current supplied by semiconductor device by switching regulator
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
- H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、スイッチング装置のための電流制限器に関
するものである。特にこの発明はスイッチング電源の電
流保護段に応用可能であり、またより一般には誘導負荷
を駆動するための他のスイッチングシステムに応用可能
である。
するものである。特にこの発明はスイッチング電源の電
流保護段に応用可能であり、またより一般には誘導負荷
を駆動するための他のスイッチングシステムに応用可能
である。
この種の装置は一般に、少なくとも１個の誘導要素を含
むフィルタを含む負荷を順に給電する電力トランジスタ
を給電する駆動段を含む。電流センサシステムはさらに
、負荷で流れる電流を評価しかつもし前記電流が予め設
定されたしきい値を越えればエラー信号を送るように（
バイポーラ型またはＭＯＳＦＥＴ型の）、電力トランジ
スタに接続される。
むフィルタを含む負荷を順に給電する電力トランジスタ
を給電する駆動段を含む。電流センサシステムはさらに
、負荷で流れる電流を評価しかつもし前記電流が予め設
定されたしきい値を越えればエラー信号を送るように（
バイポーラ型またはＭＯＳＦＥＴ型の）、電力トランジ
スタに接続される。
インパルスごとの動作で出力段の電流制限を達成するた
めに、センサの下流に接続されかつ不能課信号を発生し
、センサにより与えられた過負荷信号を受取って負荷の
給電を阻止するための電流制限器を設けることが可能で
ある。
めに、センサの下流に接続されかつ不能課信号を発生し
、センサにより与えられた過負荷信号を受取って負荷の
給電を阻止するための電流制限器を設けることが可能で
ある。
上記の態様で動作する既知の回路は第３図で表示的に例
示され、また第４図は既知の回路の異なる点に関する多
くの波形を描く。第３図では、参照数字１０がスイッチ
ング電源のための既知の型式の駆動段を示し、駆動段は
電力トランジスタ１１のベースに給電する。例示された
例では、トランジスタ１１のエミッタは誘導子１２、コ
ンデンサ１３、抵抗器１４およびダイオード１５を含む
出力フィルタ回路に接続され、またトランジスタ１１の
コレクタは制御抵抗器Ｒ，／１６を介して電圧源ＶＣＣ
に接続され、それは電流センサを構成しかつ負荷で流れ
る電流に比例する電圧信号を発生する。この電圧信号は
比較器１７の入力１９上に与えられ、その他方の入力（
参照数字１８で示される）は基準電圧、ここでは電圧源
に接続される。比較器の出力２０はシステムの一般的ス
イツチング周波数を構成する主クロツク信号ＭＣＩが与
えられるリセット入力２３に至る双安定メモリ要素２１
（ここではセット−リセット型式のフリップフロップ
）の入力２２に与えられる。メモリ要素２１の主出力Ｑ
１２４はそれから、センサ回路からの過負荷信号を受取
ってその動作を抑制しかつ入力２３上の主クロツク信号
のインノくルスを受取って駆動段１０を再可能化するよ
うに駆動段１０の可能化入力に送られる。より明瞭にす
るために、第４図は第３図の回路の点に関する波形を例
示する。特に、第４図ａはフリップフロ・ツブ２１のリ
セット入力に与えられた主クロツク信号を例示し、第４
図すはトランジスタ１１を介して流れかつＩＴＩＩで示
された電流を例示し、第４図Ｃは負荷電流！、を例示す
る。見られ得るように、（回路の伝搬時間によりわずか
に遅延して）入力２３および出力２４を介してリセット
インパルスが到達した後、トランジスタ１１が駆動され
かつ負荷に向けて電流ＩＴ、を与える。非常に短い立上
がり時間を有するこの電流が所望の限界しきい値Ｉｎに
到達するとき、比較器１７の入力１８および１９上の電
圧値は、出力２０上にスイッチングオフ信号を発生する
ようなものとなり、その信号はそれからフリップフロッ
プ２１のセット入力に与えられ、それによりフリップフ
ロップ２１がスイッチする。それから、フリップフロッ
プ２１が出力２４上に禁止信号を発生し、それはリセッ
ト入力２３上に主クロックの連続インパルスが到達する
まで駆動段１０およびトランジスタ１１をオフにスイッ
チする。その結果、フリップフロップ２１が再度スイッ
チし、段１０に可能化信号を与えかつそれゆえに負荷給
電を可能にする。実際、負荷は負荷上の平均電流および
電圧値を維持するフィルタ構成要素１２．１３の作用に
よる、第４図Ｃで例示された電流の働きを示す。実際、
過負荷状態にある時、装置は電流源として作用する。
示され、また第４図は既知の回路の異なる点に関する多
くの波形を描く。第３図では、参照数字１０がスイッチ
ング電源のための既知の型式の駆動段を示し、駆動段は
電力トランジスタ１１のベースに給電する。例示された
例では、トランジスタ１１のエミッタは誘導子１２、コ
ンデンサ１３、抵抗器１４およびダイオード１５を含む
出力フィルタ回路に接続され、またトランジスタ１１の
コレクタは制御抵抗器Ｒ，／１６を介して電圧源ＶＣＣ
に接続され、それは電流センサを構成しかつ負荷で流れ
る電流に比例する電圧信号を発生する。この電圧信号は
比較器１７の入力１９上に与えられ、その他方の入力（
参照数字１８で示される）は基準電圧、ここでは電圧源
に接続される。比較器の出力２０はシステムの一般的ス
イツチング周波数を構成する主クロツク信号ＭＣＩが与
えられるリセット入力２３に至る双安定メモリ要素２１
（ここではセット−リセット型式のフリップフロップ
）の入力２２に与えられる。メモリ要素２１の主出力Ｑ
１２４はそれから、センサ回路からの過負荷信号を受取
ってその動作を抑制しかつ入力２３上の主クロツク信号
のインノくルスを受取って駆動段１０を再可能化するよ
うに駆動段１０の可能化入力に送られる。より明瞭にす
るために、第４図は第３図の回路の点に関する波形を例
示する。特に、第４図ａはフリップフロ・ツブ２１のリ
セット入力に与えられた主クロツク信号を例示し、第４
図すはトランジスタ１１を介して流れかつＩＴＩＩで示
された電流を例示し、第４図Ｃは負荷電流！、を例示す
る。見られ得るように、（回路の伝搬時間によりわずか
に遅延して）入力２３および出力２４を介してリセット
インパルスが到達した後、トランジスタ１１が駆動され
かつ負荷に向けて電流ＩＴ、を与える。非常に短い立上
がり時間を有するこの電流が所望の限界しきい値Ｉｎに
到達するとき、比較器１７の入力１８および１９上の電
圧値は、出力２０上にスイッチングオフ信号を発生する
ようなものとなり、その信号はそれからフリップフロッ
プ２１のセット入力に与えられ、それによりフリップフ
ロップ２１がスイッチする。それから、フリップフロッ
プ２１が出力２４上に禁止信号を発生し、それはリセッ
ト入力２３上に主クロックの連続インパルスが到達する
まで駆動段１０およびトランジスタ１１をオフにスイッ
チする。その結果、フリップフロップ２１が再度スイッ
チし、段１０に可能化信号を与えかつそれゆえに負荷給
電を可能にする。実際、負荷は負荷上の平均電流および
電圧値を維持するフィルタ構成要素１２．１３の作用に
よる、第４図Ｃで例示された電流の働きを示す。実際、
過負荷状態にある時、装置は電流源として作用する。
しかしながら、他のすべての方法で信頼性をもって動作
する上記の回路は、センサ段からアクチュエータ段まで
の信号の伝搬に関する遅延時間による不適当な作用を特
徴とする。実際、もし過負荷信号の伝搬遅延が主クロツ
ク信号の期間に関して百分率的に高いならば、適当な電
流制限が存在しないことが直感的に理解される。特に、
伝搬遅延は保護モードであるときシステムが調整可能で
ある電流インパルスの最小期間を決定する。この遅延時
間は、回路のスイッチング周波数またはクロック周波数
が高くなるにつれてますます臨界的になる。なぜならば
出力電流を決定するために衝撃係数、すなわちトランジ
スタのスイッチングオン時間ＴＯＮと主クロツク期間Ｔ
との間の比が基本だからである。
する上記の回路は、センサ段からアクチュエータ段まで
の信号の伝搬に関する遅延時間による不適当な作用を特
徴とする。実際、もし過負荷信号の伝搬遅延が主クロツ
ク信号の期間に関して百分率的に高いならば、適当な電
流制限が存在しないことが直感的に理解される。特に、
伝搬遅延は保護モードであるときシステムが調整可能で
ある電流インパルスの最小期間を決定する。この遅延時
間は、回路のスイッチング周波数またはクロック周波数
が高くなるにつれてますます臨界的になる。なぜならば
出力電流を決定するために衝撃係数、すなわちトランジ
スタのスイッチングオン時間ＴＯＮと主クロツク期間Ｔ
との間の比が基本だからである。
この情況を仮定すれば、この発明の主たる狙いはスイッ
チング駆動装置、特に先行技術の不利な点をなくするこ
とが可能なスイッチング電源のために定電流で動作する
電流制限器を提供することである。
チング駆動装置、特に先行技術の不利な点をなくするこ
とが可能なスイッチング電源のために定電流で動作する
電流制限器を提供することである。
この狙いの範囲内では、この発明の特定の目的は過負荷
信号の比較的高い伝搬時間でさえ、かつ非常に高い主ク
ロツク信号周波数でさえ信頼性をもって動作する電流制
限器を提供することである。
信号の比較的高い伝搬時間でさえ、かつ非常に高い主ク
ロツク信号周波数でさえ信頼性をもって動作する電流制
限器を提供することである。
この発明のさらなる目的は、一般に既知のかつ市場で入
手可能であり製品コストが低い回路要素を採用する簡単
な構造であり、または集積形態で設けられ得る電流制限
器を提供することである。
手可能であり製品コストが低い回路要素を採用する簡単
な構造であり、または集積形態で設けられ得る電流制限
器を提供することである。
上記の狙い、上記の目的および以下で明らかになる他の
事項は、予め設定された周波数を有するタイミングクロ
ック信号を入力で受取りかつ駆動信号を出力で発生する
駆動段と、入力で前記駆動段に接続されかつ前記駆動信
号をそこから受取り負荷供給信号を発生するための電力
要素と、前記電力要素に接続されかつ前記負荷供給信号
をそこから受取る負荷と、前記電力要素に接続され、前
記負荷供給信号を予め設定されたしきい値と比較しかつ
前記負荷供給信号が少なくとも前記予め設定されたしき
い値に等しいとき過負荷信号を発生するための電流セン
サとを含むスイッチング装置のための電流制限器により
達成され、前記制限器が、前記電流センサおよび前記駆
動段に接続され、前記過負荷信号を受取って前記駆動段
に与えられる不能化信号を発生するための不能化手段を
含み、そこで前記電流制限器が、前記駆動段に接続され
かつ前記タイミングクロック信号よりも低い周波数をを
するリセットクロック信号を発生し、前記より低い周波
数で前記不能化手段をリセットするためのクロック手段
をさらに含む。
事項は、予め設定された周波数を有するタイミングクロ
ック信号を入力で受取りかつ駆動信号を出力で発生する
駆動段と、入力で前記駆動段に接続されかつ前記駆動信
号をそこから受取り負荷供給信号を発生するための電力
要素と、前記電力要素に接続されかつ前記負荷供給信号
をそこから受取る負荷と、前記電力要素に接続され、前
記負荷供給信号を予め設定されたしきい値と比較しかつ
前記負荷供給信号が少なくとも前記予め設定されたしき
い値に等しいとき過負荷信号を発生するための電流セン
サとを含むスイッチング装置のための電流制限器により
達成され、前記制限器が、前記電流センサおよび前記駆
動段に接続され、前記過負荷信号を受取って前記駆動段
に与えられる不能化信号を発生するための不能化手段を
含み、そこで前記電流制限器が、前記駆動段に接続され
かつ前記タイミングクロック信号よりも低い周波数をを
するリセットクロック信号を発生し、前記より低い周波
数で前記不能化手段をリセットするためのクロック手段
をさらに含む。
この発明のさらなる特性および利点は、添付の図面で非
制限的な例としてのみ例示された、好ましいが排他的で
はない実施例の説明から明らかになる。
制限的な例としてのみ例示された、好ましいが排他的で
はない実施例の説明から明らかになる。
以下では、前の説明に対して参照されるべきである第３
図および第４図の説明は省略される。
図および第４図の説明は省略される。
第１図は、この発明による電流制限器が接続される既知
の種類のスイッチング電源を略図的に例示する。特に、
既知のスイッチング電源の構成要素は第３図のものと同
じであり、かつ同じ参照数字で示される。詳細には、駆
動段１０、電力トランジスタ１１、誘導子１２、コンデ
ンサ１３、抵抗器１４およびダイオード１５を含む負荷
フィルタ回路が示される。トランジスタ１１はこの場合
にも、出力２０上に過負荷信号を発生するために抵抗器
１６および比較器１７を含む電流センサに接続される。
の種類のスイッチング電源を略図的に例示する。特に、
既知のスイッチング電源の構成要素は第３図のものと同
じであり、かつ同じ参照数字で示される。詳細には、駆
動段１０、電力トランジスタ１１、誘導子１２、コンデ
ンサ１３、抵抗器１４およびダイオード１５を含む負荷
フィルタ回路が示される。トランジスタ１１はこの場合
にも、出力２０上に過負荷信号を発生するために抵抗器
１６および比較器１７を含む電流センサに接続される。
電流制限器はそのとき、セット入力２２で比較器出力２
０に、かつリセット入力２３で低周波発生器３０に既知
の態様で接続される双安定メモリ要素２１を含む。低周
波発振器または分周器により実現され得るこの発生器３
０は、入力３１で主クロツク信号ＭＣＩを受取りかつ出
力で主クロックと同期されたリセットクロック信号ＬＦ
Ｃ１を発生する。双安定メモリ要素またはフリップフロ
ップ２１の出力２４は、入力３２上に主クロツク信号Ｍ
ＣＩもまた受取る駆動段１０に送られる。
０に、かつリセット入力２３で低周波発生器３０に既知
の態様で接続される双安定メモリ要素２１を含む。低周
波発振器または分周器により実現され得るこの発生器３
０は、入力３１で主クロツク信号ＭＣＩを受取りかつ出
力で主クロックと同期されたリセットクロック信号ＬＦ
Ｃ１を発生する。双安定メモリ要素またはフリップフロ
ップ２１の出力２４は、入力３２上に主クロツク信号Ｍ
ＣＩもまた受取る駆動段１０に送られる。
第１図の回路の動作は、以下のとおりである。
フリップフロップ２１の入力２２で過負荷されない通常
の状態では、過負荷入力が存在せず（たとえば、入力２
２の信号はローである）、かつ前記メモリ要素の出力２
４により駆動段１０の通常の動作を可能にする（たとえ
ば、出力２４もまたローである）。したがって、駆動段
１０は既知の態様で、入力３２上に与えられた主スイツ
チング周波数（たとえば５００ＫＨｚ）で動作し得る。
の状態では、過負荷入力が存在せず（たとえば、入力２
２の信号はローである）、かつ前記メモリ要素の出力２
４により駆動段１０の通常の動作を可能にする（たとえ
ば、出力２４もまたローである）。したがって、駆動段
１０は既知の態様で、入力３２上に与えられた主スイツ
チング周波数（たとえば５００ＫＨｚ）で動作し得る。
それゆえに、この位相の間、負荷上の電流は一定であり
、ＭＣＩの周波数でリプルを有する。負荷上の電流ＩＬ
が予め設定された最大許容値工。に到達するとすぐに比
較器１７がスイッチしかつフリップフロップ２１の入力
２２上でセット信号（たとえばハイの信号）を送り、そ
の信号はメモリ要素のスイッチングを順に引き起こす。
、ＭＣＩの周波数でリプルを有する。負荷上の電流ＩＬ
が予め設定された最大許容値工。に到達するとすぐに比
較器１７がスイッチしかつフリップフロップ２１の入力
２２上でセット信号（たとえばハイの信号）を送り、そ
の信号はメモリ要素のスイッチングを順に引き起こす。
したがって、禁止信号（たとえばハイの信号）は出力２
４上で発生され、かつ駆動段１０に与えられ、それはこ
のように不能化されかつ主スイツチング周波数ではもは
やトランジスタ１１を駆動しない。この位相の間に、負
荷上の電流は第２図すにおいて４０で示されたラインの
下降部分に見られ得るように連続して減少する。低周波
発振器３０からのインパルス（第２図Ｃのインパルス４
１）がフリップフロップ２１の入力２３に到達するとす
ぐにフリップフロップ２１はスイッチしかつ可能化信号
（たとえばローの信号）を出力２４に送り、それによっ
て駆動段１０が入力３２でそこに与えられた主スイツチ
ング周波数で動作するようにされる。
４上で発生され、かつ駆動段１０に与えられ、それはこ
のように不能化されかつ主スイツチング周波数ではもは
やトランジスタ１１を駆動しない。この位相の間に、負
荷上の電流は第２図すにおいて４０で示されたラインの
下降部分に見られ得るように連続して減少する。低周波
発振器３０からのインパルス（第２図Ｃのインパルス４
１）がフリップフロップ２１の入力２３に到達するとす
ぐにフリップフロップ２１はスイッチしかつ可能化信号
（たとえばローの信号）を出力２４に送り、それによっ
て駆動段１０が入力３２でそこに与えられた主スイツチ
ング周波数で動作するようにされる。
駆動段のスイッチングオフ位相の間、負荷上の電流はか
なり減少されるので、負荷上の電流が第２図Ｃにおいて
ライン４２で示されるように最大値Ｉうに再度到達する
前に主クロックのいくつかの期間を必要とする。その後
、上記の動作が繰返される。
なり減少されるので、負荷上の電流が第２図Ｃにおいて
ライン４２で示されるように最大値Ｉうに再度到達する
前に主クロックのいくつかの期間を必要とする。その後
、上記の動作が繰返される。
実際見られ得るように、通常の動作位相の間（すなわち
予め設定されたしきい値よりも低い負荷の電流を用いて
）駆動段１０および関連の電力トランジスタ１１が高周
波数で動作し、また予め設定された電流しきい値に到達
すると、駆動段１０および関連のトランジスタ１１が高
周波主クロツク信号（たとえば５００ＫＨｚ）と同期さ
れたより低い周波信号（たとえば５０ＫＨｚ）により制
御される。
予め設定されたしきい値よりも低い負荷の電流を用いて
）駆動段１０および関連の電力トランジスタ１１が高周
波数で動作し、また予め設定された電流しきい値に到達
すると、駆動段１０および関連のトランジスタ１１が高
周波主クロツク信号（たとえば５００ＫＨｚ）と同期さ
れたより低い周波信号（たとえば５０ＫＨｚ）により制
御される。
この態様では、センサ１６．１７により検出されるよう
に許容可能な電流値に到達する瞬間と駆動段のスイッチ
ングオフが生じる瞬間との間の高い遅延時間の場合でも
、主クロツク信号の高周波数の場合でも、適当なかつ信
頓性のある電流制限が存在することが確実にされる。こ
の事実は、フィルタ構成要素の寸法による既知の利点を
用いて非常に高いスイッチング周波数で動作する駆動装
置の設；［を可能にする。
に許容可能な電流値に到達する瞬間と駆動段のスイッチ
ングオフが生じる瞬間との間の高い遅延時間の場合でも
、主クロツク信号の高周波数の場合でも、適当なかつ信
頓性のある電流制限が存在することが確実にされる。こ
の事実は、フィルタ構成要素の寸法による既知の利点を
用いて非常に高いスイッチング周波数で動作する駆動装
置の設；［を可能にする。
それゆえに、この発明による制限装置は主クロツク周波
数にもかかわらず比較的高い過負荷信号遅延時間でさえ
信頼性をもって動作する。
数にもかかわらず比較的高い過負荷信号遅延時間でさえ
信頼性をもって動作する。
さらに、たとえ主クロツク周波数が低周波発振器により
発生されたリセット周波数よりも低くてもこの装置は信
頼性をもって動作することが可能である。実際この場合
、低周波クロックが主クロックと同期されるので発振器
３０により出力されかつフリップフロップ２１のリセッ
ト入力上に与えられる低周波信号は主クロツク信号と（
すなわち最低周波数を有する信号と）一致する。これは
、システムが低周波数（発振器のそれ自体の周波数のそ
れよりも低い）で働くようにされるときでさえ、この低
周波数は短絡および過負荷状態でさえ一定のままであり
かつ増加しないことを確実にする。
発生されたリセット周波数よりも低くてもこの装置は信
頼性をもって動作することが可能である。実際この場合
、低周波クロックが主クロックと同期されるので発振器
３０により出力されかつフリップフロップ２１のリセッ
ト入力上に与えられる低周波信号は主クロツク信号と（
すなわち最低周波数を有する信号と）一致する。これは
、システムが低周波数（発振器のそれ自体の周波数のそ
れよりも低い）で働くようにされるときでさえ、この低
周波数は短絡および過負荷状態でさえ一定のままであり
かつ増加しないことを確実にする。
このように考えられるこの発明は、そのすべてが発明の
概念の範囲内にある多くの修正および変更が可能である
。特に、上記の実施例は単なる例でありかつ同じ発明の
概念がたとえば、電流センサにより与えられた過負荷信
号により制御され、かつ−刃側で駆動段の可能化入力に
かつ他方側で異なる周波数を有する２つのクロック信号
のうちの１つに選択的に接続されるスイッチを与えるこ
とにより、複数個の態様で実施され得ることが強調され
る。さらに、例示された実施例では発生器３０は主クロ
ツク信号により制御された低周波発振器または分周器の
いずれかにより置換され得る。
概念の範囲内にある多くの修正および変更が可能である
。特に、上記の実施例は単なる例でありかつ同じ発明の
概念がたとえば、電流センサにより与えられた過負荷信
号により制御され、かつ−刃側で駆動段の可能化入力に
かつ他方側で異なる周波数を有する２つのクロック信号
のうちの１つに選択的に接続されるスイッチを与えるこ
とにより、複数個の態様で実施され得ることが強調され
る。さらに、例示された実施例では発生器３０は主クロ
ツク信号により制御された低周波発振器または分周器の
いずれかにより置換され得る。
さらに、詳細のすべては技術的に均等な要素と置換され
てもよい。
てもよい。
第１図は、この発明による電流制限器を有するスイッチ
ング電源の図面である。 第２図は、第１図の回路の適当な点から取られた信号の
波形を例示する。 第３図は、既知の型式の電流制限器を有するスイッチン
グ電源の回路図である。 第４図は、第３図の回路の適当な点で取られた３個の信
号の波形を例示する。
ング電源の図面である。 第２図は、第１図の回路の適当な点から取られた信号の
波形を例示する。 第３図は、既知の型式の電流制限器を有するスイッチン
グ電源の回路図である。 第４図は、第３図の回路の適当な点で取られた３個の信
号の波形を例示する。
Claims (7)
- （１）予め設定された周波数を有するタイミングクロッ
ク信号を入力で受取りかつ駆動信号を出力で発生する駆
動段（１０）と、入力で前記駆動段（１０）に接続され
かつ前記駆動信号をそこから受取り、負荷供給信号を発
生するための電力要素（１１）と、前記電力要素（１１
）に接続されかつ前記負荷供給信号をそこから受取る負
荷（１４）と、前記電力要素に接続され、前記負荷供給
信号を予め設定されたしきい値と比較しかつ前記負荷供
給信号が少なくとも前記予め設定されたしきい値に等し
いとき過負荷信号を発生するための電流センサ（１６、
１７）とを含むスイッチング装置のための電流制限器で
あって、前記制限器が、前記電流センサおよび前記駆動
段に接続され、前記過負荷信号を受取って前記駆動段に
与えられる不能化信号を発生するための不能化手段（２
１）を含み、前記電流制限器が、前記駆動段に接続され
かつ前記タイミングクロック信号（ＭＣ１）よりも低い
周波数を有するリセットクロック信号（ＬＦＣ１）を発
生し、前記より低い周波数で前記不能化手段（２１）を
リセットするためのクロック手段（３０）をさらに含む
ことを特徴とする、電流制限器。 - （２）前記より低い周波数が前記タイミングクロック信
号の前記予め設定された周波数の約数でありかつそれと
同期されることを特徴とする、特許請求の範囲第１項に
記載の電流制限器。 - （３）前記不能化手段が、１個の入力で前記過負荷信号
をかつさらなる入力で前記リセットクロック信号を受取
り、かつ出力で前記駆動段（１０）に接続され、前記過
負荷信号を受けて前記不能化信号を発生しかつ前記リセ
ットクロック信号のパルスを受けて前記駆動段（１０）
の動作をリセットするための双安定メモリ要素（２１）
を含むことを特徴とする、特許請求の範囲第１項および
第２項に記載の電流制限器。 - （４）前記リセットクロック信号が前記タイミングクロ
ック信号と同位相であることを特徴とする、特許請求の
範囲第１項ないし第３項のいずれかに記載の電流制限器
。 - （５）入力で前記タイミングクロック信号を受取りかつ
出力で前記リセットクロック信号を発生する低周波発振
器（３０）を特徴とする、特許請求の範囲第１項ないし
第４項のいずれかに記載の電流制限器。 - （６）入力で前記タイミングクロック信号を受取りかつ
出力で前記リセットクロック信号を発生する分周器を含
むことを特徴とする、特許請求の範囲第１項ないし第５
項のいずれかに記載の電流制限器。 - （７）スイッチング装置、特に出力電流制限を有するス
イッチング電源であって、 予め設定された周波数を有するタイミングクロック信号
を入力で受取りかつ駆動信号を出力で発生する駆動段（
１０）と、入力で前記駆動段に接続されかつ前記駆動信
号をそこから受取り、負荷供給信号を発生するための電
力要素（１１）と、前記電力要素（１１）に接続されか
つ前記負荷供給信号をそこから受取る負荷（１４）と、
前記電力要素（１１）に接続され、前記負荷供給信号を
予め設定されたしきい値と比較しかつ前記負荷供給信号
が少なくとも前記予め設定されたしきい値に等しいとき
過負荷信号を発生するための電流センサ（１６、１７）
と、前記電流センサ（１６、１７）および前記駆動段に
接続され、前記過負荷信号を受取って前記駆動段（１０
）に与えられる不能化信号を発生するための不能化手段
（２１）を含む電流制限器（２１、３０）とを含み、前
記電流制限器が、前記駆動段（１０）に接続されかつ前
記タイミングクロック信号（ＭＣ１）よりも低い周波数
を有するリセットクロック信号（ＬＦＣ１）を発生し、
前記より低い周波数で前記不能化手段をリセットしかつ
前記駆動段（１０）の動作を与えるためのクロック手段
（３０）を含むことを特徴とする、スイッチング装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT20171A/86 | 1986-04-22 | ||
| IT20171/86A IT1190632B (it) | 1986-04-22 | 1986-04-22 | Limitatore di corrente a corrente costante per dispositivi di pilotaggio a commutazione |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62256523A true JPS62256523A (ja) | 1987-11-09 |
| JP2531953B2 JP2531953B2 (ja) | 1996-09-04 |
Family
ID=11164390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62097226A Expired - Fee Related JP2531953B2 (ja) | 1986-04-22 | 1987-04-20 | 電流制限器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4725769A (ja) |
| EP (1) | EP0242759B1 (ja) |
| JP (1) | JP2531953B2 (ja) |
| DE (1) | DE3784960T2 (ja) |
| IT (1) | IT1190632B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4811184A (en) * | 1988-05-10 | 1989-03-07 | General Electric Company | Switch-mode power supply with dynamic adjustment of current sense magnitude |
| US4943761A (en) * | 1988-07-06 | 1990-07-24 | Westinghouse Electric Corp. | Current limited DC power controller |
| US5126525A (en) * | 1988-11-01 | 1992-06-30 | Sodick Co., Ltd. | Power supply system for electric discharge machines |
| EP0386300A1 (de) * | 1989-03-10 | 1990-09-12 | Siemens Aktiengesellschaft | Integrierbare Schaltungsanordung zur Ansteuerung eines mit Gleichstrom betriebenen Relais |
| US5091816A (en) * | 1989-10-10 | 1992-02-25 | Kone Elevator Gmbh | Procedure and device for overload and short-circuit protection of output drivers |
| JP2954774B2 (ja) * | 1992-01-28 | 1999-09-27 | 三菱電機株式会社 | 放電加工機用電源装置 |
| US5576615A (en) * | 1994-04-22 | 1996-11-19 | Texas Instruments Incorporated | Method and circuit for detecting faulty recirculation diode in a switched mode power supply |
| US5548204A (en) * | 1994-10-14 | 1996-08-20 | Benchmarq Microelectronics | Linear/switching regulator circuit |
| US5982639A (en) * | 1997-11-04 | 1999-11-09 | Power Integrations, Inc. | Two switch off-line switching converter |
| US6226190B1 (en) * | 1998-02-27 | 2001-05-01 | Power Integrations, Inc. | Off-line converter with digital control |
| US6876181B1 (en) * | 1998-02-27 | 2005-04-05 | Power Integrations, Inc. | Off-line converter with digital control |
| US6107851A (en) | 1998-05-18 | 2000-08-22 | Power Integrations, Inc. | Offline converter with integrated softstart and frequency jitter |
| US6525514B1 (en) * | 2000-08-08 | 2003-02-25 | Power Integrations, Inc. | Method and apparatus for reducing audio noise in a switching regulator |
| US20040183769A1 (en) * | 2000-09-08 | 2004-09-23 | Earl Schreyer | Graphics digitizer |
| IT1318954B1 (it) * | 2000-10-02 | 2003-09-19 | St Microelectronics Srl | Circuito elettronico per ottimizzare perdite di commutazione indispositivi di potenza pilotati in corrente. |
| DE10223772A1 (de) * | 2002-05-28 | 2003-12-18 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zur Bereitstellung einer Ausgangsspannung aus einer Eingangsspannung |
| DE102005002359C5 (de) * | 2005-01-18 | 2015-10-29 | Puls Gmbh | Schaltung zur Strombegrenzung und Verfahren zum Betrieb der Schaltung |
| US7852051B2 (en) | 2005-01-18 | 2010-12-14 | Puls Gmbh | Current-limiting circuit and method for operating the circuit |
| US7233504B2 (en) | 2005-08-26 | 2007-06-19 | Power Integration, Inc. | Method and apparatus for digital control of a switching regulator |
| US20080106917A1 (en) * | 2006-11-02 | 2008-05-08 | James Holt | Variable edge modulation in a switching regulator |
| US8018694B1 (en) | 2007-02-16 | 2011-09-13 | Fairchild Semiconductor Corporation | Over-current protection for a power converter |
| US7719243B1 (en) | 2007-11-21 | 2010-05-18 | Fairchild Semiconductor Corporation | Soft-start system and method for power converter |
| US7872883B1 (en) | 2008-01-29 | 2011-01-18 | Fairchild Semiconductor Corporation | Synchronous buck power converter with free-running oscillator |
| US7723972B1 (en) | 2008-03-19 | 2010-05-25 | Fairchild Semiconductor Corporation | Reducing soft start delay and providing soft recovery in power system controllers |
| US8564256B2 (en) * | 2009-11-18 | 2013-10-22 | Silicon Laboratories, Inc. | Circuit devices and methods of providing a regulated power supply |
| US10868525B2 (en) * | 2018-11-13 | 2020-12-15 | Mohammad GH. Alijani | Power transmission through a single conductive element |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE791943A (fr) * | 1972-02-18 | 1973-03-16 | Telecomunicazioni Soc It | Regulateur de tension et/ou de courant |
| JPS5512261Y2 (ja) * | 1974-11-14 | 1980-03-17 | ||
| US3978393A (en) * | 1975-04-21 | 1976-08-31 | Burroughs Corporation | High efficiency switching regulator |
| US3970919A (en) * | 1975-06-19 | 1976-07-20 | The United States Of America As Represented By The Secretary Of The Air Force | Regulating digital power supply |
| US4309650A (en) * | 1979-06-18 | 1982-01-05 | Bell Telephone Laboratories, Incorporated | Average current controlled switching regulator utilizing digital control techniques |
| EP0031986A1 (en) * | 1980-01-04 | 1981-07-15 | Fanuc Ltd. | Overcurrent protection apparatus |
| US4438473A (en) * | 1981-07-21 | 1984-03-20 | The United States Of America As Represented By The Secretary Of The Interior | Power supply for an intrinsically safe circuit |
-
1986
- 1986-04-22 IT IT20171/86A patent/IT1190632B/it active
-
1987
- 1987-04-09 US US07/036,518 patent/US4725769A/en not_active Expired - Lifetime
- 1987-04-13 DE DE8787105439T patent/DE3784960T2/de not_active Expired - Fee Related
- 1987-04-13 EP EP87105439A patent/EP0242759B1/en not_active Expired - Lifetime
- 1987-04-20 JP JP62097226A patent/JP2531953B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0242759B1 (en) | 1993-03-24 |
| JP2531953B2 (ja) | 1996-09-04 |
| US4725769A (en) | 1988-02-16 |
| IT8620171A0 (it) | 1986-04-22 |
| EP0242759A3 (en) | 1989-10-11 |
| EP0242759A2 (en) | 1987-10-28 |
| IT1190632B (it) | 1988-02-16 |
| DE3784960D1 (de) | 1993-04-29 |
| IT8620171A1 (it) | 1987-10-22 |
| DE3784960T2 (de) | 1993-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62256523A (ja) | 電流制限器 | |
| EP0373693B1 (en) | Generator of drive signals for transistors connected in a half-bridge configuration | |
| US4682278A (en) | Procedure and device for detecting the non-conducting state of turn-off thyristors | |
| US6288524B1 (en) | DC/DC converter and a controlling circuit thereof | |
| US5483141A (en) | Method and apparatus for controlling refrigerator cycle | |
| US7368972B2 (en) | Power transistor control device | |
| JP6939059B2 (ja) | 半導体素子の駆動装置 | |
| EP0371928B1 (en) | Protection of power converters from voltage spikes | |
| US4580088A (en) | Soft-starting phase-control circuit for low voltage load | |
| US6342822B1 (en) | Method and apparatus for implementing improved pulse width modulation | |
| JPH07107773A (ja) | 出力パワートランジスタのターンオフ遅れの減少回路 | |
| US4904889A (en) | Circuit for driving electronic devices with a low supply voltage | |
| US5821740A (en) | DC-to-DC converter having fast over-current detection and associated methods | |
| US10243445B2 (en) | Semiconductor device and control method thereof | |
| JPH03159561A (ja) | スイツチングレギユレータ用回路装置 | |
| US6653887B2 (en) | Self-locking circuit arrangement | |
| US6445168B2 (en) | Power output circuit having a pulse-width modulation mode and a permanently closed mode | |
| JP3277851B2 (ja) | 誤動作防止機能を備えた制御回路 | |
| KR100310645B1 (ko) | 역포화를 이용한 전력 모듈의 과전류 보호회로 | |
| JPH08205531A (ja) | 直流電源装置 | |
| JP2681394B2 (ja) | Ｐｗｍ制御装置 | |
| JP2519710B2 (ja) | デ・キユ−イング回路 | |
| JP2828521B2 (ja) | 誘導負荷の電流制御装置 | |
| RU1820944C (ru) | Импульсный стабилизатор посто нного напр жени | |
| SU1257788A1 (ru) | Преобразователь посто нного напр жени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |