JPS62254276A - Histogram calculation system - Google Patents

Histogram calculation system

Info

Publication number
JPS62254276A
JPS62254276A JP61082255A JP8225586A JPS62254276A JP S62254276 A JPS62254276 A JP S62254276A JP 61082255 A JP61082255 A JP 61082255A JP 8225586 A JP8225586 A JP 8225586A JP S62254276 A JPS62254276 A JP S62254276A
Authority
JP
Japan
Prior art keywords
data
latched
register
histogram
odd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61082255A
Other languages
Japanese (ja)
Inventor
Tadanori Ryu
忠則 笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Manufacturing Co Ltd filed Critical Yaskawa Electric Manufacturing Co Ltd
Priority to JP61082255A priority Critical patent/JPS62254276A/en
Publication of JPS62254276A publication Critical patent/JPS62254276A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)

Abstract

PURPOSE:To simplify the constitution and also to increase the processing speed with a histogram calculation system by calculating approximately the overall histogram by applying the processing to only half the entire data. CONSTITUTION:A flip-flop 1 divides a pixel clock into half and switches the clock divided into half by gates 2-15 and its inverted clock in both ODD and EVEN fields. In the ODD field the data on the 1st, 3rd, 5th, 7th... columns are latched by a register 6. While in an EVEN field the data on the 2nd, 4th, 6th, 8th... columns are latched. The data latched by the register 6 are supplied to the addresses of a memory 8 and these data corresponding to addresses are read out of the memory 8 and latched by a register 9. Then the data latched by the register 9 are latched by a register 11 through an adder 10 which increases data by a piece and then written again to the original addresses.

Description

【発明の詳細な説明】 〔従来技術とその問題点〕 従来、画像処理装置において、画面全体のヒストグラム
を得るのには、画面全ての気ビクセルごとの濃淡データ
に対して濃淡値ごとの数を積算することで求めている。
[Detailed Description of the Invention] [Prior Art and its Problems] Conventionally, in an image processing device, in order to obtain a histogram of the entire screen, it is necessary to calculate the number of each gray value for the gray data of each pixel on the screen. It is calculated by adding up.

そして、このヒストグラムは、オートフォーカスや、オ
ートスレッシュホールド、2値化のために使用され、高
速に処理する必要がある。従ってこのヒストグラムの算
出はリアルタイムに算出することがとくに求められる。
This histogram is used for autofocus, autothreshold, and binarization, and needs to be processed at high speed. Therefore, it is particularly required to calculate this histogram in real time.

しかし、従来の方式では、ピクセルクロック周波数が高
く (約IQMHz)濃淡データもこのピクセルレート
で入力されるため、リアルタイムなヒストグラム算出回
路は回路構成が多くなったり、もしくは、非常に高速な
メモリやICを使用することが必要になってくる。
However, in the conventional method, the pixel clock frequency is high (approximately IQMHz), and the grayscale data is also input at this pixel rate, so the real-time histogram calculation circuit requires a large number of circuit configurations, or a very high-speed memory or IC. It becomes necessary to use .

〔発明の目的〕[Purpose of the invention]

本発明は上記事情に鑑みてなされたもので、その目的は
、すべてのデータの半分のデータに対する処理を行なう
ことで全体のヒストグラムの近似的な算出を行なう方式
を提供することにある。
The present invention has been made in view of the above circumstances, and its purpose is to provide a method for approximately calculating the entire histogram by processing half of all data.

〔発明の概要〕[Summary of the invention]

理解を容易にするため、今、第1図に示すような画面の
濃淡データのヒストグラムを算出することを考える。画
面は、縦、横512x512ビクセルで構成されたもの
で、従来の方式では、画面全体の262,144ピクセ
ルのデータに対して処理を行なっている。
To facilitate understanding, let us now consider calculating a histogram of gray scale data on a screen as shown in FIG. The screen is composed of 512 x 512 pixels vertically and horizontally, and in the conventional method, processing is performed on data of 262,144 pixels of the entire screen.

これに対し、本方式では、画面第1列では、1つおきの
カラムデータを、第2列では、第1列でとらなかったカ
ラムのデータをというふうにして図の斜線部分のみのデ
ータに対してデータの積算を行ないヒストグラムの算出
を行なうものである。
On the other hand, with this method, data from every other column is stored in the first column of the screen, and data from columns not taken in the first column is stored in the second column. The histogram is calculated by integrating the data.

これは、反対に斜線部分以外のビクセルに対して行って
も同じである。即ち処理するビクセルは、どちらでもよ
い。
This is the same even if it is applied to pixels other than the shaded areas. In other words, any pixel may be processed.

本発明方式では、結局全体の1/2のデータ両しか扱わ
ないが、データのサンプルする所は、全体に方向性に依
存せず、均一に拡っているため、全体のヒストグラムを
ほぼ正確に近値できる特長がある。
Although the method of the present invention handles only 1/2 of the total data, since the data samples are spread uniformly over the entire area without depending on the direction, the overall histogram can be almost accurately calculated. It has the advantage of being able to approximate prices.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の実施例を図に基づいて説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第2は、本発明方式を用いてリアルタイムに画ケ 面のヒストグラムを算出するN法の実施例を示すもので
、1はピクセルクロックを1/2に分周しているフリッ
プ・フロップである、なおこの回路では、画面がインタ
ーレース方式で走査されていることを前提としている。
The second example shows an example of the N method for calculating the histogram of the screen in real time using the method of the present invention, in which 1 is a flip-flop that divides the pixel clock into 1/2. Note that this circuit assumes that the screen is scanned in an interlaced manner.

2〜5はゲートで172分周されたクロックとその反転
クロックをODDフィールドとEVENフィールドで切
り換えるための回路である。
2 to 5 are circuits for switching the clock whose frequency is divided by 172 by the gate and its inverted clock between the ODD field and the EVEN field.

この論理回路の出力でピクセルクロックレートで入力さ
れてくる濃淡データをレジスタ6にラッチする。
At the output of this logic circuit, the grayscale data inputted at the pixel clock rate is latched into the register 6.

画面は第4図に示すようにODDフィールドとEVEN
フィールドでそれぞれ1つおきのラインを走査されてい
る。
The screen has ODD field and EVEN field as shown in Figure 4.
Every other line in the field is scanned.

第3図において、濃淡データ1〜10は、1列分の1カ
ラム目から10カラム目のデータを示す。
In FIG. 3, grayscale data 1 to 10 indicate data for one column from the 1st column to the 10th column.

このときODDフィールドではレジスタ6に、1゜3.
5.7.9カラム目のデータがラッチされる。
At this time, in the ODD field, 1°3.
5.7.9th column data is latched.

そしてEVENフィールドにおいては、2,4゜6.8
.10カラム目のデータがラッチされることになる。
And in the EVEN field, 2.4°6.8
.. The data in the 10th column will be latched.

レジスタ6にラッチされたデータは、メモリー8のアド
レスに入力され、メモリ8からは、アドレスに対応した
データが読み出されてレジスタ9にラッチされる。
The data latched in the register 6 is input to the address of the memory 8, and the data corresponding to the address is read out from the memory 8 and latched in the register 9.

レジスタ9にラッチされたデータは、データを1つイン
クリメントする加算器IOを通ってレジスタ11にラッ
チされ、再びもとのアドレスに書クロックの周期で行な
われる。
The data latched in the register 9 passes through an adder IO that increments the data by one, is latched in the register 11, and is written to the original address again at the cycle of the clock.

7は、この回路の制御信号を発生する制御回路で、この
回路で、ODDフィールド、EVENフィールドによっ
て処理するデータが奇数カラム。
7 is a control circuit that generates a control signal for this circuit, and in this circuit, the data processed by the ODD field and EVEN field is in odd columns.

偶数カラムとなるため、第1図の斜線で示した部分のデ
ータを全体として処理することになる。
Since the columns are an even number, the data in the shaded portion in FIG. 1 will be processed as a whole.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明方式で回路を構成すれば、
ピクセルクロックが高速であっても、その半分の周波数
のクロックで処理をするため非常に高速なメモリや、I
Cを必要としない。又、回路構成ももっともシンプルに
できる。もし、リアルタイムで算出する必要がない場合
においても、処理データが半分ですむため、従来の方式
に比べ当然処理時間も半分に短縮できる。
As explained above, if the circuit is configured according to the method of the present invention,
Even if the pixel clock is high-speed, processing is performed using a clock with half the frequency of the pixel clock, which requires extremely high-speed memory and I/O.
Does not require C. Also, the circuit configuration can be made the simplest. Even if there is no need to calculate in real time, the data to be processed can be halved, so the processing time can naturally be cut in half compared to conventional methods.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は画面の濃淡データの構成を示す説明図、第2図
は本発明方式によるヒストグラム算出回路の一例を示す
ブロック図、第3図は各信号のタイムチャート、第4図
は画面の走査状態を示す説明図である。 1・・・・・・フリップ・フロップ 2・・・・・・NOTゲート 3.4・・・・・・ANDゲート 5・・・・・・ORゲート 6・・・・・・レジスタ 7・・・・・・制御回路 8・・・・・・メモリ 9.11・・・・・・レジスタ 10・・・・・・加算回路 12.13・・・・・・バッファ 第  3 ″図 第4図
Fig. 1 is an explanatory diagram showing the structure of screen gradation data, Fig. 2 is a block diagram showing an example of a histogram calculation circuit according to the method of the present invention, Fig. 3 is a time chart of each signal, and Fig. 4 is a scan of the screen. It is an explanatory diagram showing a state. 1...Flip-flop 2...NOT gate 3.4...AND gate 5...OR gate 6...Register 7... ... Control circuit 8 ... Memory 9.11 ... Register 10 ... Addition circuit 12.13 ... Buffer No. 3'' Fig. 4

Claims (2)

【特許請求の範囲】[Claims] (1)カメラ等から得られる画像信号をA/D変換して
画像を処理する画像処理装置において、画面の奇数列で
は奇数番目のカラムの濃淡データを、偶数列では偶数番
目のカラムの濃淡データを取って濃淡データごとの数の
積算を行ない画面全体のヒストグラムの近似を行なうこ
とを特徴とするヒストグラム算出方式。
(1) In an image processing device that processes an image by A/D converting an image signal obtained from a camera, etc., in odd-numbered columns of the screen, the gradation data of the odd-numbered column is processed, and in the even-numbered column, the gradation data of the even-numbered column is processed. A histogram calculation method characterized by approximating the histogram of the entire screen by adding up the numbers for each density data.
(2)カメラ等から得られる画像信号をA/D変換して
画像を処理する画像処理装置において、画面の奇数列で
は、偶数番目のカラムの濃淡データを、偶数列では、奇
数番目のカラムの濃淡データを取って濃淡データごとの
数の積算を行ない画面全体のヒストグラムの近似を行な
うことを特徴とするヒストグラム算出方式。
(2) In an image processing device that processes an image by A/D converting an image signal obtained from a camera, etc., in odd-numbered columns of the screen, the gray scale data of the even-numbered columns are processed; A histogram calculation method characterized in that the histogram of the entire screen is approximated by taking grayscale data and integrating the numbers for each grayscale data.
JP61082255A 1986-04-11 1986-04-11 Histogram calculation system Pending JPS62254276A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61082255A JPS62254276A (en) 1986-04-11 1986-04-11 Histogram calculation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61082255A JPS62254276A (en) 1986-04-11 1986-04-11 Histogram calculation system

Publications (1)

Publication Number Publication Date
JPS62254276A true JPS62254276A (en) 1987-11-06

Family

ID=13769334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61082255A Pending JPS62254276A (en) 1986-04-11 1986-04-11 Histogram calculation system

Country Status (1)

Country Link
JP (1) JPS62254276A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2669801A1 (en) * 1990-11-23 1992-05-29 Thomson Trt Defense AUTOMATIC DEVICE FOR ADJUSTING THE CONTRAST OF IMAGES FROM A CAMERA AND CAMERA COMPRISING SUCH A DEVICE.

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5236410A (en) * 1975-09-18 1977-03-19 Nippon Telegr & Teleph Corp <Ntt> Facsimile communicion system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5236410A (en) * 1975-09-18 1977-03-19 Nippon Telegr & Teleph Corp <Ntt> Facsimile communicion system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2669801A1 (en) * 1990-11-23 1992-05-29 Thomson Trt Defense AUTOMATIC DEVICE FOR ADJUSTING THE CONTRAST OF IMAGES FROM A CAMERA AND CAMERA COMPRISING SUCH A DEVICE.

Similar Documents

Publication Publication Date Title
US4791677A (en) Image signal processor
US4845767A (en) Image signal processor
JPS62254276A (en) Histogram calculation system
US5062142A (en) Data processor producing a medial axis representation of an extended region
JPS61188671A (en) Image processor
JPS61157979A (en) System for grasping state of variable density image at high speed
JPH0332723B2 (en)
JPS61161576A (en) Picture signal processor
JPS6031674A (en) Image processing device
JPH0229834A (en) Image processor
JPH0571990B2 (en)
JPH01201773A (en) Digital signal processor
JPS60146365A (en) Picture processor
JPS60235274A (en) Picture signal processing device
JPH03122776A (en) Projection circuit in each video rate density
JP2938107B2 (en) Pattern recognition device
JPS5994164A (en) Input device of tv picture data
JPH04204594A (en) High-precision display device
JPS61133881A (en) Digital scan converter
JPS61139888A (en) Image arithmetic device
JPS60243781A (en) Picture processor
JPH01292478A (en) Labeling system for image data
JPS63108859A (en) Image editing device
JPH05334423A (en) Image processor
JPH05314256A (en) Image data processor