JPS62254244A - Information processor - Google Patents

Information processor

Info

Publication number
JPS62254244A
JPS62254244A JP61099104A JP9910486A JPS62254244A JP S62254244 A JPS62254244 A JP S62254244A JP 61099104 A JP61099104 A JP 61099104A JP 9910486 A JP9910486 A JP 9910486A JP S62254244 A JPS62254244 A JP S62254244A
Authority
JP
Japan
Prior art keywords
register
command
signal
display
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61099104A
Other languages
Japanese (ja)
Inventor
Nobuteru Morita
森田 信輝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61099104A priority Critical patent/JPS62254244A/en
Publication of JPS62254244A publication Critical patent/JPS62254244A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To easily change and display the internal state of an information processor by adding a command register and a data register to a microprocessor together with a control signal line. CONSTITUTION:When the internal state of an information processor is changed, the display/change request signal is set at state '1' on a signal line 122. Thus the state of the ready signal is also set at '1' on a signal line 123. A register control part 2 supplies the register selection signal on a signal line 125 to a data register 12 and sets the R/W signal on a signal line 121 under a write state with the change data set the register 12 respectively. Then the part 2 selects a command register 11 and sets the R/W signal on the line 121 under a write state with the command to be changed set to the register 11. A control part 1 sets the ready signal at '0' to analyze the command and changes the contents of the register 12 based on the contents of the corresponding register or flag of the processor part to complete the processing.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は情報処理装置のマイクロプロセサに関し、特に
マイク筒プロセサの内部状態を変更/表示する方式に関
する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a microprocessor for an information processing device, and more particularly to a method for changing/displaying the internal state of a microphone tube processor.

(従来の技術〕 従来、マイクロプロセサの内部レジスタの内容を表示し
た夛、あるいは変更したシすることは矢のようにして行
つ℃いた。すなわち、割込み機能ヲ採用し、ソフトウェ
ア命令を利用してレジスタの内容をメモリ上にセーブし
、それを表示することによってマイクロプロセサの内部
レジスタの内容を表示していた。
(Prior Art) Conventionally, displaying or changing the contents of the internal registers of a microprocessor has been done in a straightforward manner.That is, by using an interrupt function and using software instructions. The contents of the microprocessor's internal registers were displayed by saving the contents of the registers in memory and displaying them.

また、セーブした内容を変更してソフトウェア命令によ
りリストアすることによって同各全変更してい九〇 第3図は、従来技術によるマイクロプロセサにおける内
部状態の変更/表示方式を示す説明図である。第3図に
おい℃、31はマイクロプロセサ、32はメモリ、32
1は割込みペクタエリア、322はワークエリア、32
3は表示処珂プログラム格納エリアである。
In addition, the saved contents can be changed and restored by software commands to completely change the saved contents. Fig. 3 is an explanatory diagram showing a method of changing/displaying the internal state in a microprocessor according to the prior art. In Fig. 3, 31 is a microprocessor, 32 is a memory, and 32
1 is the interrupt vector area, 322 is the work area, 32
3 is a display processing program storage area.

第3図において外部装置よυ表示を行うときには、ベク
タエリア321の内容ft書直して表示処理プログラム
323のエントリアドレスを設定し、信号線310上の
割込み信号を′1′にする。マイクロプロセサ31は割
込みを検出すると、割込みペクタエリア21をアクセス
し、割込みに対応するペクタを取出す。取出されたベク
タは先に堀示処理プログラム323のエントリアドレス
に設定されているので、表示処理プログラムが実行され
ると、ワークエリア322にマイクロプロセサ31の内
部状態を退避する。
In FIG. 3, when υ display is performed by an external device, the contents ft of the vector area 321 are rewritten, the entry address of the display processing program 323 is set, and the interrupt signal on the signal line 310 is set to '1'. When the microprocessor 31 detects an interrupt, it accesses the interrupt vector area 21 and takes out the vector corresponding to the interrupt. Since the retrieved vector has been previously set at the entry address of the display processing program 323, when the display processing program is executed, the internal state of the microprocessor 31 is saved in the work area 322.

上記内容を変更するときには、ワークエリヤ322に退
避されている内容を変更し、さらに処理プログラム32
3に制(IIlヲ渡してリストア動作を行わせ、レジス
タの内容を書換えると云う動作を行っていた。
When changing the above contents, the contents saved in the work area 322 are changed, and the processing program 322 is changed.
The control (IIl) was passed to 3 to perform a restore operation, and the contents of the register were rewritten.

(発明が解決しようとする問題点〕 上述しt従来の情報処理装置では、内部レジスタの表示
/変更方式は割込みを実行するとともに、ソフトウェア
命令によυ主記憶上に内容を展開して表示する方式を採
用してい友。この次め、表示/変更のためのプログラム
格納エリヤと内部レジスタの内容を展開するtめのエリ
ヤとが主記憶上に必要であつ几。また、割込みによって
制御を行うために一命令ごとのレジスタ内容をトレース
しよりとする場合には、長い処理時間が必要であると云
う欠点があつtoまた、プログラムで採用されている命
令を利用しているために、光示/変更できる状態がプロ
グラムビジプルなものに限られると云う欠点もあつto 本発明の目的は、命令の終了時に光示/変更のモードを
切換える要求信号と、光示/変更の動作を指示するコマ
ンドと全格納しておき、命令の終了時にモード切換え信
号の有無を検出し、モード切換え信号全検出し之場曾に
は上記コマンドによりプロセサの内部状態を表示するか
、あるいは内部状態を変更することによって上記欠点を
除去し、表示/変更をプログラムビジプルなものに限る
必要がないように構成し穴情報処理装置を提供すること
にある。
(Problems to be Solved by the Invention) As mentioned above, in the conventional information processing device, the method for displaying/changing internal registers is to execute an interrupt and expand and display the contents on the main memory using software instructions. Next, a program storage area for display/modification and a tth area for expanding the contents of internal registers are required on the main memory.Also, control is performed by interrupts. In order to trace register contents for each instruction, there is a disadvantage that a long processing time is required.Also, since the instructions used in the program are used, the optical There is also the disadvantage that the states that can be changed are limited to those that are visible to the program.An object of the present invention is to provide a request signal for switching the light display/change mode at the end of a command, and to instruct the light display/change operation. Store all the commands, detect the presence or absence of the mode switching signal at the end of the command, detect all the mode switching signals, and then use the above command to display the internal state of the processor or change the internal state. It is an object of the present invention to provide a hole information processing device which eliminates the above-mentioned drawbacks and is structured so that display/change does not have to be limited to what is visible to the program.

(問題点全解決するための手段〕 本発明による情報処理装置はコマンドレジスタと、デー
タレジスタと、制御手段とを具備して構成したものであ
る。
(Means for Solving All Problems) An information processing apparatus according to the present invention is configured to include a command register, a data register, and a control means.

コマンドレジスタは、マイクロプロセサの内部状態を表
示まtは変更するために、表示ま九は変更の動作を指示
するコマンドを格納するためのものである。
The command register is for storing commands that instruct operations to display or change the internal state of the microprocessor.

データレジスタは、コマンドレジスタの内容が表示を指
示しているときには、表示すべきマイクロプロセサの内
部状態を格納し、コマンドレジスタの内容が変更を指示
しているときには、変更すべきマイクロプロセサの内部
状態全格納するためのものである。
The data register stores the internal state of the microprocessor to be displayed when the contents of the command register instructs display, and stores the internal state of the microprocessor to be changed when the contents of the command register instructs change. It is for storing everything.

制御手段は、マイクロプロセサの内部状態の表示まtは
変更の指示に従って、コマンドレジスタおよびデータレ
ジスタをセットし、表示ま念は変更の動作を制御して動
作を完了せしめる之めのものである。
The control means sets a command register and a data register in accordance with an instruction to display or change the internal state of the microprocessor, and controls the display to complete the operation.

(実施例) 矢に、本発明につい1図面を参照して説明する。(Example) The present invention will now be described with reference to one drawing.

第119は、本発明による情報処理装置の一実施例金示
すブロック図である。第11gにおいて、lは制#部、
2はレジスタ制m部、11はコマンドレジスタ、12は
データレジスタ、13はセレクタ、14はコマンドフラ
グ、15はチータフラグ、16.17はそれぞれ読出レ
バツファである。
No. 119 is a block diagram showing an embodiment of the information processing apparatus according to the present invention. In the 11th g, l is the controlling part,
Reference numeral 2 is a register control m section, 11 is a command register, 12 is a data register, 13 is a selector, 14 is a command flag, 15 is a cheater flag, and 16 and 17 are read buffers.

尤1内において、コマンドレジスタ11には外部からの
コマンドをセットし、データレジスタ12には表示/変
更の友めのデータをセ’/トする。セレクタ13は、デ
ータレジスタ12の入力全選択する。コマンドフラグ1
4はコマンドがセットされてAることを示し、データフ
ラグ15はデータがセットされていることを示す。
In the first step, a command from the outside is set in the command register 11, and data to be displayed/changed is set in the data register 12. The selector 13 selects all inputs of the data register 12. command flag 1
4 indicates that the command is set and A, and data flag 15 indicates that data is set.

レジスタ1117111部2はデータレジスタ12への
デ−タを選択し、制御部1は全体の制御する。
The register 1117111 section 2 selects data to be sent to the data register 12, and the control section 1 controls the entire system.

第1図において、状態を変更する場合には信号線122
上の表示/変更要求信号の状態を61″にして表示/変
更を行い九いことを示す。
In FIG. 1, when changing the state, the signal line 122
The state of the above display/change request signal is set to 61'' to indicate that the display/change is completed.

制御部1では信号線122上の表示/変更要求信号を検
査して、要求金受入れられるようになつ九ならば信号線
123上のレディ信号の状態を1″にして、コマンドと
データとを受入れる用意のでき九ことを示す。レジスタ
制#部2では、外部装置に二つ℃レディ信号の状態が”
1″になったことが確認されると、信号線125上のレ
ジスタセレクトをデータレジスタ12に入力して信号線
121上のR/W(N号を書込み状、帳にセットして、
変更データをデータレジスタ12にセットする。データ
レジスタ12にデータがセットされると同時に、データ
フラグ15の値が′1”になる。矢に、レジスタ制(至
)部2はコマンドレジスタll金選択して信号線121
上のR/ W 信号を書込み状態にセットして、変更す
べきコマンドをコマンドレジスタ11にセットする。こ
の動作と同時に、コマンドフラグ14がセットされる。
The control unit 1 checks the display/change request signal on the signal line 122, and if it is 9 that allows the requested money to be accepted, sets the state of the ready signal on the signal line 123 to 1'' and accepts the command and data. Indicates that the register system #2 is ready.
1", input the register select on the signal line 125 to the data register 12, and input the R/W on the signal line 121 (set No. N to the writing letter, book,
Set the changed data in the data register 12. At the same time that data is set in the data register 12, the value of the data flag 15 becomes '1'.
The above R/W signal is set to the write state, and the command to be changed is set in the command register 11. At the same time as this operation, the command flag 14 is set.

コマンドフラグ14がセットされると、制御部1はレデ
ィ信号の状態を10”にして、内部でコマンドを解析し
、プロセサ部の該当するレジスタやフラグの内容に従っ
てデータレジスタ12の内容を変更する。
When the command flag 14 is set, the control section 1 sets the state of the ready signal to 10'', internally analyzes the command, and changes the contents of the data register 12 according to the contents of the corresponding register and flag of the processor section.

上記変更が終了すると、制御部1はレディ信号の状態ヲ
″1”にして、次のコマンドが入力できる状態になる。
When the above change is completed, the control unit 1 changes the ready signal state to "1" and becomes ready to input the next command.

矢に、状態t−表示する場合には、信号線122上の表
示/質実要求信号の状態t−’″1″にして表示/変更
を行いたいことを指示する。変更動作と同様に、制御部
1は信号線123上のレディ信号の状態を”1″にする
。外部装置ではレディ信号の状態が”1″になつ友こと
を確認すると、コマンド全コマンドレジスタ11にセッ
トする。この動作と同時に、コマンドフラグ14がセッ
トされる。コマンドフラグ14がセットされると、制#
部1ではレディ信号の状態ft″0”にしてコマンド全
屏析し、プロセサ部の該当するレジスタやフラグの内容
をデータレジスタ12にロードしてレディ信号の状態を
11″にする。レディ信号の状態が”1″になつtのを
外部装置が確認すると、制御部1ではデータレジスタ1
2の内容t−読出して表示する。
If the state t- is to be displayed on the arrow, the display/frugality request signal on the signal line 122 is set to the state t-'''1'' to indicate that the display/change is to be performed. Similarly to the changing operation, the control unit 1 sets the state of the ready signal on the signal line 123 to "1". When the external device confirms that the state of the ready signal is "1", it sets all commands in the command register 11. At the same time as this operation, the command flag 14 is set. When command flag 14 is set, the control
In part 1, the state of the ready signal ft is set to ``0'', and all commands are analyzed, and the contents of the corresponding registers and flags of the processor section are loaded into the data register 12, and the state of the ready signal is set to 11''.The state of the ready signal is When the external device confirms that t becomes "1", the control unit 1 sets the data register 1.
2 contents t-read and display.

、@2fgは、第1−の処理の流れ金示すフローチャー
トである。
, @2fg is a flowchart showing the flow of money in the first process.

次に、制御部1″′C実行されている処理についてフロ
ーチャートを参照して説明する。
Next, the processing executed by the control unit 1'''C will be explained with reference to a flowchart.

第2図でステップ201においては、スタートの後にマ
イクロ命令の実行を開始し、ステップ202においてソ
フトウェア命令が終了し比か否かをチェックする。終了
でなければ、再度、ステップ201によりマイクロ命令
全実行する。
In FIG. 2, in step 201, execution of the microinstruction is started after the start, and in step 202, it is checked whether the software instruction has finished or not. If not, all microinstructions are executed again in step 201.

ソフトウェア命令の終了時は、ステップ203において
モード切替え要求信号があるか否か全チェックする。要
求が任伍しなければ、ステップ209に移って次のソフ
トウェア命令を取出す。上記要求が存在していれば、ス
テップ204においてコマンドがセットされているか否
かをチェックする。コマンドがチェックされていなけれ
ば、セットされるまでステップ204t−繰返す。コマ
ンドがセットされたならば、ステップ205において終
了コマンドであるか否か’kAべる。終了コマンドのと
きには、ステップ208においてレディ信号をセットし
、ステップ209に移って矢の命令を実行する。終了コ
マンドでないときには、ステップ206において指示さ
れ次動作を実行し、ステップ207においてレディ信号
をセットしt後、ステップ204へ戻る。
When the software instruction ends, all checks are made in step 203 to see if there is a mode switching request signal. If the request is not satisfied, the process moves to step 209 to retrieve the next software instruction. If the above request exists, it is checked in step 204 whether the command is set. If the command is not checked, repeat step 204t until it is set. If the command is set, it is determined in step 205 whether or not it is an end command. If it is an end command, a ready signal is set in step 208, and the process moves to step 209 to execute the arrow command. If it is not an end command, the next operation is executed as instructed in step 206, a ready signal is set in step 207, and after t, the process returns to step 204.

以降、終了コマンドが到来するまでステップ204〜2
07を繰返す。
From then on, steps 204 to 2 are executed until the termination command arrives.
Repeat step 07.

(発明の効果ン 以上説明しtように本発明は、マイクロツロセサにコマ
ンドレジスタとデータレジスタとを備え、さらに制御信
号線を追加することによシ、容易にプロセサの内部状態
t″変更/我示ができると云う効果がある。
(Effects of the Invention) As explained above, the present invention provides a microprocessor with a command register and a data register, and furthermore, by adding a control signal line, it is possible to easily change the internal state of the processor. It has the effect of being able to show oneself.

また、上記構成によりプログラムエリヤを専有すること
なく、マイクロプロセサの内部状態の変更/表示ができ
ると云う効果もある。
Furthermore, the above configuration has the advantage that the internal state of the microprocessor can be changed/displayed without occupying the program area.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明による情報処理装置の一実施例を示す
ブロック図である。 第2図は、第1図における制御部の動作を示すフローチ
ャートである。 @3図は、従来技術による情報処理f2置の概念を示す
説明図である。 1・・・制#部  2・・・レジスタ制御部11.12
・・・レジスタ  13・・・セレクタ14.15・・
・フラグ 16.17・・・続出レバツファ 31・・・マイクロプロセサ  32・・・メモリ32
1〜323・・・メモリエリヤ 121〜125,131〜136.310〜312・・
・信号線 201〜209・・・処理ステップ 第1図 22図 第3図
FIG. 1 is a block diagram showing an embodiment of an information processing apparatus according to the present invention. FIG. 2 is a flowchart showing the operation of the control section in FIG. 1. Figure @3 is an explanatory diagram showing the concept of information processing f2 according to the prior art. 1... Control # section 2... Register control section 11.12
...Register 13...Selector 14.15...
・Flag 16.17...Sequential buffer 31...Microprocessor 32...Memory 32
1-323...Memory areas 121-125, 131-136.310-312...
・Signal lines 201 to 209...Processing steps Fig. 1 Fig. 22 Fig. 3

Claims (1)

【特許請求の範囲】[Claims] マイクロプロセサの内部状態を表示または変更するため
に、前記表示または変更の動作を指示するコマンドを格
納するためのコマンドレジスタと、前記コマンドレジス
タの内容が前記表示を指示しているときには前記表示す
べきマイクロプロセサの内部状態を格納し、前記コマン
ドレジスタの内容が前記変更を指示しているときには前
記変更すべきマイクロプロセサの内部状態を格納するた
めのデータレジスタと、前記マイクロプロセサの内部状
態の表示または変更の指示に従つて前記コマンドレジス
タおよび前記データレジスタをセツトし、前記表示また
は変更の動作を制御して前記動作を完了せしめるための
制御手段とを具備して構成したことを特徴とする情報処
理装置。
In order to display or change the internal state of the microprocessor, a command register for storing a command instructing the display or modification operation, and a command register for storing a command instructing the display or modification operation; a data register for storing an internal state of the microprocessor, and for storing the internal state of the microprocessor to be changed when the contents of the command register instructs the change; and a display of the internal state of the microprocessor; Information processing characterized by comprising a control means for setting the command register and the data register in accordance with a change instruction, controlling the display or change operation, and completing the operation. Device.
JP61099104A 1986-04-28 1986-04-28 Information processor Pending JPS62254244A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61099104A JPS62254244A (en) 1986-04-28 1986-04-28 Information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61099104A JPS62254244A (en) 1986-04-28 1986-04-28 Information processor

Publications (1)

Publication Number Publication Date
JPS62254244A true JPS62254244A (en) 1987-11-06

Family

ID=14238527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61099104A Pending JPS62254244A (en) 1986-04-28 1986-04-28 Information processor

Country Status (1)

Country Link
JP (1) JPS62254244A (en)

Similar Documents

Publication Publication Date Title
JPH0388019A (en) Data processor
JPS62254244A (en) Information processor
JP2934041B2 (en) Redisplay processing control method
JP2695839B2 (en) Display control method
JPH01191269A (en) Image controller
JPH0193812A (en) System for displaying help screen
JPH04174034A (en) Step execution operation system of program development assisting device
JPS62254243A (en) Information processor
JPS62282327A (en) Information processor
JPH0239346A (en) Screen shift control system
JPS60256857A (en) Program loading system
JPS60250438A (en) Information processor
JPH06242908A (en) Computer system
JPH06110506A (en) Comment storage method for programmable controller
JPH05334127A (en) I/o simulation system
JPH06274658A (en) Continuous filter processing execution control method for data driving information processor
JPH03127092A (en) Scroll processing system
JPH0381854A (en) Memory access system
JPS63261470A (en) Image processor
JPH01234957A (en) Method and device for controlling dma
JPS60123938A (en) Debugging system of program
JPH06274448A (en) Dma controller
JPH05241855A (en) State display system for absent job
JPS63101936A (en) Microprogram execution control system
JPH0277795A (en) Display controller