JPS62254201A - Malfunction preventing circuit - Google Patents
Malfunction preventing circuitInfo
- Publication number
- JPS62254201A JPS62254201A JP9677686A JP9677686A JPS62254201A JP S62254201 A JPS62254201 A JP S62254201A JP 9677686 A JP9677686 A JP 9677686A JP 9677686 A JP9677686 A JP 9677686A JP S62254201 A JPS62254201 A JP S62254201A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- bus
- output
- level
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 title claims abstract description 12
- 230000002265 prevention Effects 0.000 claims description 2
- 230000002950 deficient Effects 0.000 abstract description 7
- 230000002411 adverse Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012369 In process control Methods 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010965 in-process control Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プロセス制御装置等で二重化を行なった場合
、時期系の誤動作によって制御系の動作が乱されるのを
防ぐ回路方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a circuit system that prevents the operation of a control system from being disturbed due to a malfunction in a timing system when duplication is performed in a process control device or the like.
従来、電源を投入した状態でパッケージの抜挿を行う活
栓挿抜時のBUS上の信号の乱れを防ぐため、挿抜を行
うパッケージに対して余分な信号を出さないよう対策を
していたく例えば、ハードウェアマニュアル )(−7
600形プロセス入出カニニツト 日立製)。Conventionally, in order to prevent signal disturbances on the BUS when a package is inserted or removed while the power is on, measures have been taken to prevent unnecessary signals from being output to the package being inserted or removed. Wear manual ) (-7
600 type process input/output crab unit (manufactured by Hitachi).
(発明が解決しようとする問題点〕
しかしながら、従来の方法によっても、挿抜時の電源の
0N10FFによる誤動作、接栓部でのスパークによる
誤動作等に対して全く効果がなかゝ\
つた。(Problems to be Solved by the Invention) However, the conventional methods were completely ineffective against malfunctions caused by 0N10FF of the power supply during insertion and removal, malfunctions caused by sparks at the plug, etc.
一ツ
ノ ニ重系を組んだ時、不良が発生した系を時期系とし
、不良箇所の交換を行なう。この時、時期系の電源は切
断されるのが通常である。電源の切断時、および投入時
は論理回路は不確定である。従って、この間、実行系に
対して悪影響を与えないようにしなければならない。When a two-piece system is assembled, the system in which the defect occurs is considered the temporary system, and the defective part is replaced. At this time, the power supply for the time system is normally cut off. The logic circuit is uncertain when the power is turned off and turned on. Therefore, during this time, it is necessary to ensure that the execution system is not adversely affected.
本発明の目的は、同−BUS上の他のパッケージの誤動
作による影響を完全に除外することのできる、誤動作防
止回路を提供することにある。An object of the present invention is to provide a malfunction prevention circuit that can completely eliminate the influence of malfunctions of other packages on the same BUS.
本発明は、時期系が誤動作し、実行系に対して。 The present invention is applicable to the execution system when the timing system malfunctions.
悪影響を与える恐れのある間、実行系の出力信号を、強
勢的に電源電圧近くまで引き上げ、たとえ、時期系が信
号を出力しても無効になるようにする。While there is a risk of adverse effects, the output signal of the execution system is forcibly pulled up to near the power supply voltage, so that even if the timing system outputs a signal, it will be invalidated.
以下、本発明の実施例について説明する。 Examples of the present invention will be described below.
第1図は本回路のブロック図であり、第2図は本回路の
実施例である。又、第3図は本回路が効果を発揮するた
めの二重系の例である。FIG. 1 is a block diagram of this circuit, and FIG. 2 is an embodiment of this circuit. Furthermore, FIG. 3 is an example of a dual system in which this circuit exhibits its effects.
実施例を説明する前に、本回路が必要となる背景を記す
。Before explaining the embodiments, the background why this circuit is necessary will be described.
プロセス制御システムにおいては、制御の停止は即生産
効率の低下につながるため、制御系の信頼性向上に努め
てきた。その方法の一つとして二重化システムが広く使
われている。第4図、第5図、第6図はいずれも二重化
の例である。In process control systems, stopping control immediately leads to a drop in production efficiency, so efforts have been made to improve the reliability of control systems. A redundant system is widely used as one of the methods. FIG. 4, FIG. 5, and FIG. 6 are all examples of duplication.
第4図は制御系全体を完全に二重化するものであり、コ
ストがかかるため、特に信頼性を要求する場合につかわ
れる(当然のことながら、さらに三重系、四重系の例も
あるが本質的な相違はないので省略する)。Figure 4 shows a system in which the entire control system is completely redundant, which is expensive and is therefore used when reliability is particularly required (of course, there are also examples of triplex and quadruplex systems, but the essential There is no significant difference, so we omit it).
第5図、第6図はいずれも部分二重化の例である。実用
上、では第4図の完全二重化と比べ、信頼性の面ではそ
れほど差がなく、コスト面で大きな差がでるため、この
ような部分二重化の例が多い。Both FIG. 5 and FIG. 6 are examples of partial duplication. In practice, compared to the complete duplexing shown in FIG. 4, there is not much difference in reliability, but there is a large difference in cost, so there are many examples of such partial duplexing.
第5図、第6図の差は制御系の中枢に近い所を二重化す
るか、よりフィールドに近い所を二重化するかの差であ
る。The difference between FIG. 5 and FIG. 6 is whether the area near the center of the control system is duplicated or the area closer to the field is duplicated.
最近では、第5図の例のほうがより多く使われるように
なっている。その理由は、
a)制御が複雑になり、プログラム量、データ量が増し
結果としてメモリ量が増える等制御系中枢部の信頼性が
低下する傾向にある。一方で。Recently, the example shown in Figure 5 has been used more often. The reasons for this are: a) The control becomes complicated, the amount of programs and data increases, and as a result, the amount of memory increases, and the reliability of the central part of the control system tends to decrease. on the other hand.
フィールド側に近い部分は1部品の信頼性が上ったこと
により、総体的に信頼性が上る傾向にある。As the reliability of one component has improved in the parts near the field side, overall reliability tends to increase.
b)パッケージの自己診断機能が充実し、早期に不良部
位が同定できるようになった。特にフィールドに近い側
のパッケージではこれが顕著である。b) The package's self-diagnosis function has been enhanced, making it possible to identify defective parts at an early stage. This is especially noticeable in packages closer to the field.
等による。According to etc.
このように部分二重化が多く使われるようになった結果
、一部で不良が発生した場合、制御系の電源は切断せず
に不良となったパッケージのみを電源が入ったままの状
態で引抜き、良品と交換する。いわゆる活栓挿抜機能が
重要となってきた。As a result of the increased use of partial redundancy, if a defect occurs in one part, the defective package can be pulled out without turning off the power to the control system, with the power still on. Exchange it for a good item. The so-called hot plug insertion/removal function has become important.
争
活栓挿抜時、そのパッケージが他のパッケージに悪影響
を与えないようにするため、種々の手段が採られている
が、いずれにしても、挿抜を行なうパッケージそのもの
に対して外部に影響を与えないよう対策するものである
。Various measures are taken to ensure that a package does not adversely affect other packages when inserting or removing a stopcock, but in any case, it does not affect the outside of the package itself that is being inserted or removed. We will take measures to prevent this.
それに対し、本回路は、正常側を動作させて。In contrast, this circuit operates on the normal side.
不良側からの影響をなくするものであり、完壁な対策で
ある。This eliminates the influence from the defective side, and is a perfect countermeasure.
次に第1図、第2図、第3図を用いて、本回路の動作を
説明する。Next, the operation of this circuit will be explained using FIGS. 1, 2, and 3.
第1図は本回路のブロック図である。第2図は実施例で
ある。第3図は本回路が使われるシステム例である。FIG. 1 is a block diagram of this circuit. FIG. 2 shows an example. Figure 3 is an example of a system in which this circuit is used.
第3図は、第5図の変形である。第5図では。FIG. 3 is a modification of FIG. In Figure 5.
入出力制御パッケージと入出力パッケージの間に切換器
を必要としている。入出力制御パッケージは通常、複数
の入出力パッケージの制御が可能であり、両者の間の接
続はBUS構造となっている。A switch is required between the input/output control package and the input/output package. The input/output control package is usually capable of controlling a plurality of input/output packages, and the connection between the two is a BUS structure.
従って、切換器は複数の信号を切換える必要があり、複
雑となるため、信頼性の上からもコストの上からも、切
換器を入れるのは得策ではない。Therefore, the switch needs to switch a plurality of signals and is complicated, so it is not a good idea to include a switch from both reliability and cost standpoints.
図3では前述の切換器をなくしている。そのためには1
通常110側の入出力制御パッケージが動作していると
すれば、210側の入出力制御パッケージの動作をしな
ければよい、(そのようにBUSを作ればよい0例とし
ては信号のアクティブ レベルをLOWすれば容易に実
現可能)第3図のような構成をとれば、通常110側°
の入出力制御パッケージが動作している間、210側の
入出力制御パッケージは時期の状態にある。In FIG. 3, the aforementioned switching device is omitted. For that purpose 1
Normally, if the input/output control package on the 110 side is operating, the input/output control package on the 210 side does not need to operate. (This can be easily achieved by setting the power to LOW) If the configuration shown in Fig. 3 is adopted, the normal
While the input/output control package on the 210 side is operating, the input/output control package on the 210 side is in the current state.
もし、110側の入出力制御パッケージが不良になった
とすると、210側の入出力制御パツケ−ジが使われる
。(入出力制御パッケージの選択に関しては本件と直接
係りないので言及しないが、通常はソフト的手段で行な
う)
210側に切換った後、110側の交換が行なわれる。If the input/output control package on the 110 side becomes defective, the input/output control package on the 210 side is used. (The selection of the input/output control package will not be discussed as it is not directly related to this case, but it is usually done by software means.) After switching to the 210 side, the 110 side is replaced.
110,210は同一のBUSをサポートしており、通
常同一電源が用いられており、必然的に110の交換は
活栓挿抜とならざるを得ない、従って、110の挿抜時
は210側がBUSのLOCKを行なう。110 and 210 support the same BUS and usually use the same power supply, so replacing 110 inevitably requires hot insertion and removal.Therefore, when inserting or removing 110, the 210 side must be the BUS LOCK. Do this.
第1図03は、STB信号をVcc側に短絡する回路で
あり、LOCK信号がアクティブ(Hi g h)の時
STB信号はVcc側に短絡される。FIG. 103 shows a circuit that short-circuits the STB signal to the Vcc side, and when the LOCK signal is active (High), the STB signal is short-circuited to the Vcc side.
02は短絡電流の制限抵抗であり、通常、数10オーム
程度を使う、01はSTB信号のドライバである6以上
が出力側(入出力制御パッケージの回路であ、一方、入
力側(入出力パッケージ)には、32のレベルシフト回
路と、31バツフアとがある。02 is a short-circuit current limiting resistor, which is usually several tens of ohms. 01 is the driver for the STB signal. 6 or more is the output side (input/output control package circuit) ) has 32 level shift circuits and 31 buffers.
次に第2図によって、正常動作およびBUSLOCK法
を詳細に記す。Next, the normal operation and BUSLOCK method will be described in detail with reference to FIG.
正常動作時は100#の回路が使われている。During normal operation, a 100# circuit is used.
この時100側、200側のI、OCK信号は両方共に
LOWである。従って、103,203のトランジスタ
はOFFしており、STB信号は。At this time, both the I and OCK signals on the 100 side and 200 side are LOW. Therefore, the transistors 103 and 203 are OFF, and the STB signal is.
105.205を介してVccにプルアップされた状態
である。この時、100側のSTB信号がHighl:
なれば、101(7)出力はLOWとなる。105.205 to Vcc. At this time, the STB signal on the 100 side is High:
If so, the 101(7) output becomes LOW.
一方、受信側では、入力信号がLOWとなったため、3
1のトランジスタが0FFL、、STB信号がLOWと
なる。On the other hand, on the receiving side, the input signal became LOW, so 3
The transistor No. 1 becomes 0FFL, and the STB signal becomes LOW.
100側が正常動作している間、200側のSTB信号
はLOWである(200側は使用していないため)。While the 100 side is operating normally, the STB signal on the 200 side is LOW (because the 200 side is not in use).
次に100側が不良となり200側が使われると、前記
と同様な動作をする。Next, when the 100 side becomes defective and the 200 side is used, the same operation as described above occurs.
さらに、100側の交換が行なわれるが、その時第1に
200側(7)LOCK信号をHighlCする。する
と、203のトランジスタはONL、STB信号はVc
cに引上げられる。この状態で100側の引抜きを行な
い、引抜き途中で誤動作し、100側のSTB信号の出
力がLOWになったとする。この時200側Vcc→2
03のトランジスタ→102の抵抗→101のドライバ
のルートで電流が流れる。従って101の出力が完全に
Ovであっても、BUS上のレベルはVccとなり、受
信側は影響をまったく受けない。Furthermore, when the 100 side is exchanged, the 200 side (7) LOCK signal is first set to high level. Then, the transistor 203 is ONL, and the STB signal is Vc.
It is raised to c. Suppose that in this state, the 100 side is extracted, a malfunction occurs during the extraction, and the output of the STB signal on the 100 side becomes LOW. At this time, 200 side Vcc → 2
A current flows through the route of transistor 03 → resistor 102 → driver 101. Therefore, even if the output of 101 is completely Ov, the level on BUS will be Vcc, and the receiving side will not be affected at all.
100側を正常なパッケージに交換後200側のLOC
K信号をLOWにすれば、又、正常に動作が可能である
。LOC on 200 side after replacing 100 side with normal package
If the K signal is set to LOW, normal operation is possible again.
なお、30側のダイオード322個は、レベルシフトの
役割を持っている。これは1通常BUS上のSTB信号
がアクティブ(すなわちLOW)の時、抵抗102(又
は202)を介して出力されるため、その分だけ、LO
Wレベルが上昇するため、上昇分を補償するために必要
となるものである。Note that the 322 diodes on the 30 side have a level shifting role. This is because when the STB signal on the normal BUS is active (that is, LOW), it is output via the resistor 102 (or 202), so the LO
Since the W level increases, this is necessary to compensate for the increase.
以上説明したように、本発明によれば、同−BUS上の
他パッケージの誤動作による影響を完全に除外すること
が可能である。As described above, according to the present invention, it is possible to completely eliminate the influence of malfunctions of other packages on the same BUS.
第1図は本発明の実施例を示すブロック図、第2図は本
実施例の詳細回路図、第3図は本実施例のシステム図、
第4図〜第6図は二重化システム図である。
01・・・ドライバ、o2・・・制限抵抗、03・・・
短絡回早 l 凹
υυ IjOカ
カ第 5 図
と入
カ カFIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a detailed circuit diagram of this embodiment, and FIG. 3 is a system diagram of this embodiment.
4 to 6 are diagrams of a duplex system. 01...driver, o2...limiting resistor, 03...
Short circuit speed l Concave υυ IjO force
Figure 5 and input card
Claims (1)
ジがバスに同一信号を出力することができるようになつ
ているものにおいて、上記各パツケージ内のドライバー
回路の出力とバスとの接続部との間に直列に抵抗を挿入
し、磁抵抗と前記接続部との間に操作電源と前記バスと
を短絡することのできるスイツチを設け、該スイツチに
より前記バスを操作電源電圧に固定することによりバス
上の他のパツケージが設つて前記バスに出力しても、同
信号を無効とすることを特徴とする誤動作防止回路。1. Among the packages connected to the bus, in the case where multiple packages can output the same signal to the bus, the connection between the output of the driver circuit in each package and the connection part with the bus. A resistor is inserted in series with the magnetic resistor, and a switch is provided between the magnetic resistor and the connecting portion to short-circuit the operating power supply and the bus, and the switch fixes the bus to the operating power supply voltage. A malfunction prevention circuit characterized in that even if another package is provided and output to the bus, the same signal is invalidated.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9677686A JPS62254201A (en) | 1986-04-28 | 1986-04-28 | Malfunction preventing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9677686A JPS62254201A (en) | 1986-04-28 | 1986-04-28 | Malfunction preventing circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62254201A true JPS62254201A (en) | 1987-11-06 |
Family
ID=14174037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9677686A Pending JPS62254201A (en) | 1986-04-28 | 1986-04-28 | Malfunction preventing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62254201A (en) |
-
1986
- 1986-04-28 JP JP9677686A patent/JPS62254201A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3063334B2 (en) | Highly reliable information processing equipment | |
JPS62254201A (en) | Malfunction preventing circuit | |
JP2506335B2 (en) | Data processing device with common bus structure | |
JP2861595B2 (en) | Switching control device for redundant CPU unit | |
JP3298989B2 (en) | Failure detection / automatic embedded device | |
KR0139968B1 (en) | Redundancy Status Decision Circuit of Redundancy System | |
JP4469106B2 (en) | CPU abnormality monitoring device | |
KR100299316B1 (en) | Cell Boundary Recovery Method In ATM Switching System | |
JPS61134846A (en) | Electronic computer system | |
JPH02135589A (en) | Ic card system | |
JPS58155433A (en) | Connecting system of separate input/output units | |
JPS63220618A (en) | Output buffer circuit | |
JP3012561B2 (en) | Signal holding circuit and method | |
JP3110125B2 (en) | Hot-swap control | |
JP2738374B2 (en) | Hot-swap method | |
JP2893876B2 (en) | Digital signal processing circuit | |
JP2508606B2 (en) | Redundant device | |
JPS6232739A (en) | Switching control system | |
KR0125889Y1 (en) | Double mode controller of plc | |
JP2000183715A (en) | Fail-safe circuit | |
JPS63156250A (en) | Disconnection system for faulty module | |
JP2560558B2 (en) | Exclusive control method when package is erroneously mounted | |
JPH11272489A (en) | Degeneration system for information processing system | |
JPS5827540B2 (en) | information processing equipment | |
JPS5816487B2 (en) | Multiple selection detection device in computer system |