JP2560558B2 - Exclusive control method when package is erroneously mounted - Google Patents
Exclusive control method when package is erroneously mountedInfo
- Publication number
- JP2560558B2 JP2560558B2 JP3069659A JP6965991A JP2560558B2 JP 2560558 B2 JP2560558 B2 JP 2560558B2 JP 3069659 A JP3069659 A JP 3069659A JP 6965991 A JP6965991 A JP 6965991A JP 2560558 B2 JP2560558 B2 JP 2560558B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- unit
- output
- exclusive control
- control method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はパッケージ誤実装時の排
他制御方式に関し、特に1台のユニットに実装され入力
端子同士又は出力端子同士がこのユニットのバックボー
ドにて接続される複数のパッケージにおいて同時には1
つのパッケージのみの実装を許容する排他制御方式に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an exclusive control method when a package is erroneously mounted, and particularly in a plurality of packages which are mounted on one unit and whose input terminals or output terminals are connected by a backboard of this unit. At the same time 1
The present invention relates to an exclusive control method that allows implementation of only one package.
【0002】[0002]
【従来の技術】従来のパッケージ誤実装時の排他制御方
式としては、誤実装不可能なようにパッケージごとにコ
ネクタ種別を変えておく方式や、最低限故障が発生しな
いようパッケージの電源端子を統一する方式がとられて
いた。2. Description of the Related Art As a conventional exclusive control method at the time of package erroneous mounting, a method of changing the connector type for each package so that erroneous mounting cannot be performed, or unifying the power supply terminals of the package so that minimum failure does not occur The method of doing was adopted.
【0003】[0003]
【発明が解決しようとする課題】この従来のパッケージ
誤実装時の排他制御方式は、パッケージごとにコネクタ
種別を変えておく方式では、パッケージ種別ごとに異な
るコネクタを用意せねばならずコネクタ種類が増え、ま
た同種コネクタでなければならないという条件がある場
合は適用不能であるという問題点があった。また、パッ
ケージの電源端子を統一する方式では誤実装による信号
断といった現象は解決できないという問題点があった。In the conventional exclusive control method at the time of erroneous package mounting, when the connector type is changed for each package, different connectors must be prepared for each package type, and the number of connector types increases. In addition, there is a problem that it is not applicable when there is a condition that the connector must be the same type. In addition, there is a problem that the phenomenon of signal disconnection due to erroneous mounting cannot be solved by the method of unifying the power terminals of the package.
【0004】[0004]
【課題を解決するための手段】本発明のパッケージ誤実
装時の排他制御方式は、1台のユニットに実装されそれ
ぞれの入力端子同士又は出力端子同士が前記ユニットの
バックボードにて接続される複数のパッケージの排他制
御式において、自パッケージ以外の他のパッケージの前
記ユニットへの実装状態を認識する手段と、自パッケー
ジが前記ユニットへ実装されるとき前記他のパッケージ
の少なくとも1つがすでに前記ユニットに実装されてい
ることを認識した場合には、自パッケージの前記入力端
子又は前記出力端子をハイ・インピーダンスにする手段
とを前記複数のパッケージのそれぞれに備えている。The exclusive control method for erroneous packaging of a package according to the present invention is a plurality of packages which are mounted on one unit and whose input terminals or output terminals are connected by a backboard of the unit. Means for recognizing a mounting state of a package other than the own package in the unit in the exclusive control formula of the package, and at least one of the other packages is already in the unit when the own package is mounted in the unit. Each of the plurality of packages is provided with means for setting the input terminal or the output terminal of the own package to high impedance when it is recognized that the package is mounted.
【0005】[0005]
【実施例】次に本発明について図面を参照して説明す
る。The present invention will be described below with reference to the drawings.
【0006】図1は本発明の一実施例のブロック図であ
る。第1のパッケージ11と第2のパッケージ21はそ
れぞれプルアップ抵抗13,23により入力プルアップ
され、出力がそれぞれトライステートバッファ14,2
4の制御端子に接続されたインバータ12,22を有し
ており、インバータ12の出力である第1のパッケージ
の実装状態信号33とインバータ22の出力である第2
のパッケージの実装状態信号32はバックボード31上
でたすきがけされて相手パッケージのインバータ22,
12の入力に接続されている。また第1のパッケージの
出力34と第2のパッケージの出力35はバックボード
31上でワイヤード・オア接続されている。FIG. 1 is a block diagram of one embodiment of the present invention. The first package 11 and the second package 21 are input pull-up by pull-up resistors 13 and 23, respectively, and outputs are tri-state buffers 14 and 2, respectively.
4 has the inverters 12 and 22 connected to the control terminal of the fourth package, and the mounting state signal 33 of the first package which is the output of the inverter 12 and the second which is the output of the inverter 22
The package mounting status signal 32 of the other package is cleared on the backboard 31 and
It is connected to 12 inputs. The output 34 of the first package and the output 35 of the second package are wired or connected on the backboard 31.
【0007】次に動作を説明する。Next, the operation will be described.
【0008】正常な運用状態では、第1のパッケージ1
1と第2のパッケージ21とは同時に実装されない。
今、第1のパッケージ11のみが実装され第2のパッケ
ージ21が実装されてない状態を考える。この時第2の
パッケージの実装状態信号32はオープンとなるため、
第1のパッケージ11のインバータ12の入力は“H”
レベルになり、インバータ12の出力は“L”レベルと
なって、トライステートバッファ14をイネーブル状態
とし、第1のパッケージの出力34をアクティブとする
と共に、第1のパッケージの実装状態信号33を“L”
レベルとする。In a normal operating state, the first package 1
The first and second packages 21 are not mounted at the same time.
Now, consider a state in which only the first package 11 is mounted and the second package 21 is not mounted. At this time, the mounting state signal 32 of the second package becomes open,
The input of the inverter 12 of the first package 11 is "H"
The output of the inverter 12 becomes "L" level, the tri-state buffer 14 is enabled, the output 34 of the first package is made active, and the mounting state signal 33 of the first package is set to "L". L "
Level.
【0009】この状態で第2のパッケージ21を誤実装
した場合、インバータ22の入力は“L”レベルになっ
ているためインバータ22の出力は“H”レベルとな
り、トライステートバッファ24の出力をハイ・インピ
ーダンスにすると共に、第2のパッケージの実装状態信
号32を“H”レベルとして安定状態に入る。以上説明
した動作原理により、先に実装されている第1のパッケ
ージの出力34にじょう乱を与えることを防止すること
ができる。When the second package 21 is erroneously mounted in this state, the input of the inverter 22 is at "L" level, the output of the inverter 22 is at "H" level, and the output of the tri-state buffer 24 is set at high level. The impedance is set and the mounting state signal 32 of the second package is set to the “H” level to enter the stable state. By the operation principle described above, it is possible to prevent the output 34 of the first package previously mounted from being disturbed.
【0010】なお、3枚以上のパッケージの出力がバッ
クボード31上でワイヤード・オア接続されている場合
でも、上記と同様に動作し、最初に実装したパッケージ
のみが有効となる。Even when the outputs of three or more packages are wired or connected on the backboard 31, the same operation as described above is performed and only the first package mounted becomes effective.
【0011】また、本実施例ではパッケージ出力がワイ
ヤード・オアされている場合について説明したが、パッ
ケージ入力がワイヤード・オアされている場合でも適用
可能で同等の効果が得られることは明白である。Further, although the case where the package output is wired-OR is described in this embodiment, it is obvious that the same effect can be obtained even when the package input is wired-OR.
【0012】[0012]
【発明の効果】以上説明したように本発明は、1台のユ
ニットに実装され、入力端子同士又は出力端子同士が前
記ユニットのバックボードにて接続される複数のパッケ
ージにおいて、他のパッケージの実装状態を認識する手
段と、自パッケージの実装時に他のパッケージがすでに
ユニットに実装されていることを認識した場合には、自
パッケージの入力端子又は出力端子をハイ・インピーダ
ンスにする手段を有しているので、パッケージを誤実装
した場合でも、既に実装されている入力端子又は出力端
子がワイヤード・オアされた他のパッケージの入力又は
出力にじょう乱を与えることを防止できるという効果が
ある。As described above, according to the present invention, a plurality of packages mounted on one unit and having input terminals or output terminals connected to each other on a backboard of the unit are mounted on other packages. It has a means to recognize the state and a means to make the input terminal or the output terminal of the own package high impedance when it recognizes that another package is already mounted in the unit at the time of mounting the own package. Therefore, even if the package is erroneously mounted, it is possible to prevent the already mounted input terminal or output terminal from disturbing the input or output of another wired-OR package.
【図1】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.
11 第1のパッケージ 12,22 インバータ 13,23 プルアップ抵抗 14,24 トライステートバッファ 21 第2のパッケージ 31 バックボード 32 第2のパッケージの実装状態信号 33 第1のパッケージの実装状態信号 34 第1のパッケージの出力 35 第2のパッケージの出力 11 First Package 12,22 Inverter 13,23 Pull-up Resistor 14,24 Tri-State Buffer 21 Second Package 31 Backboard 32 Second Package Mounting Status Signal 33 First Package Mounting Status Signal 34 First Package output 35 Output of second package
Claims (1)
力端子同士又は出力端子同士が前記ユニットのバックボ
ードにて接続される複数のパッケージの排他制御式にお
いて、自パッケージ以外の他のパッケージの前記ユニッ
トへの実装状態を認識する手段と、自パッケージが前記
ユニットへ実装されるとき前記他のパッケージの少なく
とも1つがすでに前記ユニットに実装されていることを
認識した場合には、自パッケージの前記入力端子又は前
記出力端子をハイ・インピーダンスにする手段とを前記
複数のパッケージのそれぞれに備えることを特徴とする
パッケージ誤実装時の排他制御方式。1. An exclusive control type of a plurality of packages mounted on one unit and having their input terminals or output terminals connected to each other on a backboard of the unit, wherein Means for recognizing the mounting state in the unit, and the input of the own package when recognizing that at least one of the other packages is already mounted in the unit when the own package is mounted in the unit. An exclusive control method when a package is erroneously mounted, wherein each of the plurality of packages is provided with a means for setting a terminal or the output terminal to a high impedance.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3069659A JP2560558B2 (en) | 1991-04-02 | 1991-04-02 | Exclusive control method when package is erroneously mounted |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3069659A JP2560558B2 (en) | 1991-04-02 | 1991-04-02 | Exclusive control method when package is erroneously mounted |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04304698A JPH04304698A (en) | 1992-10-28 |
JP2560558B2 true JP2560558B2 (en) | 1996-12-04 |
Family
ID=13409185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3069659A Expired - Lifetime JP2560558B2 (en) | 1991-04-02 | 1991-04-02 | Exclusive control method when package is erroneously mounted |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2560558B2 (en) |
-
1991
- 1991-04-02 JP JP3069659A patent/JP2560558B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04304698A (en) | 1992-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5555213A (en) | Interface circuit, system and method for interfacing an electronic device and a synchronous state machine having different clock speeds | |
JPS61267136A (en) | Interruption system for information processing system | |
JP2560558B2 (en) | Exclusive control method when package is erroneously mounted | |
JPS63310243A (en) | Communication equipment, star circuit for the communication equipment and equipment with the star circuit | |
JPS6227409B2 (en) | ||
US5289586A (en) | Digital information transmission apparatus and method of driving information transmission bus system thereof | |
JPH05160759A (en) | Changeover control system | |
JPH08272501A (en) | Termination circuit of memory module | |
KR100318929B1 (en) | Clock automatic switching circuit in key phone system | |
JP3769986B2 (en) | Electronic system | |
KR900008721Y1 (en) | Data bus control circuit for personal computer | |
JPH05347610A (en) | Bus interface circuit | |
JP2847741B2 (en) | Microcomputer | |
JPH07200114A (en) | Bus circuit device | |
JP2655585B2 (en) | Data bus control circuit for semiconductor integrated circuit | |
JPH0537332A (en) | Buffer circuit | |
JPS6022356A (en) | Large scale integrated circuit | |
JPH0668942A (en) | Card edge connector | |
JPH04303274A (en) | One-chip microcomputer | |
JPH1079963A (en) | Failsafe circuit in inter-transmission device | |
JPH0854969A (en) | General purpose input/output interface circuit | |
JPH01166238A (en) | Output control circuit | |
JPH05252004A (en) | Latch circuit | |
JPH02309813A (en) | Semiconductor integrated circuit device | |
JPH04172833A (en) | Bus transmission system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960723 |