JPS6225367A - Computer system - Google Patents

Computer system

Info

Publication number
JPS6225367A
JPS6225367A JP16384985A JP16384985A JPS6225367A JP S6225367 A JPS6225367 A JP S6225367A JP 16384985 A JP16384985 A JP 16384985A JP 16384985 A JP16384985 A JP 16384985A JP S6225367 A JPS6225367 A JP S6225367A
Authority
JP
Japan
Prior art keywords
central processing
processing unit
memory
program
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16384985A
Other languages
Japanese (ja)
Inventor
Yuji Ashizawa
芦沢 雄司
Takeo Nishizawa
西沢 武雄
Kashu Uno
嘉修 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16384985A priority Critical patent/JPS6225367A/en
Publication of JPS6225367A publication Critical patent/JPS6225367A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To easily rewrite an execution program at need by providing a readable/rewritable memory part in a subsystem and also providing a disconnection part which disconnects a central processing part from an internal bus line. CONSTITUTION:When the program is modified, a bus switching control part 11 controls a central processing switching part 8 on the basis of a command signal from the 1st central processing part 1 to disconnect the 2nd central processing part 4 from the internal bus line 6 and also controls a bus switching part 10 to switch the connection of the readable/writable memory part 9 from the line 6 to an external bus line 3. In this state, a new execution program is written in the memory part 9 from the processing part 1 through a line 3. The control part 11 connects the processing part 4 to the line 6 after the writing and the memory part 9 is switched to the line 6 to execute the program written on the memory part 9.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、システム全体を管理する第1の中央処理部と
、第2の中央処理部をそれぞれ有し機能の一部をそれぞ
れ実現するための複数のサブシステムとが外部信号線で
接続された計算機システムに関するものである。
Detailed Description of the Invention (Industrial Application Field) The present invention has a first central processing unit that manages the entire system and a second central processing unit, each of which implements a part of the function. This relates to a computer system in which a plurality of subsystems are connected by external signal lines.

(従来の技術) 第2図は、従来のこの種のシステムの構成を示したもの
であり、1はシステム全体を管理する第1の中央処理部
で、例えばμCPUを基板に搭載じたもの、2は固有の
機能を実現するためのサブシステムで、第2の中央処理
部4(例えばμCPU)、読出専用メモリ部5(例えば
ROM) 、内部パスライン6等が基板に搭載されてお
り、第1の中央処理部1の管理下で動作する。3は第1
の中央処理部1とサブシステム2とを接続する外部パス
ライン、なお図では、サブシステム2は1つのみ示して
いるが、複数のサブシステムが外部パスライン3に接続
されているものとする。7は電源部である。
(Prior Art) Fig. 2 shows the configuration of a conventional system of this type, in which 1 is a first central processing unit that manages the entire system, for example, a microprocessor with a μCPU mounted on a board; 2 is a subsystem for realizing specific functions, and a second central processing unit 4 (for example, μCPU), a read-only memory unit 5 (for example, ROM), an internal pass line 6, etc. are mounted on the board. It operates under the control of the central processing unit 1 of 1. 3 is the first
An external path line that connects the central processing unit 1 and subsystem 2 of . 7 is a power supply section.

以上の構成において、システム立上げ時に電源部7から
外部パスライン3を介して第1の中央処理部1及びサブ
システム2にそれぞれ電源が供給されると、サブシステ
ム2では、第2の中央処理部4が読出専用メモリ部5の
プログラムを読み出してプログラムの実行を開始する。
In the above configuration, when power is supplied from the power supply section 7 to the first central processing section 1 and the subsystem 2 through the external path line 3 at the time of system startup, the subsystem 2 supplies power to the first central processing section 1 and the subsystem 2. The unit 4 reads the program from the read-only memory unit 5 and starts executing the program.

(発明が解決しようとする問題点) しかしながら、上記従来の構成では、メモリ部5が読出
専用であり、フログラムの書き換えが不可能な状態で搭
載されているので、プログラムを変更したい場合は、メ
モリを基板から取り外し、所要のプログラムが書き込ま
れた読出専用メモリを新たに実装しなければならない。
(Problem to be Solved by the Invention) However, in the conventional configuration described above, the memory section 5 is read-only and is installed in a state where the program cannot be rewritten. must be removed from the board and a new read-only memory with the required program written must be installed.

このため、メモリの取り外し・取り付は作業の手間が非
常に大変であり、しかも交換が多発するとメモリと基板
との接触不良が生じるという問題があった。
For this reason, removing and installing the memory is very time-consuming and requires frequent replacement, leading to the problem of poor contact between the memory and the board.

本発明は、このような従来の問題を解決するもので、メ
モリの取り外し・取り付は作業を無くし、基板との接触
不良を生じさせない優れた計算機システムを提供するこ
とを目的とするものである。
The present invention solves such conventional problems, and aims to provide an excellent computer system that eliminates the work of removing and installing memory and does not cause poor contact with the board. .

(問題点を解決するための手段) 上記目的を達成するために、サブシステムに。(Means for solving problems) In order to achieve the above purpose, subsystems.

第2の中央処理部と内部信号線とを接続又は遮断する第
1の切換手段と、読み書き可能なメモリ手段と、このメ
モリ手段の接続を外部パスラーイン又は内部パスライン
のいずれかに切り換える第2の切換手段と、第1の中央
処理部からの指令信号に基づいて第1及び第2の切換手
段の切換をそれぞれ制御する制御手段とを設ける。
A first switching means for connecting or disconnecting a second central processing unit and an internal signal line, a readable/writable memory means, and a second switching means for switching the connection of this memory means to either an external pass line or an internal pass line. A switching means and a control means for respectively controlling switching of the first and second switching means based on a command signal from the first central processing section are provided.

(作 用) 上記構成によれば、プログラム変更時は、第1−の切換
手段により第2の中央処理部と内部パスラインとを切り
離すとともに、第2の切換手段を介してメモリ手段を外
部パスラインに接続し、第1の中央処理部からメモリ手
段に所要のプログラムを書き込む。その後、メモリ手段
の接続を内部パスラインに切り換えるとともに第2の中
央処理部と内部パスラインとを接続し、書き込まれたプ
ログラムを実行する。このように、任意にプログラムを
変更することができるから、従来のように、基板からの
メモリの取り外し・取り付けという作業はなくなり、メ
モリと基板との接触不良もなくなる。
(Function) According to the above configuration, when changing a program, the first switching means disconnects the second central processing unit from the internal path line, and the second switching means disconnects the memory means from the external path line. line and writes a required program from the first central processing unit to the memory means. Thereafter, the connection of the memory means is switched to the internal pass line, the second central processing unit and the internal pass line are connected, and the written program is executed. In this way, since the program can be changed arbitrarily, there is no need to remove and attach the memory from the board as in the past, and there is no problem of poor contact between the memory and the board.

(実施例) 第1図は、本発明の一実施例を示したもので、第2図と
同一機能を有する部分には同一符号を付してあり、また
、8は第2の中央処理部4と内部パスライン6との接続
、遮断を切り換える中央処理部切換部、9は読み書き可
能なメモリ部、10は、このメモリ部9の接続を内部パ
スライン6又は外部パスライン3に切り換えるバス切換
部、11は、第1の中央処理部1からの指令信号に基づ
いて中央処理部切換部8及びバス切換部10の切換を制
御するバス切換制御部である。
(Embodiment) FIG. 1 shows an embodiment of the present invention, in which parts having the same functions as those in FIG. 4 and a central processing unit switching unit that switches connection and disconnection with the internal path line 6; 9 a memory unit that can read and write; and 10 a bus switch that switches the connection of the memory unit 9 to the internal path line 6 or the external path line 3. A bus switching control section 11 controls switching of the central processing section switching section 8 and the bus switching section 10 based on a command signal from the first central processing section 1 .

次に本実施例の動作を説明する。まず通常のシステム立
上げ時には、電源部7から外部パスライン3を介して第
1の中央処理部1及びサブシステム2にそれぞれ電源が
供給される。このとき第2の中央処理部4と読み書き可
能なメモリ部9はそれぞれ内部パスライン6に接続され
ている。サブシステム2では、第2の中央処理部4がメ
モリ部9のプログラムを読み出し、プログラムの実行を
開始する。
Next, the operation of this embodiment will be explained. First, during normal system startup, power is supplied from the power supply section 7 to the first central processing section 1 and the subsystem 2 via the external path line 3, respectively. At this time, the second central processing unit 4 and the readable/writable memory unit 9 are each connected to the internal path line 6. In the subsystem 2, the second central processing unit 4 reads the program from the memory unit 9 and starts executing the program.

ここで、プログラムを変更する場合は、第1の中央処理
部1からの指令信号に基づいて、バス切換制御部11は
中央処理部切換部8を制御して第2の中央処理部4と内
部パスライン6とを切り離し。
Here, when changing the program, the bus switching control section 11 controls the central processing section switching section 8 based on the command signal from the first central processing section 1 to switch between the second central processing section 4 and the internal Separate from pass line 6.

またバス切換部10を制御して読み書き可能なメモリ部
9の接続を内部パスライン6から外部パスライン3に切
り換える。この状態において、第1の中央処理部1から
外部パスライン3を介して読み書き可能なメモリ部9に
新たな実行プログラムを書き込む。書き込み終了後、第
1の中央処理部1からの指令信号に基づいて、バス切換
制御部11は第2の中央処理部4と内部パスライン6と
を接続し、またメモリ部9の接続を内部パスライン6に
切り換える。そして第2の中央処理部4はメモリ部9に
書き込まれたプログラムを読み出し、これを実行する。
It also controls the bus switching section 10 to switch the connection of the readable/writable memory section 9 from the internal path line 6 to the external path line 3. In this state, a new execution program is written from the first central processing unit 1 to the readable/writable memory unit 9 via the external path line 3. After the writing is completed, based on the command signal from the first central processing unit 1, the bus switching control unit 11 connects the second central processing unit 4 and the internal path line 6, and also connects the memory unit 9 to the internal path line 6. Switch to pass line 6. The second central processing unit 4 then reads the program written in the memory unit 9 and executes it.

(発明の効果) 以上説明したように、本発明によれば、読み書き可能な
メモリ部を備え、このメモリ部に接続するパスラインの
切換制御及び第2の中央処理部と内部パスラインとの一
時切り離しを行なうことにより、必要に応じて実行プロ
グラムを容易に書き換えることができるので、従来のよ
うに、プログラムを変更する毎に続出専用メモリを基板
から取り外し、新たなプログラムの読出専用メモリを実
装するという作業を無くすることができ、従って。
(Effects of the Invention) As described above, according to the present invention, the present invention includes a readable and writable memory section, and controls the switching of the pass line connected to the memory section and temporarily connects the second central processing section and the internal pass line. By disconnecting, the execution program can be easily rewritten as necessary, so every time the program is changed, the read-only memory is removed from the board and the read-only memory for the new program is installed. Therefore, you can eliminate that work.

メモリの交換によって生じるメモリと基板との電気的接
触不良の問題も解消することになる。
This also solves the problem of poor electrical contact between the memory and the board caused by replacing the memory.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例の構成を示すブロック図、
第2図は、従来例の構成を示すブロック図である。 ■ ・・第1の中央処理部、 2 ・・サブシステム、
  3  外部パスライン、  4 ・ 第2の中央処
理部、  6 ・ 内部パスライン、7 ・ 電源部、
 8 ・・ 中央処理部切換部、9 ・・読み逓き可能
なメモリ部、 10   バス切換部、 11  ・・
バス切換制御部。 特許出願人  松下電器産業株式会社 第1図 x 2 因
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention;
FIG. 2 is a block diagram showing the configuration of a conventional example. ■...first central processing unit, 2...subsystem,
3 external pass line, 4 second central processing unit, 6 internal pass line, 7 power supply unit,
8...Central processing unit switching unit, 9...Readable memory unit, 10 Bus switching unit, 11...
Bus switching control section. Patent applicant: Matsushita Electric Industrial Co., Ltd. Figure 1 x 2

Claims (1)

【特許請求の範囲】[Claims] システム全体を管理する第1の中央処理部と、第2の中
央処理部をそれぞれ有し機能の一部をそれぞれ実現する
ための複数のサブシステムとが外部信号線で接続され、
前記サブシステムは、前記第2の中央処理部と内部信号
線とを接続又は遮断する第1の切換手段と、読み書き可
能なメモリ手段と、該メモリ手段の接続を前記外部信号
線又は内部信号線のいずれかに切り換える第2の切換手
段と、前記第1の中央処理部からの指令信号に基づいて
前記第1及び第2の切換手段の切換を制御する制御手段
とを備え、プログラム変更時に、前記第1の切換手段に
より第2の中央処理部と内部信号線とを切り離すととも
に前記第2の切換手段によりメモリ手段を外部信号線に
接続し、前記第1の中央処理部からメモリ手段にプログ
ラムを書き込んだ後、前記第1及び第2の切換手段によ
り前記第2の中央処理部と内部信号線、前記メモリ手段
と内部信号線とをそれぞれ接続して、書き込まれたプロ
グラムを実行することを特徴とする計算機システム。
A first central processing unit that manages the entire system and a plurality of subsystems each having a second central processing unit and each realizing a part of the function are connected by an external signal line,
The subsystem includes a first switching means for connecting or disconnecting the second central processing unit and an internal signal line, a readable/writable memory means, and a connection of the memory means to the external signal line or the internal signal line. and a control means that controls switching of the first and second switching means based on a command signal from the first central processing unit, and when changing the program, The first switching means disconnects the second central processing unit from the internal signal line, the second switching means connects the memory means to the external signal line, and the first central processing unit writes the program to the memory means. After writing the program, the first and second switching means connect the second central processing unit and the internal signal line, and the memory means and the internal signal line, respectively, and execute the written program. Characteristic computer system.
JP16384985A 1985-07-26 1985-07-26 Computer system Pending JPS6225367A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16384985A JPS6225367A (en) 1985-07-26 1985-07-26 Computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16384985A JPS6225367A (en) 1985-07-26 1985-07-26 Computer system

Publications (1)

Publication Number Publication Date
JPS6225367A true JPS6225367A (en) 1987-02-03

Family

ID=15781922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16384985A Pending JPS6225367A (en) 1985-07-26 1985-07-26 Computer system

Country Status (1)

Country Link
JP (1) JPS6225367A (en)

Similar Documents

Publication Publication Date Title
KR920000026A (en) Computer system accessible to expansion unit
JPS6225367A (en) Computer system
JPS6225366A (en) Computer system
JPH096410A (en) Power-saving device for programmable controller
JPH06177965A (en) Duplex exchange system
JPH0264845A (en) Electronic computer multiplexing main control part
JPS60173631A (en) Control program switching system
JPH0720972A (en) Hot-line inserting and extracting device
JPH0319978B2 (en)
JP2775536B2 (en) Power supply device and power supply control method
JP2830294B2 (en) Line switching device
JPH0337073Y2 (en)
JPS6229822B2 (en)
JPS63248255A (en) On-line data transmission system
JPS6339942B2 (en)
JPH04177504A (en) Backup device of programmable controller
US20020089772A1 (en) Automation system with a work drive unit
JP2001242968A (en) Uninterruptible power supply
JPH103330A (en) Data save and restoration system
JPH0614355A (en) Uninterrupted file updating system
JPS6136820A (en) Power supply control system of data processor
JPS6349959A (en) Interruption input control system
JPH0414374B2 (en)
JPS62111339A (en) Program loading method
JPS6212537B2 (en)