JPH04177504A - Backup device of programmable controller - Google Patents
Backup device of programmable controllerInfo
- Publication number
- JPH04177504A JPH04177504A JP2303981A JP30398190A JPH04177504A JP H04177504 A JPH04177504 A JP H04177504A JP 2303981 A JP2303981 A JP 2303981A JP 30398190 A JP30398190 A JP 30398190A JP H04177504 A JPH04177504 A JP H04177504A
- Authority
- JP
- Japan
- Prior art keywords
- programmable controller
- simulation
- active
- standby
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 claims abstract description 41
- 230000005856 abnormality Effects 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
本発明は、稼働系のプログラマブルコントローラおよび
待機系のプログラマブルコントローラを備えて、当該稼
働系のプログラマブルコントローラに異常が発生すると
待機系のプログラマブルコントローラに制御を切換える
プログラマブルコントローラのバックアップ装置のうち
、特に、当該稼働系のプログラマブルコントローラの稼
働中に待機系のプログラマブルコントローラによりシミ
ュレーションの制御を実行できるプログラマブルコント
ローラのバックアップ装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Purpose of the Invention (Industrial Application Field) The present invention comprises an active programmable controller and a standby programmable controller, and when an abnormality occurs in the active programmable controller, the standby Among backup devices for a programmable controller that switches control to a system programmable controller, the present invention particularly relates to a programmable controller backup device that allows a standby programmable controller to execute simulation control while the active programmable controller is in operation.
(従来の技術)
上記プログラマブルコントローラのパックアツブ装置の
一般的な構成を第2図を用いて説明する。(Prior Art) The general configuration of the pack-in device for the programmable controller described above will be described with reference to FIG. 2.
CPU1Bおよびプログラムメモリ3B(PM)は、稼
働系のプログラマブルコントローラ(以下、稼働系PC
という。)を構成し、CPU35およびプログラムメモ
リ37 (PM)は待機系のプログラマブルコントロー
ラ(以下、待機系PCという。)を構成している。通常
時には稼働系PCがバス切換え装置39を介して入出力
装置41に接続され、プログラムメモリ33に記憶され
ているプログラムによりシステムの制御が実行される。The CPU 1B and program memory 3B (PM) are an active programmable controller (hereinafter referred to as an active PC).
That's what it means. ), and the CPU 35 and program memory 37 (PM) constitute a standby programmable controller (hereinafter referred to as standby PC). Normally, the active PC is connected to the input/output device 41 via the bus switching device 39, and the system is controlled by a program stored in the program memory 33.
上記稼働系PCに異常か発生するとバス切換え装置39
は、稼働系PC側のシステムバス43から待機系PC側
のシステムバス45に切り換えて、待機系PCが入出力
装置41に接続されて待機系PCによる制御が実行され
る。When an abnormality occurs in the operating PC, the bus switching device 39
Then, the system bus 43 on the active PC side is switched to the system bus 45 on the standby PC side, the standby PC is connected to the input/output device 41, and control by the standby PC is executed.
次に、上記バス切換え装置39を第3図を用いて説明す
る。Next, the bus switching device 39 will be explained using FIG. 3.
上記バス切換え装置39は、バス切換え制御回路53お
よび当該バス切換え制御回路53の制御により切換えら
れるバス切換え回路55を有する。The bus switching device 39 includes a bus switching control circuit 53 and a bus switching circuit 55 that is switched under the control of the bus switching control circuit 53.
通常時には、稼働系PCのシステムバス43がバス切換
え回路55内で入出力装置41に接続され、稼働系PC
による制御が実行される。Normally, the system bus 43 of the active PC is connected to the input/output device 41 within the bus switching circuit 55, and the active PC is connected to the input/output device 41 within the bus switching circuit 55.
control is executed.
ここで、例えば、稼働系PCのCPU31に異常が発生
してCPU31からのヘルシイ信号47がインアクティ
ブになるとバス切換え制御回路53は、待機系PCのC
PU35のヘルシイ信号49がアクティブであることを
条件として、バス切換え回路55をシステムバス45に
切換えて待機系PCに制御を切換える。切換えにより、
待機系PCのCPU35がシステムバス45を介して入
出力装置41に接続され、プログラムメモリ37に記憶
されているプログラムにより待機系PCによる制御が実
行されてプログラマブルコントローラのバックアップ状
態になる。上記バックアップ状態ではシステムのデパッ
クが容易ではなく、且つ、上記稼働系PCの稼働中は待
機系PCによるシミュレーション等を実行することがで
きなかった。Here, for example, if an abnormality occurs in the CPU 31 of the active PC and the healthy signal 47 from the CPU 31 becomes inactive, the bus switching control circuit 53 controls the CPU 31 of the standby PC.
On condition that the healthy signal 49 of the PU 35 is active, the bus switching circuit 55 is switched to the system bus 45 and control is switched to the standby PC. By switching,
The CPU 35 of the standby PC is connected to the input/output device 41 via the system bus 45, and control by the standby PC is executed by the program stored in the program memory 37, thereby putting the programmable controller in a backup state. In the backup state, it is not easy to depack the system, and it is not possible to perform simulations or the like using the standby PC while the active PC is in operation.
(発明が解決しようとする課題)
ところで、従来のプログラマブルコントローラのバック
アップ装置は、システムの立ち上げ後、システムの改造
等の為のシステムのデパックまたはシミュレーションを
実行する場合には、システムを停止させて、稼働系PC
側でシミュレーション等を実行するので、システムの処
理の遅延および処理効率の低下によるシステムの信勃性
の低下を招来するおそれがあり、その対策が切望されて
いた。(Problem to be Solved by the Invention) By the way, conventional backup devices for programmable controllers do not stop the system when depacking or simulating the system for system modification etc. after the system is started up. , working PC
Since simulations and the like are executed on the side, there is a risk that system processing may be delayed and the reliability of the system may be reduced due to a reduction in processing efficiency, and a countermeasure against this problem has been desperately needed.
本発明は、上記に鑑みてなされたものであり、その目的
は、稼働系のプログラマブルコントローラの稼働中でも
待機系のプログラマブルコントローラによりシミュレー
ションを実行することにより、システムのデパックおよ
びシミュレーションの処理能力を向上して、装置の信頼
性を向上するプログラマブルコントローラのバックアッ
プ装置を提供することにある。The present invention has been made in view of the above, and its purpose is to improve system depacking and simulation processing capacity by executing simulations with a standby programmable controller even when the active programmable controller is in operation. Therefore, it is an object of the present invention to provide a backup device for a programmable controller that improves the reliability of the device.
[発明の構成〕
(課題を解決するための手段)
上記目的を達成するため、本発明は、稼働系のプログラ
マブルコントローラおよび待機系のプログラマブルコン
トローラにより実行されるシミュレーションを記憶して
いるシミュレーションメモリと、
前記稼働系のプログラマブルコントローラの稼働中に前
記シミュレーションメモリを前記待機系のプログラマブ
ルコントローラの制御に切換え、当該稼働系のプログラ
マブルコントローラに異常が発生すると当該シミュレー
ションメモリを稼働系のプログラマブルコントローラの
制御に切換える切換え制御手段と、
を備えたことを要旨とする。[Configuration of the Invention] (Means for Solving the Problems) In order to achieve the above object, the present invention provides a simulation memory that stores simulations executed by an active programmable controller and a standby programmable controller; Switching the simulation memory to control the standby programmable controller while the active programmable controller is in operation, and switching the simulation memory to control the active programmable controller when an abnormality occurs in the active programmable controller. The gist is that it is equipped with a control means, and.
(作用ン
上記構成を備えたプログラマブルコントローラのバック
アップ装置においては、稼働系のプログラマブルコント
ローラの稼働中に、当該稼働系のプログラマブルコント
ローラおよび待機系のプログラマブルコントローラによ
り実行されるシミュレーションのプログラムを記憶して
いるシミュレーションメモリを待機系のプログラマブル
コントローラの制御に切換える。一方、稼働系のプログ
ラマブルコントローラに異常が発生するとシミュレーシ
ョンメモリを稼働系のプログラマブルコントローラの制
御に切換えるので、システムのデパックおよびシミュレ
ーションの処理効率を向上できる。(A backup device for a programmable controller with the above configuration stores a simulation program executed by the active programmable controller and the standby programmable controller while the active programmable controller is in operation.) The simulation memory is switched to the control of the standby programmable controller.On the other hand, if an error occurs in the active programmable controller, the simulation memory is switched to the control of the active programmable controller, improving system depacking and simulation processing efficiency. .
(実施例) 以下、図面を用いて本発明の詳細な説明する。(Example) Hereinafter, the present invention will be explained in detail using the drawings.
第1図は本発明のプログラマブルコントローラに係る一
実施例の制御を示すブロック図である。FIG. 1 is a block diagram showing control of an embodiment of the programmable controller of the present invention.
上記プログラマブルコントローラのバックアップ装置は
、CPUIおよびプログラムメモリ(PM)3は、シス
テムバス5を介してバス切換え回路7により入出力装置
9に接続されている。上記CPUIおよびプログラムメ
モリ3は、通常時に稼働する稼働系のプログラマブルコ
ントローラ(以下、稼働系PCという。)を構成してい
る。In the programmable controller backup device, the CPUI and program memory (PM) 3 are connected to an input/output device 9 via a system bus 5 by a bus switching circuit 7. The CPUI and program memory 3 constitute an active programmable controller (hereinafter referred to as an active PC) that operates normally.
一方、上記稼働系PCに異常が発生すると当該稼働系P
Cをバックアップする待機系のプログラマブルコントロ
ーラ(以下、待機系PCという。)は、CPU13およ
びプログラムメモリ(PM)15を備えてシステムバス
17を介してバス切換え回路7に接続されている。On the other hand, if an abnormality occurs in the operating system PC, the operating system P
A standby programmable controller (hereinafter referred to as a standby PC) that backs up the CPU 13 and a program memory (PM) 15 is connected to the bus switching circuit 7 via a system bus 17.
バス切換え制御回路19は、稼働系PCのCPU1から
のヘルシイ信号21および待機系PCのCPU1Bから
のヘルシイ信号23により切換え制御が実行される。即
ち、稼働系PCに異常か発生してヘルシイ信号21がイ
ンアクティブになると待機系PCのCPU1Bのヘルシ
イ信号がアクティブになることを条件としてバス切換え
制御回路19は、バス切換え回路7を待機系PC側のシ
ステムバス17に切換える。The bus switching control circuit 19 performs switching control using a healthy signal 21 from the CPU 1 of the active PC and a healthy signal 23 from the CPU 1B of the standby PC. That is, when an abnormality occurs in the active PC and the healthy signal 21 becomes inactive, the bus switching control circuit 19 switches the bus switching circuit 7 to the standby PC on the condition that the healthy signal of the CPU 1B of the standby PC becomes active. Switch to the side system bus 17.
シミュレーションメモリ25は、物理的ないし論理的モ
デルを使用した模擬実験のシミュレーションのプログラ
ムを記憶するメモリである。上記シミュレーションメモ
リ25は、システムバス27を介してバックアップシミ
ュレーション切換え回路29により稼働系PC側のシス
テムバス5または待機系PC側のシステムバス17に切
り換えられる。The simulation memory 25 is a memory that stores a simulation program for a mock experiment using a physical or logical model. The simulation memory 25 is switched via the system bus 27 to the system bus 5 on the active PC side or the system bus 17 on the standby PC side by a backup simulation switching circuit 29.
上記バックアップシミュレーション切換え回路29は、
バス切9換え制御回路19による切換え指令信号により
シミュレーションメモリ25を稼働系PC側のシステム
バス5または待機系PC側のシステムバス17に切り換
える。The backup simulation switching circuit 29 is
A switching command signal from the bus switching control circuit 19 switches the simulation memory 25 to the system bus 5 on the active PC side or the system bus 17 on the standby PC side.
従って、稼働系PCのCPUIが入出力装置9に接続さ
れて制御動作中の場合は、バス切換え制御回路19から
の切換え指令信号によりシミュレーションメモリ25が
待機系PC側のシステムバス17に切換えられる。切換
えにより、待機系PCは、シミュレーションメモリ25
にに己憶されているプログラムによりシミュレーション
を稼働系PCとは独立して実行できる。Therefore, when the CPU of the active PC is connected to the input/output device 9 and is in control operation, the simulation memory 25 is switched to the system bus 17 of the standby PC in response to a switching command signal from the bus switching control circuit 19. By switching, the standby PC uses the simulation memory 25.
Simulations can be executed independently of the operating PC using programs stored in the computer itself.
次に本実施例の作用を説明する。Next, the operation of this embodiment will be explained.
まず、システムが立ち上がり稼働系PC側にバックアッ
プ切換え回路7が切換えられ、当該稼働系PC側のCP
UIは入出力装置9を介して制御を実行する。上記稼働
系PCの制御動作中にバス切換え制御回路19からの切
換え指令信号によりバックアップシミュレーション切換
え回路29は、シミュレーションメモリ25を待機系P
C側のシステムバス17に切換える。切換えにより、待
機系PCのCPUI:3は、シミュレーションメモリ2
5に記憶されているシミュレーションのプログラムに従
いシミュレーションを実行する。また、待機系PCのC
PU1Bは、システムのデパックも実行可能である。First, the system starts up and the backup switching circuit 7 is switched to the active PC side, and the CP on the active PC side is switched.
The UI executes control via the input/output device 9. During the control operation of the active PC, the backup simulation switching circuit 29 transfers the simulation memory 25 to the standby PC in response to a switching command signal from the bus switching control circuit 19.
Switch to system bus 17 on the C side. By switching, CPUI:3 of standby PC becomes simulation memory 2.
The simulation is executed according to the simulation program stored in 5. Also, the C of the standby PC
PU1B can also execute system depacking.
次に、稼働系PCのCPUIに異常が発生してCPUI
のヘルシイ信号21がインアクティブになるとバス切換
え制御回路19は、ヘルシイ信号23がアクティブであ
ることを条件としてバス切換え回路7を待機系PC側の
システムバス17に切換える。また、バス切換え制御回
路19は、バックアップシミュレーション切換え回路2
9に切換え指令信号を出力して、シミュレーションメモ
リ25を稼働系PC側のシステムバス5に切換える。Next, an error occurred in the CPU of the operating PC and the CPU
When the healthy signal 21 becomes inactive, the bus switching control circuit 19 switches the bus switching circuit 7 to the system bus 17 on the standby PC side on the condition that the healthy signal 23 is active. Further, the bus switching control circuit 19 is connected to the backup simulation switching circuit 2.
9 to switch the simulation memory 25 to the system bus 5 on the active PC side.
これにより、稼働系のプログラマブルコントロ−ラの稼
働中でも待機系のプログラマブルコントローラによりシ
ミュレーションおよびデパックの処理を実行できるので
、シミュレーション等の処理効率を向上することかでき
る。This allows the standby programmable controller to perform simulation and depack processing even when the active programmable controller is in operation, thereby improving the processing efficiency of simulations and the like.
[発明の効果コ
以上説明したように、本発明によれば、稼働系のプログ
ラマブルコントローラの稼働中でも待機系のプログラマ
ブルコントローラによりシミュレーションを実行できる
ことにより、システムのデパックおよびシミュレーショ
ンの処理能力を向上して、装置の信頼性の向上を実現で
きる。[Effects of the Invention] As explained above, according to the present invention, simulation can be executed by the standby programmable controller even when the active programmable controller is in operation, thereby improving system depacking and simulation processing capacity. It is possible to improve the reliability of the device.
第1図は本発明のプログラマブルコントローラのバック
アップ装置に係る一実施例を示すブロック図、第2図は
プログラマブルコントローラのバックアップ装置の一般
的な構成を示すブロック図、第3図はバックアップ切換
え装置を示すブロック図である。
1.13・・・CPU
3.15・・・プログラムメモリ
17・・・バス切換え回路
19・・・バス切換え制御回路
25・・・シミュレーションメモリ
29・・・バックアップシミュレーション切換え回路
゛代理人弁理士三好秀和
第1図
(稼働系) (待機系)第2図FIG. 1 is a block diagram showing an embodiment of a backup device for a programmable controller of the present invention, FIG. 2 is a block diagram showing a general configuration of a backup device for a programmable controller, and FIG. 3 is a backup switching device. It is a block diagram. 1.13...CPU 3.15...Program memory 17...Bus switching circuit 19...Bus switching control circuit 25...Simulation memory 29...Backup simulation switching circuit ゛Representative Patent Attorney Miyoshi Hidekazu Figure 1 (operating system) (Standby system) Figure 2
Claims (1)
ログラマブルコントローラを備えて、当該稼働系のプロ
グラマブルコントローラに異常が発生すると待機系のプ
ログラマブルコントローラに制御を切換えるプログラマ
ブルコントローラのバックアップ装置において、 前記稼働系のプログラマブルコントローラおよび待機系
のプログラマブルコントローラにより実行されるシミュ
レーションを記憶しているシミュレーションメモリと、 前記稼働系のプログラマブルコントローラの稼働中に前
記シミュレーションメモリを前記待機系のプログラマブ
ルコントローラの制御に切換え、当該稼働系のプログラ
マブルコントローラに異常が発生すると当該シミュレー
ションメモリを稼働系のプログラマブルコントローラの
制御に切換える切換え制御手段と、 を備えたことを特徴とするプログラマブルコントローラ
のバックアップ装置。[Scope of Claims] A backup device for a programmable controller comprising an active programmable controller and a standby programmable controller, and switching control to the standby programmable controller when an abnormality occurs in the active programmable controller, comprising: a simulation memory that stores simulations executed by a system programmable controller and a standby system programmable controller; and a simulation memory that stores simulations executed by a system programmable controller and a standby system programmable controller; A backup device for a programmable controller, comprising: switching control means for switching the simulation memory to control of the active programmable controller when an abnormality occurs in the active programmable controller.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2303981A JPH04177504A (en) | 1990-11-13 | 1990-11-13 | Backup device of programmable controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2303981A JPH04177504A (en) | 1990-11-13 | 1990-11-13 | Backup device of programmable controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04177504A true JPH04177504A (en) | 1992-06-24 |
Family
ID=17927604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2303981A Pending JPH04177504A (en) | 1990-11-13 | 1990-11-13 | Backup device of programmable controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04177504A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007086870A (en) * | 2005-09-20 | 2007-04-05 | Design Office See:Kk | Interface |
JP2019028875A (en) * | 2017-08-02 | 2019-02-21 | 東芝三菱電機産業システム株式会社 | Control device |
-
1990
- 1990-11-13 JP JP2303981A patent/JPH04177504A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007086870A (en) * | 2005-09-20 | 2007-04-05 | Design Office See:Kk | Interface |
JP2019028875A (en) * | 2017-08-02 | 2019-02-21 | 東芝三菱電機産業システム株式会社 | Control device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59200327A (en) | Control system of peripheral device | |
JPH0521251B2 (en) | ||
JPH04177504A (en) | Backup device of programmable controller | |
JPS62209627A (en) | Data processor | |
JPH0343836A (en) | Vectored interruption control system | |
JPS5814201A (en) | Bumpless backup device for sequence controller | |
JPH0253137A (en) | Change system for on-line program | |
JPH0581065A (en) | Self diagnostic method for programmable controller system | |
JPH05210647A (en) | Computer system | |
JPH0566883A (en) | Coordinate inputting device | |
JPH04155532A (en) | Task switching system | |
JPS63106051A (en) | Microcomputer development supporting device | |
JPH0855040A (en) | System operating method | |
JPH0332143A (en) | Processor extension method for multiple decentralization control exchange system | |
JPH02118851A (en) | Program debugging control system | |
JPH033041A (en) | Time-out monitoring circuit | |
JPS6394339A (en) | Virtual calculation system | |
JPH05204750A (en) | Data holding system for program controller | |
JPH0431124B2 (en) | ||
JPS61221941A (en) | Back up device for programmable controller | |
JPS63131640A (en) | Peripheral equipment for communication for computer | |
JPS63268003A (en) | Programmable controller | |
JPH02236708A (en) | Electronic computation processing system | |
JPS6238955A (en) | Automatic save/automatic restart for main storage device in computer system | |
JPH0583944B2 (en) |