JPS6225301A - Sequence controller - Google Patents
Sequence controllerInfo
- Publication number
- JPS6225301A JPS6225301A JP16436585A JP16436585A JPS6225301A JP S6225301 A JPS6225301 A JP S6225301A JP 16436585 A JP16436585 A JP 16436585A JP 16436585 A JP16436585 A JP 16436585A JP S6225301 A JPS6225301 A JP S6225301A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- system program
- sequence control
- external socket
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、負荷（設備、機械など）をシーケシスプログ
ラムに基いて制御するシーケンス制御装置に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a sequence control device that controls loads (equipment, machinery, etc.) based on a sequence program.
ロジウムを記憶するシステムプログラム用のＲＡＭと、
シーケンス制御プログラムを記憶する制御プログラム用
のＲＡＭとよりなるこの秤のシーケンス制御装置におい
て、中央演算回路、ＲＯＭ 。RAM for the system program that stores rhodium;
In this sequence control device for the scale, the central processing circuit is composed of a control program RAM for storing a sequence control program, and a ROM.
ＲＡ Ｍ、インターフェイス（同辺装置）などのハード
ウェアは、筐体内に組込まれているのが普通である。と
ころで、このような従来例において、何らかのトラブル
でシーケンス制御異常が発生するか、あるいは新たな機
能を付加する場合、筐体内のシステムプログラム用のＲ
ＯＭを交換するようにしていた。しかしながら、このよ
うな従来例におけるＲ ＯＭの交換は筐体内の部品を交
換することになるので、交換作業が面倒であるという問
題があった。Hardware such as RAM and interfaces (equipment devices) are usually built into the housing. By the way, in such a conventional example, if a sequence control abnormality occurs due to some trouble, or if a new function is added, the R for the system program in the housing
I was trying to replace the OM. However, replacing the ROM in such a conventional example involves replacing parts within the casing, which poses a problem in that the replacement work is troublesome.
本発明は上記の点に鑑みて為されたものであシ、その目
的とするところは、シーケンス制御のシステム″′ｊｏ
ジラムを容易に変更することができるシーケンス制御装
置を提供することにある。The present invention has been made in view of the above points, and its purpose is to provide a sequence control system.
An object of the present invention is to provide a sequence control device that can easily change ziram.
（実施例）
第１図乃至第３図は本発明一実施例を示すもので、ＣＰ
Ｕよりなる中央演算回路ｉｌ＋と、システムプログラム
を記憶するＲ ＯＭ Ｆ２＋と、シーケンスづ０クラム
を記憶するＲ Ａ Ｍ ＋３１とよりなるシーケンス制
御装置において、システムプログラム用の第２のＲＯＭ
（２ａ）が装着される外付用ソケット（４）を筐体（
６）の外面（例えば上面）に設けるとともに、この外付
用ソケット（４）に第２のＲＯＭ （２ａ）が装着され
たとき第２のＲＯＭ （２ａ）から読出されたシステム
プログラムに基いてシーケンス動作を行なうようにメモ
リを切換えるメモリ切換回路（６）を設けたものである
。なお、実施例にあってメ℃り切換回路（６）は、イン
バータ回路１１と、オア回路０１，０２と、抵抗Ｒとで
形成されており、Ａ点は第２のＲＯＭ （２ａ）が装着
されたときに０Ｌ“レベルＫｔツトされるようになって
いる。図中、ヂコータ（７）は、中央演算回路ＴＩ）か
ら出力されるアクセス信号（アドレスデータ）によりＲ
ＯＭ ＋２１． （２ａ）、ＲＡ Ｍ ＋３１のチップ
選択信号を発生させるものである。また、第２のＲＯＭ
（２ａ）はオア回路０２と一体化されたＲＯＭカセッ
ト（８）として外付用ソケット（４）Ｋコネクタ（８ａ
）にて装着自在となっており、ソケット（４）を介して
アドレスバス（ＡＢ） 、データバス（ＤＢ） 、コン
トロールバス（ＣＢ）が接続されている。(Example) Figures 1 to 3 show an example of the present invention.
In a sequence control device consisting of a central processing circuit il+ consisting of a central processing circuit il+, a ROM F2+ for storing a system program, and a RAM +31 for storing a sequence of zero crumbs, a second ROM for the system program is used.
(2a) is attached to the external socket (4) in the housing (
6), and when the second ROM (2a) is installed in this external socket (4), a sequence is executed based on the system program read from the second ROM (2a). A memory switching circuit (6) is provided to switch the memory to perform the operation. In the embodiment, the memory switching circuit (6) is formed by an inverter circuit 11, OR circuits 01 and 02, and a resistor R, and the second ROM (2a) is installed at point A. In the figure, the decoder (7) is set to the R level by the access signal (address data) output from the central processing circuit (TI).
OM+21. (2a), which generates a chip selection signal for RAM +31. Also, the second ROM
(2a) is a ROM cassette (8) integrated with the OR circuit 02, an external socket (4), and a K connector (8a).
), and an address bus (AB), a data bus (DB), and a control bus (CB) are connected through the socket (4).
以下、実施例の動作について説明する。いま、ＲＯＭカ
セット（８）を装着していない場合には、Ａ点がＨレベ
ルとなり、Ｂ点がゝＸＬ“レベルとなってデータ（７）
から出力されるメモリ選択信号にてＲＯＭ ＋２１が選
択される。したがって、ＲＯＭ＋２１に記憶されている
システムプログラムに基いて中央演算回路ｆｉｌの演算
動作が行なわれ、ＲＡＭ＋３＋に記憶されているシーケ
ンス制御づＯシラ乙により、負荷がシーケンス制御され
る。一方、ＲＯＭカセット（８）が外付用ソケット（４
）Ｋ装着された場合には、Ａ点かＨレベルになってＢ点
がゝゝＨ“レベルになるとともに、６点がゝ′Ｌ“レベ
ル例なってヂコータ（７）から出力されるメモリ選択信
号によってＲＯＭ（２ａ）が選択され、ＲＯＭ（２ａ）
Ｋ記憶されているシステムづ０ジラムによって中央演算
回路［１）の演算動作が制御されることＫなる。この場
合、筐体（６）内の部品を交換することなくシーケンス
制御のシステムプログラムを容易に変更することができ
るようになっている。したがって、シーケンス＃社′が
おかしい場合において、自己診断の機能を有するシステ
ムプログラムにてシーケンス制御動作を行ないたい場合
、あるいは新たな機能を付加したバージョンアップ時の
ＲＯＭ交換（ＲＯＭ＋２１→ＲＯＭ （２ａ） ）を容
易に行なうことができるようＫなる。The operation of the embodiment will be described below. Now, if the ROM cassette (8) is not installed, point A becomes H level, point B becomes XL level, and data (7)
ROM +21 is selected by the memory selection signal output from the ROM. Therefore, the arithmetic operation of the central processing circuit fil is performed based on the system program stored in the ROM+21, and the load is sequentially controlled by the sequence control program stored in the RAM+3+. On the other hand, the ROM cassette (8) is connected to the external socket (4).
) When K is installed, the A point becomes the H level, the B point becomes the ``H'' level, and the 6th point becomes the ``L'' level, and the memory selection output from the dicoder (7). ROM (2a) is selected by the signal, and ROM (2a)
The arithmetic operation of the central processing circuit [1] is controlled by the stored system. In this case, the sequence control system program can be easily changed without replacing any parts within the housing (6). Therefore, if there is something wrong with sequence number company' and you want to perform sequence control operations using a system program that has a self-diagnosis function, or when upgrading a version with new functions, replace the ROM (ROM + 21 → ROM (2a)). K so that it can be easily carried out.
本発明は上述のように１中央演算回路と、システムプロ
グラムを記憶するシステムプログラム用のＲＯＭと、シ
ーケンス制御プロジラムを記憶する制御プロシラ乙用の
ＲＡＭとよりなるシーケンス制御装置において、システ
ムづ０グラム用の第２のＲＯＭが装着される外付用ソケ
ットを筐体外面に投けるとともに１外付用ソケツトに第
２のＲＯＭが装着されたとき第２のＲＯＭから読出され
たシステムづ０ジラムに基いてシーケンス制御動作を行
なうようにメモリを切換えるメモリ切換回路を設けたも
のであり、シーケンス制御のシステムプログラムを容易
に変更することができるという効果がある。As described above, the present invention provides a sequence control device comprising one central processing circuit, a system program ROM that stores a system program, and a control program RAM that stores a sequence control program. When the external socket into which the second ROM is installed is placed on the outside of the casing, and the second ROM is installed into the first external socket, the system data read from the second ROM is read out. This system is equipped with a memory switching circuit that switches the memories so as to perform sequence control operations based on the sequence control, and has the advantage that the system program for sequence control can be easily changed.
第１図は本発明一実施例のブロック回路図、第２図は同
上の要部正面図、第３図は同上の要部正面図アある。
＋ｌ）は中央演算回路、（２）はＲｏＭ、（２ａ）Ｈ第
２のＲＯＭ、＋３１はＲＡＭ、ｉｌｌはソケット、（５
）は筐体である。
代理人 弁理士 石 １）長 七
第２図
手続補正書（自発）
昭和６０年１０月２９日FIG. 1 is a block circuit diagram of an embodiment of the present invention, FIG. 2 is a front view of the main parts of the same, and FIG. 3 is a front view of the main parts of the same. +l) is the central processing circuit, (2) is RoM, (2a) H second ROM, +31 is RAM, ill is socket, (5
) is the casing. Agent Patent Attorney Ishi 1) Chief 7 Figure 2 Procedure Amendment (Voluntary) October 29, 1985
Claims (1)
システムプログラム用のＲＯＭと、シーケンス制御プロ
グラムを記憶する制御プログラム用のＲＡＭとよりなる
シーケンス制御装置において、システムプログラム用の
第２のＲＯＭが装着される外付用ソケットを筐体外面に
設けるとともに、外付用ソケットに第２のＲＯＭが装着
されたとき第２のＲＯＭから読出されたシステムプログ
ラムに基いてシーケンス制御動作を行なうようにメモリ
を切換えるメモリ切換回路を設けたことを特徴とするシ
ーケンス制御装置。(1) In a sequence control device consisting of a central processing circuit, a system program ROM that stores a system program, and a control program RAM that stores a sequence control program, a second ROM for the system program is installed. An external socket is provided on the outer surface of the casing, and when a second ROM is installed in the external socket, the memory is switched to perform sequence control operations based on a system program read from the second ROM. A sequence control device characterized by being provided with a memory switching circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16436585A JPS6225301A (en) | 1985-07-25 | 1985-07-25 | Sequence controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16436585A JPS6225301A (en) | 1985-07-25 | 1985-07-25 | Sequence controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6225301A true JPS6225301A (en) | 1987-02-03 |
Family
ID=15791757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16436585A Pending JPS6225301A (en) | 1985-07-25 | 1985-07-25 | Sequence controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6225301A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01114736A (en) * | 1987-10-28 | 1989-05-08 | Shimadzu Corp | Material testing machine |
| JPH01209340A (en) * | 1988-02-17 | 1989-08-23 | Shimadzu Corp | Material tester |
-
1985
- 1985-07-25 JP JP16436585A patent/JPS6225301A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01114736A (en) * | 1987-10-28 | 1989-05-08 | Shimadzu Corp | Material testing machine |
| JPH01209340A (en) * | 1988-02-17 | 1989-08-23 | Shimadzu Corp | Material tester |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6225301A (en) | Sequence controller | |
| JPH0333927A (en) | Electronic equipment | |
| WO1982000370A1 (en) | Numerical control unit | |
| JPS5822409A (en) | Sequence controller | |
| JPS59177778A (en) | Electronic device | |
| JPS5892054A (en) | Programmable chip enable circuit | |
| JPS5842544B2 (en) | Memory card block selection device | |
| KR0167646B1 (en) | Cpu selecting device | |
| JPS5971557A (en) | Semiconductor integrated circuit device | |
| JPS578853A (en) | Digital computer | |
| JPH0337073Y2 (en) | ||
| JPS6174002A (en) | Latching circuit | |
| JPH03145917A (en) | Method of setting digital protective relay and of confirming information of the same | |
| JPH02121049A (en) | Input/output device | |
| JPH03111945A (en) | Programmable controller | |
| JPS63262739A (en) | Device with cpu | |
| JPH03164852A (en) | Integrated circuit | |
| JPH0512458A (en) | One-chip microcomputer | |
| JPS6129957A (en) | Memory control circuit | |
| JPS59209014A (en) | Digital protecting relaying unit | |
| JPH05258124A (en) | Interface circuit | |
| JPH01136237A (en) | Communication control equipment | |
| JPS62264394A (en) | Condition memory device | |
| JPS62169204A (en) | Sequence controller | |
| JPS59100906A (en) | Sequence controller |