JPS62252237A - Data communication equipment - Google Patents
Data communication equipmentInfo
- Publication number
- JPS62252237A JPS62252237A JP9624986A JP9624986A JPS62252237A JP S62252237 A JPS62252237 A JP S62252237A JP 9624986 A JP9624986 A JP 9624986A JP 9624986 A JP9624986 A JP 9624986A JP S62252237 A JPS62252237 A JP S62252237A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer bus
- status
- transfer
- data communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 61
- 230000005540 biological transmission Effects 0.000 abstract description 18
- 238000012795 verification Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のデータ通信送受信手段と、これらを相
互に接続するデータ転送バスを有するデータ通信装置に
関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data communication device having a plurality of data communication transmitting/receiving means and a data transfer bus interconnecting these means.
従来、この種のデータ通信装置においては１発信側装置
がバスの使用権を獲得した時に、受信側装置がデータ受
信可能状態か否かを検証し、可能である時にデータ転送
を行うという方式が一般的であった・
〔発明が解決しようとする問題点〕
上述した従来のデータ通信装置は、データ転送とステー
タスの検証が同一のバスで行われているためにいずれか
の発受装置間でデータ転送が行われている間は、他の発
受装置間でステータスの検証ができず、そのためステー
タス検証待時間が発側装置内で多大に発生するという欠
点がある。Conventionally, in this type of data communication device, when one transmitting device acquires the right to use the bus, it verifies whether the receiving device is in a state where it can receive data, and when it is possible, it transfers data. [Problem to be solved by the invention] In the conventional data communication device described above, data transfer and status verification are performed on the same bus, so there is no problem between either sending and receiving device. While the data is being transferred, the status cannot be verified between other sending/receiving devices, resulting in a large amount of status verification waiting time within the sending device.
本発明のデータ通信装置は、
複数のデータ通信送受信手段と、これらを相互に接続し
、データ転送手段を提供するデータ転送バスと、これと
独立なステータス情報転送手段を提供するステータス転
送バスと、各データ通信送受信手段からのデータ転送バ
スの使用要求を調停し、最も優先順位の高いものにデー
タ転送バスの使用権を与えるデータ転送バス用競合調停
回路と、各データ通信送受信手段からのステータス転送
バスの使用要求を調停し、最も優先順位の高いものにス
テータス転送バスの使用権を与えるステータス転送バス
用競合調停回路とからなり、各データ通信送受信手段は
、データ転送バスと接続された送信データバッファメモ
リおよび受信データバックアメモリと、他のデータ通信
送受信手段からのデータ転送を予約中か否かと自データ
通信送受信手段の受信データバッファメモリの空き／塞
りを表示する転送予約表示回路と、送信要求が発生する
と、送信データを送信データバッファメモリに書込み、
ステータス転送バス用競合調停回路に対してステータス
転送バス使用要求を出し、ステータス転送バス使用権が
与えられると、送信先のデータ通信送受信手段の転送予
約表示回路の内容を読取り、予約中および／または受信
データバッファ塞り状態のときはデータ転送不可能とし
てステータス転送バス使用権を返還し、非予約中かつ受
信データバッファ空き状態のときは転送予約表示回路に
予約表示を行ないステータス転送バスの使用権を返還し
、さらにデータ転送バス用競合調停回路にデータ転送バ
スの使用要求を出し、データ転送バス使用権が与えられ
ると、送信先のデータ通信送受信手段の受信バッファメ
モリに対して送信データバッファメモリのデータの転送
を行ない、データ転送が終了すると、データ転送バス使
用権を返還するとともに送信先のデータ通信送受信手段
にデータ転送終了報告を行ない２ また、データ転送終
了報告を受けると転送予約表示回路の予約中表示をリセ
ットし、受信データバッファメモリのデータを読取り、
受信データバッファメモリが空き状態になると転送予約
表示回路の受信データバッファメモリ塞り状態表示をリ
セットする制御回路を含む。The data communication device of the present invention includes: a plurality of data communication transmitting/receiving means; a data transfer bus that connects these to each other and provides data transfer means; and a status transfer bus that provides status information transfer means independent of the data transfer bus. A data transfer bus contention arbitration circuit that arbitrates data transfer bus use requests from each data communication transmitting/receiving means and gives the right to use the data transfer bus to the one with the highest priority, and status transfer from each data communication transmitting/receiving means. It consists of a status transfer bus contention arbitration circuit that arbitrates bus use requests and grants the right to use the status transfer bus to the one with the highest priority. a buffer memory and a received data backup memory; a transfer reservation display circuit for displaying whether data transfer from another data communication transmitting/receiving means is being reserved and whether the received data buffer memory of the own data communication transmitting/receiving means is empty/full; When a request occurs, the transmit data is written to the transmit data buffer memory,
When a request to use the status transfer bus is issued to the status transfer bus contention arbitration circuit and the right to use the status transfer bus is granted, the content of the transfer reservation display circuit of the data communication transmitting/receiving means of the destination is read and indicates whether the status transfer bus is reserved or not. When the receive data buffer is full, data transfer is not possible and the right to use the status transfer bus is returned, and when the receive data buffer is not reserved and the receive data buffer is empty, a reservation is displayed on the transfer reservation display circuit and the right to use the status transfer bus is returned. , and then sends a request to use the data transfer bus to the data transfer bus contention arbitration circuit, and when the right to use the data transfer bus is granted, the transmit data buffer memory is sent to the receive buffer memory of the destination data communication transmitter/receiver. When the data transfer is completed, the right to use the data transfer bus is returned and a data transfer completion report is sent to the data communication transmitting/receiving means at the destination.2 Also, upon receiving the data transfer completion report, the transfer reservation display circuit Reset the reservation display, read the data in the receive data buffer memory,
The control circuit includes a control circuit that resets the reception data buffer memory full status display of the transfer reservation display circuit when the reception data buffer memory becomes empty.
このように、ステータス転送バスとデータ転送バスを分
離し、ステータス転送バスを用いて発受装置間でステー
タスの検証をデータ転送バスとは独立に行うことにより
、ステータス検証待時間が発側装置内で多大に発生させ
ることなく発受装置間でデータ転送を行うことが可能と
なる。In this way, by separating the status transfer bus and the data transfer bus and using the status transfer bus to perform status verification between the sending and receiving devices independently of the data transfer bus, the status verification waiting time within the sending device is reduced. It becomes possible to transfer data between the sending and receiving devices without causing a large amount of noise.
次に１本発明の実施例について図面を参照して説明する
。Next, an embodiment of the present invention will be described with reference to the drawings.
第１図は本発明のデータ通信装置の一実施例を示すブロ
ック図である。FIG. 1 is a block diagram showing an embodiment of a data communication device of the present invention.
本実施例は、データ通信送受信手段１０．２Ｇ。In this embodiment, the data communication transmitting/receiving means 10.2G.
・・・、ｎｏと、これらを相互に接続し、データ転送手
段を提供するデータ転送バスｌと、これと独立なステー
タス情報転送手段を提供するステータス転送バフ２と、
各データ通信送受信手段からのデータ転送バスｌの使用
要求を調停し、最も優先順位の高いものにデータ転送バ
ス１の使用権を与えるデータ転送バス用競合調停回路２
と、データ通信送受信手段からのステータス転送バス３
の使用要求を調停し、最も優先順位の高いものにステー
タス転送バス３の使用権を与えるステータス転送バス用
競合調停回路４とからなる。..., no, a data transfer bus l that interconnects these and provides a data transfer means, and a status transfer buff 2 that provides a status information transfer means independent of this,
Data transfer bus contention arbitration circuit 2 that arbitrates requests for use of the data transfer bus 1 from each data communication transmitting/receiving means and gives the right to use the data transfer bus 1 to the one with the highest priority.
and a status transfer bus 3 from the data communication transmitting/receiving means.
and a status transfer bus contention arbitration circuit 4 which arbitrates the use requests of the status transfer bus 3 and grants the right to use the status transfer bus 3 to the one with the highest priority.
データ通信送受信手段１０．２０．・・・、ｎｏは全て
同様の構成からなっている。送信データバッファメモリ
１１．２１．・・・、ｎｌは送信バッファメモリ書込信
号線１４１．２４１．−、 ｎ４１ニＪ：り制御回路１
４゜２４、・・・、ｎ４と接続され、データ送信信号線
１１１．２１１．・・・、ｎｉｌによりデータ転送バス
ｌに接続されている。受信データバッファメモリ１２゜
２２、・・・、ｎ２はデータ受信信号線１２１．２２１
．・・・。Data communication transmitting/receiving means 10.20. ..., no all have the same configuration. Transmission data buffer memory 11.21. ..., nl are transmission buffer memory write signal lines 141.241. −, n41-J: control circuit 1
4°24, . . . , n4, and the data transmission signal lines 111.211. . . . are connected to the data transfer bus l by nil. Reception data buffer memory 12゜22,..., n2 are data reception signal lines 121.221
．． ....
ｎ ２１１によりデータ転送バス１にｌａ統され、受信
バッファメモリ読取り信号線１４２．２４２．・・・、
ｎ４２により制御回路１４．２４．・・・、ｎ４と接続
されている。転送予約表示回路１３．２３．・・・、ｎ
３は転送予約状態表示線１３１．２３１． ・・・、
ｎ３１．転送予約状態セット信号線１３２．２３２．・
・・、ｎ３２によりステータス転送バス３と接続され、
転送予約状態リセット信号線１４３．２４３．・・・、
ｎ４３により制御回路１４゜２４、・・・、ｎ４と接続
されて当該データ通信送受信手段に対する他のデータ通
信送受信手段からのデータ転送が予約中か否か、および
当該データ通信送受信手段の受信データバッファメモリ
の空き／塞り状態が表示される。制御回路１４．２４．
・・・。n 211 to the data transfer bus 1, and receive buffer memory read signal lines 142.242. ...,
n42 controls the control circuit 14.24. ..., connected to n4. Transfer reservation display circuit 13.23. ..., n
3 is the transfer reservation status display line 131.231. ...,
n31. Transfer reservation state set signal line 132.232.・
..., connected to status transfer bus 3 by n32,
Transfer reservation state reset signal line 143.243. ...,
n43 is connected to the control circuit 14, 24, . The free/full memory status is displayed. Control circuit 14.24.
....
ｎ４はステータス指示線１４８．２４８．・・・、１４
８．ステータス読取り線 １４９．２４９．・・・、ｎ
４３によりステータス転送バス３と接続され、データ転
送終了報告線１５０．２５０．川、ｎ５０．データ転送
終了指示線１５１．２５１．・・・、ｎｓｉによりデー
タ転送バスｌと接続され、ステータス転送バス使用要求
線 １４Ｂ。n4 is the status indication line 148.248. ..., 14
8. Status reading line 149.249. ..., n
43 to the status transfer bus 3, and data transfer completion report lines 150.250. River, n50. Data transfer end instruction line 151.251. . . . is connected to the data transfer bus 1 by nsi, and the status transfer bus use request line 14B.
２４６、・・・、ｎ４Ｂ、ステータス転送バス使用許可
線１４７、 ２４７．・・・、ｎ４７によりステータス
転送バス用競合調停回路４と接続され、データ転送バス
使用要求線１４４．２４４．・・・、ｎ４４、データ転
送バス使用許可線１４５．２４５．・・・、ｎ４５によ
りデータ転送バス用競合調停回路２に接続されている。246,..., n4B, status transfer bus use permission line 147, 247. . . , are connected to the status transfer bus contention arbitration circuit 4 by n47, and are connected to the data transfer bus use request lines 144, 244, . ..., n44, data transfer bus use permission line 145.245. . . . are connected to the data transfer bus contention arbitration circuit 2 by n45.
次に、本実施例の動作を説明する。Next, the operation of this embodiment will be explained.
データ通信送受信手段１Ｇ、においてデータ送信゛要求
が発生すると、制御回路１４は送信すべきデータを送信
データバッファメモリ１１に書込ミ、ステータス転送バ
ス使用要求線１４８をオンにしてステータス転送バス用
競合調停回路４に対してステータス転送バス使用要求を
出す、ステータス転送バス用競合調停回路４は、他のデ
ータ通信送受信手段からのステータス転送バス使用要求
とデータ通信受信手段１０Ｉからの使用要求を調停し、
最も優先順位の高いものにバス使用許可を与える。When a data transmission request occurs in the data communication transmitting/receiving means 1G, the control circuit 14 writes the data to be transmitted into the transmission data buffer memory 11, turns on the status transfer bus use request line 148, and sets the status transfer bus use request line 148 to compete. The status transfer bus contention arbitration circuit 4, which issues a status transfer bus use request to the arbitration circuit 4, arbitrates between status transfer bus use requests from other data communication transmitting/receiving means and use requests from the data communication receiving means 10I. ,
Grant permission to use the bus to the one with the highest priority.
この場合、データ通信送受信手段１０Ｋにステータス転
送バス使用許可が与えられたものとする。これはステー
タス転送バス使用許可線１４７をステータス転送バス用
競合調停回路４がオンにすることによりデータ通信送受
信手段１０、に与えられる。In this case, it is assumed that the data communication transmitting/receiving means 10K is given permission to use the status transfer bus. This is applied to the data communication transmitting/receiving means 10 by turning on the status transfer bus use permission line 147 by the status transfer bus contention arbitration circuit 4.
ステータス転送バス３の使用権を獲得したデータ通信送
受信手段１０Ｉは、送信相手先データ通信送受信手段ｎ
ｏ内の転送予約表示回路ｎ３が予約中であるか非予約中
であるか、さらに受信データバッツァメモリｎ２が空き
状態であるか塞り状態であるかが転送予約状態表示線ｎ
３１に表示されているのでこれをステータス読取線１４
９を用いて読取る。転送予約表示回路ｎ３が既に予約中
である時および／または受信データバッファメモリ塞り
状態の時にはデータ通信送受信手段ｎｏに対してデータ
通信送受信・１段１０１はデータ転送不可能であるとみ
なして、データ通信送受信手段１０にはステータス転送
バス使用要求線１４６をオフにし、データ通信送受信手
段ｌＯ以外の他のデータ通信送受信手段にステータス転
送バス３の使用権をあけわたす、転送予約表示回路ｎ３
が非予約中であり、かつ受信データバッファメモリｎ２
が空き状態であ゛る時には、データ通信送受信手段ｎｏ
に対してデータ通信送受信手段１０１がデータ転送可能
とみなし、自らが転送予約するために、データ通信送受
信手段１０．はステータス指示線１４Ｂにパルスを送出
することにより、これがデータ通信送受借手段ｎｏの転
送予約状態セット信号線ｎ３２に導かれ、転送予約表示
回路ｎ３をオン状態にする。The data communication transmitting/receiving means 10I that has acquired the right to use the status transfer bus 3 transmits data to the destination data communication transmitting/receiving means n.
The transfer reservation state display line n indicates whether the transfer reservation display circuit n3 in o is being reserved or not, and whether the received data batsa memory n2 is free or occupied.
31, so read this as the status reading line 14.
Read using 9. When the transfer reservation display circuit n3 is already in reservation and/or when the reception data buffer memory is occupied, the data communication transmission/reception/first stage 101 is deemed to be unable to transfer data to the data communication transmission/reception means no. The data communication transmitting/receiving means 10 has a transfer reservation display circuit n3 that turns off the status transfer bus use request line 146 and hands over the right to use the status transfer bus 3 to another data communication transmitting/receiving means other than the data communication transmitting/receiving means IO.
is not reserved and reception data buffer memory n2
When the data communication transmitting/receiving means no.
The data communication transmitting/receiving means 101 deems that data transfer is possible for the data communication transmitting/receiving means 10. By sending a pulse to the status instruction line 14B, this is led to the transfer reservation state set signal line n32 of the data communication sending/receiving/receiving means no, and turns on the transfer reservation display circuit n3.
この後データ通信送受信手段１０．は直ちにステータス
転送バス使用要求線１４８をオフにしデータ通信送受信
手段１０１以外の他のデータ通信送受信手段にステータ
ス転送バス３の使用権を明は渡すとともにデータ転送バ
ス使用要求線１４４をオンにしてデータ転送バス用競合
調停回路２に対してデータ転送バス使用要求を行う、デ
ータ転送バス用競合調停回路２は、他のデータ通信送受
信手段からのデータ転送バス使用要求と、データ通信送
受信手段ｌＯ□からの使用要求を調停し、最も優先順位
の高いものにバス使用許可を与える。この場合、データ
通信送受信手段１０Ｉにデータ転送バス使用許可が与え
られたものとする。これはデータ転送バス使用許可線１
４５をデータ転送バス用競合調停回路２がオンにするこ
とにより与えられる。データ転送バスｌの使用権を獲得
したデータ通信送受信手段１Ｇ、はそのデータ送信バッ
ファメモリ１１から予め転送予約しであるデータ通信送
受信手段ｎｏのデータ受信バッファメモリｎ２に対して
、データ転送を行う、転送の終了は制御回路１４がデー
タ転送終了報告線１５０にパルスを送出することにより
データ通信送受信手段ｎｏのデータ転送終了指示線ｎ５
１にそのパルスが導かれ、制御回路ｎ４に人力されるこ
とにより、データ通信送受信手段１０．からデータ通信
送受信手段ｎｏに対して報告される。データ転送終了報
告を受けた制御回路ｎ４は、転送予約状態リセット信号
線ｎ４３に信号を送出することにより転送予約表示回路
ｎ３の予約中表示をリセットし、さらに制御回路ｎ４が
受信バッファメモリｎ２のデータを受信バッファメモリ
読取信号線ｎ４２を介して読取り、受信バッファｎ２が
空き状態になったならば制御回路ｎ４は転送予約状態リ
セット信号線ｎ４３に信号を送出することにより、転送
予約表示回路ｎ３のバッファ塞り状態表示をリセットす
る。After this, data communication transmitting/receiving means 10. Immediately turns off the status transfer bus use request line 148, passes the right to use the status transfer bus 3 to a data communication transmitting/receiving means other than the data communication transmitting/receiving means 101, and turns on the data transfer bus use request line 144 to transfer the data. The data transfer bus contention arbitration circuit 2, which requests the transfer bus contention arbitration circuit 2 to use the data transfer bus, receives data transfer bus use requests from other data communication transmission/reception means and from the data communication transmission/reception means lO□. , and grants permission to use the bus to the one with the highest priority. In this case, it is assumed that the data communication transmitting/receiving means 10I is given permission to use the data transfer bus. This is data transfer bus use permission line 1
45 is turned on by the data transfer bus contention arbitration circuit 2. The data communication transmitting/receiving means 1G, which has acquired the right to use the data transfer bus l, transfers data from its data transmitting buffer memory 11 to the data receiving buffer memory n2 of the data communication transmitting/receiving means no, which has reserved the transfer in advance. At the end of the transfer, the control circuit 14 sends a pulse to the data transfer end report line 150, so that the data transfer end instruction line n5 of the data communication transmitting/receiving means no.
The pulse is guided to the data communication transmitting/receiving means 10.1 and inputted to the control circuit n4. is reported to the data communication transmitting/receiving means no. Upon receiving the data transfer completion report, the control circuit n4 resets the reservation indication of the transfer reservation display circuit n3 by sending a signal to the transfer reservation state reset signal line n43, and further controls the control circuit n4 to reset the data in the reception buffer memory n2. is read through the reception buffer memory read signal line n42, and when the reception buffer n2 becomes empty, the control circuit n4 sends a signal to the transfer reservation state reset signal line n43 to reset the buffer of the transfer reservation display circuit n3. Reset the blockage status display.
以上説明したように本発明は、ステータス転送バスとデ
ータ転送バスを分離し、ステータス転送バスを用いて発
受装置間でステータスの検証をデータ転送バスとは独立
に行うこと―より、ステータス検証待時間が発側装置内
で多大に発生させることなく発受装置間でデータ転送を
行うことを可能ならしめる効果がある。As explained above, the present invention separates the status transfer bus and the data transfer bus, and uses the status transfer bus to perform status verification between sending and receiving devices independently of the data transfer bus. This has the effect of making it possible to transfer data between the sending and receiving devices without consuming a large amount of time within the sending device.
第１図は本発明のデータ通信装置の一実施例を示すブロ
ック図である。
１・・・データ転送バス。
２・・・データ転送バス用競合調停回路。
３・・・ステータス転送／＜ス、
４・・・ステータス転送バス用競合調停回路、１０．２
０．・・・、ｎｏ・・・データ通信送受信手段。
１１．２１．・・・、ｎｌ・・・送信データバッファメ
モリ、１２．２２．・・・、ｎ２・・・受信データバッ
ファメモリ。
１３．２３．・・・、ｎ３・・・転送予約表示回路。
１４．２４．・・・、ｎ４・・・制御回路。
Ｉｌｌ、２１１．・・・、ｎｉｌ・・・データ送信信号
線。
１２１．２２１．・、 ｎ２１−・・データ受信信号線
、＋３１．．２３１．・・・、ｎ３１・・・転送予約状
態表示線、１３２．２３２．・・・、ｎ３２・・・転送
予約状態セット信号線１４１．２４１．・・・、ｎ４１
・・・送信バッファメモリ書込み信号線。
１４２．２４２．・・・、ｎ４２・・・受信バッファメ
モリ読取り信号線。
１４３．２４３．・・・、ｎ４３・・・転送予約状態リ
セット信号線、
１４４．２４４．・・・、ｎ４４・・・データ転送バス
使用要求線、１４５．２４５．・・・、ｎ４５・・・デ
ータ転送バス使用許可線、１４８．２４８．・・・、１
４Ｂ・・・ステータス転送バス使用要求線。
１４７．２４７．・・・、ｎ４７・・・ステータス転送
バス使用許可線、
１４８．２４８．−・・、ｎ４Ｂ・・・ステータス指示
線、１４９．２４１３．・・・、ｎ４９・・・ステータ
ス読取り線、１５０．２５０ 、・・・、ｎ５０・・・
データ転送終了報告線、１５１．２５１．・・・、ｎ５
１・・・データ転送終了指示線。FIG. 1 is a block diagram showing an embodiment of a data communication device of the present invention. 1...Data transfer bus. 2... Contention arbitration circuit for data transfer bus. 3...Status transfer/<su, 4...Conflict arbitration circuit for status transfer bus, 10.2
0. . . . no . . . data communication transmitting/receiving means. 11.21. ..., nl... Transmission data buffer memory, 12.22. ..., n2... Reception data buffer memory. 13.23. ..., n3... Transfer reservation display circuit. 14.24. ..., n4... control circuit. Ill, 211. ..., nil...data transmission signal line. 121.221. , n21-... data reception signal line, +31. ．． 231. ..., n31... Transfer reservation status display line, 132.232. ..., n32... Transfer reservation state set signal line 141.241. ..., n41
...Transmission buffer memory write signal line. 142.242. ..., n42... Receive buffer memory read signal line. 143.243. ..., n43...Transfer reservation state reset signal line, 144.244. ..., n44...Data transfer bus use request line, 145.245. ..., n45...Data transfer bus use permission line, 148.248. ..., 1
4B: Status transfer bus use request line. 147.247. ..., n47...Status transfer bus use permission line, 148.248. -..., n4B...Status indication line, 149.2413. ..., n49...Status reading line, 150.250,..., n50...
Data transfer completion report line, 151.251. ..., n5
1... Data transfer end instruction line.
Claims (1)
、データ転送手段を提供するデータ転送バスと、これと
独立なステータス情報転送手段を提供するステータス転
送バスと、各データ通信送受信手段からのデータ転送バ
スの使用要求を調停し、最も優先順位の高いものにデー
タ転送バスの使用権を与えるデータ転送バス用競合調停
回路と、各データ通信送受信手段からのステータス転送
バスの使用要求を調停し、最も優先順位の高いものにス
テータス転送バスの使用権を与えるステータス転送バス
用競合調停回路とからなり、各データ通信送受信手段は
、データ転送バスと接続された送信データバッファメモ
リおよび受信データバッファメモリと、他のデータ通信
送受信手段からのデータ転送を予約中か否かと自データ
通信送受信手段の受信データバッファメモリの空き／塞
りを表示する転送予約表示回路と、送信要求が発生する
と、送信データを送信データバッファメモリに書込み、
ステータス転送バス用競合調停回路に対してステータス
転送バス使用要求を出し、ステータス転送バス使用権が
与えられると、送信先のデータ通信送受信手段の転送予
約表示回路の内容を読取り、予約中および／または受信
データバッファ塞り状態のときはデータ転送不可能とし
てステータス転送バス使用権を返還し、非予約中かつ受
信データバッファ空き状態のときは転送予約表示回路に
予約表示を行ないステータス転送バスの使用権を返還し
、さらにデータ転送バス用競合調停回路にデータ転送バ
スの使用要求を出し、データ転送バス使用権が与えられ
ると送信先のデータ通信送受信手段の受信バッファメモ
リに対して送信データバッファメモリのデータの転送を
行ない、データ転送が終了すると、データ転送バス使用
権を返還するとともに送信先のデータ通信送受信手段に
データ転送終了報告を行ない、またデータ転送終了報告
を受けると転送予約表示回路の予約中表示をリセットし
、受信データバッファメモリのデータを読取り、受信デ
ータバッファメモリが空き状態になると転送予約表示回
路の受信データバッファメモリ塞り状態表示をリセット
する制御回路を含むデータ通信装置。A plurality of data communication transmitting/receiving means, a data transfer bus that connects these to each other and provides a data transfer means, a status transfer bus that provides a status information transfer means independent of this, and data from each data communication transmitting/receiving means. a data transfer bus contention arbitration circuit that arbitrates requests to use the transfer bus and grants the right to use the data transfer bus to the one with the highest priority; and a contention arbitration circuit for the data transfer bus that arbitrates requests to use the status transfer bus from each data communication transmitting/receiving means; It consists of a status transfer bus contention arbitration circuit that gives the right to use the status transfer bus to the one with the highest priority, and each data communication transmitting/receiving means has a transmit data buffer memory and a receive data buffer memory connected to the data transfer bus. , a transfer reservation display circuit that displays whether a data transfer from another data communication transmitting/receiving means is being reserved and whether the received data buffer memory of the own data communication transmitting/receiving means is free or full; Write to transmit data buffer memory,
When a request to use the status transfer bus is issued to the status transfer bus contention arbitration circuit and the right to use the status transfer bus is granted, the content of the transfer reservation display circuit of the data communication transmitting/receiving means of the destination is read and indicates whether the status transfer bus is reserved or not. When the receive data buffer is full, data transfer is not possible and the right to use the status transfer bus is returned, and when the receive data buffer is not reserved and the receive data buffer is empty, a reservation is displayed on the transfer reservation display circuit and the right to use the status transfer bus is returned. and sends a request to use the data transfer bus to the data transfer bus contention arbitration circuit, and when the right to use the data transfer bus is granted, the transmit data buffer memory is sent to the receive buffer memory of the destination data communication transmitter/receiver. When the data transfer is completed, the right to use the data transfer bus is returned and a data transfer completion report is sent to the data communication transmitting/receiving means at the destination, and when the data transfer completion report is received, the transfer reservation display circuit is reserved. A data communication device including a control circuit that resets a middle display, reads data in a receive data buffer memory, and resets a receive data buffer memory full state display of a transfer reservation display circuit when the receive data buffer memory becomes empty.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9624986A JPS62252237A (en) | 1986-04-24 | 1986-04-24 | Data communication equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9624986A JPS62252237A (en) | 1986-04-24 | 1986-04-24 | Data communication equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62252237A true JPS62252237A (en) | 1987-11-04 |
Family
ID=14159943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9624986A Pending JPS62252237A (en) | 1986-04-24 | 1986-04-24 | Data communication equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62252237A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS645244A (en) * | 1987-06-29 | 1989-01-10 | Oki Electric Ind Co Ltd | Control system for digital subscriber composite terminal equipment |
| JPH02117242A (en) * | 1988-10-27 | 1990-05-01 | Toshiba Corp | Bus control system for packet communication equipment |
-
1986
- 1986-04-24 JP JP9624986A patent/JPS62252237A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS645244A (en) * | 1987-06-29 | 1989-01-10 | Oki Electric Ind Co Ltd | Control system for digital subscriber composite terminal equipment |
| JPH0644766B2 (en) * | 1987-06-29 | 1994-06-08 | 沖電気工業株式会社 | Digital subscriber compound terminal control method. |
| JPH02117242A (en) * | 1988-10-27 | 1990-05-01 | Toshiba Corp | Bus control system for packet communication equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688171A (en) | Serial bus for master/slave computer system | |
| US4692862A (en) | Rapid message transmission system between computers and method | |
| US4603385A (en) | Integrated data processing/text processing system having a terminal with dual emulation and enhanced function capabilities | |
| US5787263A (en) | Method of an apparatus for controlling data transfer | |
| US6665807B1 (en) | Information processing apparatus | |
| JPS62252237A (en) | Data communication equipment | |
| KR910008451B1 (en) | Method for data exchange between a first and second processor | |
| CN1936871A (en) | Embedded type system and intermediation method | |
| JPS58107743A (en) | Data transfer system | |
| JP2000286872A5 (en) | ||
| JPS6155704B2 (en) | ||
| JPS6390240A (en) | Bus transfer controlling system | |
| JPH03269661A (en) | Bus right request system | |
| JPH06124268A (en) | Lock transfer system for multiplexed bus | |
| JPS6367702B2 (en) | ||
| JP2666782B2 (en) | Multiple bus control system | |
| JPS59177629A (en) | Data transfer system | |
| JPS60196036A (en) | Remote control output branch unit | |
| JPS6127792B2 (en) | ||
| JPS6028021B2 (en) | Data transfer control method | |
| KR900006548B1 (en) | Method of and circuit for sharing parallel data | |
| KR100962306B1 (en) | Bidirectional data transmission apparatus and the method thereof for embedded system | |
| JPS594732B2 (en) | Bus control method | |
| JPH0895927A (en) | Large scale mutual connection switch | |
| EP0125411B1 (en) | Data and text processing system having terminals with dual emulation capability |