JPS6224831B2 - - Google Patents
Info
- Publication number
- JPS6224831B2 JPS6224831B2 JP57143538A JP14353882A JPS6224831B2 JP S6224831 B2 JPS6224831 B2 JP S6224831B2 JP 57143538 A JP57143538 A JP 57143538A JP 14353882 A JP14353882 A JP 14353882A JP S6224831 B2 JPS6224831 B2 JP S6224831B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- value
- time
- tod
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007246 mechanism Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 102100022070 Serine palmitoyltransferase 3 Human genes 0.000 description 1
- 101710122568 Serine palmitoyltransferase 3 Proteins 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4825—Interrupt from clock, e.g. time of day
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Description
【発明の詳細な説明】
本発明の背景
本発明は単一の時刻（TOD）機構を有する多
重処理システムに関し、更に具体的には２つ又は
それ以上の中央処理ユニツト（CPU）における
刻時が単一の時刻機構の関数として実行される多
重処理システムにおけるタイマ・エラー訂正方法
に関する。
重処理システムに関し、更に具体的には２つ又は
それ以上の中央処理ユニツト（CPU）における
刻時が単一の時刻機構の関数として実行される多
重処理システムにおけるタイマ・エラー訂正方法
に関する。
２個のCPUが単一のハードウエア時刻機構を
共用する多重処理システムにおいて、各CPUは
共用される時刻機構を読取りかつ設定する能力を
有する。そのようなシステムにおいて、論理的に
は時刻機構と独立しているCPUタイマが、時刻
機構の関数として各CPUで維持される。そのた
め、各CPUは、ローカル・ストア（レジスタ）
中にパラメータを含む。このパラメータは時刻機
構の読取値に予め選択された数値を加えることに
よつて算出される。次いでタイマの値は、ローカ
ル・ストアのパラメータから時刻機構の読取値を
減算することによつて、算出される。
共用する多重処理システムにおいて、各CPUは
共用される時刻機構を読取りかつ設定する能力を
有する。そのようなシステムにおいて、論理的に
は時刻機構と独立しているCPUタイマが、時刻
機構の関数として各CPUで維持される。そのた
め、各CPUは、ローカル・ストア（レジスタ）
中にパラメータを含む。このパラメータは時刻機
構の読取値に予め選択された数値を加えることに
よつて算出される。次いでタイマの値は、ローカ
ル・ストアのパラメータから時刻機構の読取値を
減算することによつて、算出される。
１個のCPUが、時刻機構を変更する時刻機構
設定（SCK）命令を実行する時、記憶された
CPUタイマのパラメータが調整されねばならな
い。従つて、命令を出すCPUは時刻機構をセツ
トするのみでなく、同一の時刻機構を共用するす
べてのCPUで記憶されたCPUタイマ・パラメー
タを更新するのに使用されるTODデルタ値を発
生するため、変更の前後で時刻機構の読取値を減
算する。TODデルタ値とは、時刻機構が設定さ
れる前と設定された後におけるTODレジスタの
カウント値の差である。命令を出すCPUはTOD
デルタ値をメイン・ストレージのプロセツサ共用
部分に記憶し、CPU対CPU信号機構を介して、
全てのCPUへ時刻機構の変更を知らせる。現在
の動作単位の終り（EOP）に、各CPUは典型的
には時刻機構変更処理ルーチンと呼ばれるマイク
ロプログラムを実行する。このルーチンは、その
CPUタイマ・パラメータを更新して時刻機構の
変更を反映させるため、TODデルタ値を使用す
る。
設定（SCK）命令を実行する時、記憶された
CPUタイマのパラメータが調整されねばならな
い。従つて、命令を出すCPUは時刻機構をセツ
トするのみでなく、同一の時刻機構を共用するす
べてのCPUで記憶されたCPUタイマ・パラメー
タを更新するのに使用されるTODデルタ値を発
生するため、変更の前後で時刻機構の読取値を減
算する。TODデルタ値とは、時刻機構が設定さ
れる前と設定された後におけるTODレジスタの
カウント値の差である。命令を出すCPUはTOD
デルタ値をメイン・ストレージのプロセツサ共用
部分に記憶し、CPU対CPU信号機構を介して、
全てのCPUへ時刻機構の変更を知らせる。現在
の動作単位の終り（EOP）に、各CPUは典型的
には時刻機構変更処理ルーチンと呼ばれるマイク
ロプログラムを実行する。このルーチンは、その
CPUタイマ・パラメータを更新して時刻機構の
変更を反映させるため、TODデルタ値を使用す
る。
この処理方式は、SCK命令を実行している
CPUと時刻機構を共用しているCPUが、CPUタ
イマを使用する命令（例えばCPUタイマ設定
（SPT）命令又はCPUタイマ記憶（STPT）命
令）を同時に実行している場合を除いて、うまく
働く。もし１つのCPUでSCK命令が実行されつ
つあり、同時に他のCPUでSTPT命令が実行され
ている時、第２のCPUは、古い時刻値に基づく
ローカル・ストア・パラメータから新しい時刻値
を減算することによつて、CPUタイマ値を誤つ
て計算する。この問題を解決する１つの方法は、
同期信号方式を採用することである。この方式
は、第２のCPUが不適当な時点にクロツクを読
取ることを禁止する。しかし、この方式は複雑で
ありコストがかかる。
CPUと時刻機構を共用しているCPUが、CPUタ
イマを使用する命令（例えばCPUタイマ設定
（SPT）命令又はCPUタイマ記憶（STPT）命
令）を同時に実行している場合を除いて、うまく
働く。もし１つのCPUでSCK命令が実行されつ
つあり、同時に他のCPUでSTPT命令が実行され
ている時、第２のCPUは、古い時刻値に基づく
ローカル・ストア・パラメータから新しい時刻値
を減算することによつて、CPUタイマ値を誤つ
て計算する。この問題を解決する１つの方法は、
同期信号方式を採用することである。この方式
は、第２のCPUが不適当な時点にクロツクを読
取ることを禁止する。しかし、この方式は複雑で
ありコストがかかる。
本発明の要約
本発明に従えば、問題が生じた時、その問題か
らの復元を可能にすることによつて、同期化の必
要性を最小にする共用時刻機構修正ビツトが定義
される。CPUの任意の１つにおけるマイクロコ
ードが時刻機構を読取る時、それは時刻の値のみ
ならず共用時刻機構修正ビツトをも読取る。この
ビツトは、同一の時刻機構を共用する他のCPU
によつて時刻機構が更新された後、完了したばか
りの時刻機構読取動作が、そのCPUによつて実
行された最初のそのような動作であるかどうかを
示す。クロツク記憶（STCK）命令に対するマイ
クロコードのように、時刻機構を読取る大部分の
機能は、このビツトを無視する。他のルーチンも
このハードウエア・ビツトを質問し、それがアク
チブである時、特別の動作を実行する。
らの復元を可能にすることによつて、同期化の必
要性を最小にする共用時刻機構修正ビツトが定義
される。CPUの任意の１つにおけるマイクロコ
ードが時刻機構を読取る時、それは時刻の値のみ
ならず共用時刻機構修正ビツトをも読取る。この
ビツトは、同一の時刻機構を共用する他のCPU
によつて時刻機構が更新された後、完了したばか
りの時刻機構読取動作が、そのCPUによつて実
行された最初のそのような動作であるかどうかを
示す。クロツク記憶（STCK）命令に対するマイ
クロコードのように、時刻機構を読取る大部分の
機能は、このビツトを無視する。他のルーチンも
このハードウエア・ビツトを質問し、それがアク
チブである時、特別の動作を実行する。
STPT命令の場合、マイクロコードは共用時刻
機構修正ビツトを質問する。もしこのビツトがア
クチブであれば、記憶されたパラメータから時刻
機構の値を減算することによつて、CPUタイマ
値を計算することは、誤つた値を与える。これを
防ぐため、マイクロコードは、TODデルタ値を
記憶されたパラメータへ加え、更新された時刻機
構の値を減算することによつて、CPUタイマ値
を計算する。STPT命令の完了に続いて、マイク
ロコードは、時刻機構変更処理ルーチンを用い
て、ローカル・ストアにおけるCPUタイマ・パ
ラメータを更新する。
機構修正ビツトを質問する。もしこのビツトがア
クチブであれば、記憶されたパラメータから時刻
機構の値を減算することによつて、CPUタイマ
値を計算することは、誤つた値を与える。これを
防ぐため、マイクロコードは、TODデルタ値を
記憶されたパラメータへ加え、更新された時刻機
構の値を減算することによつて、CPUタイマ値
を計算する。STPT命令の完了に続いて、マイク
ロコードは、時刻機構変更処理ルーチンを用い
て、ローカル・ストアにおけるCPUタイマ・パ
ラメータを更新する。
同様に、SPT命令の間に、時刻機構修正ビツト
がオンであれば、時刻機構の更新された値から
TODデルタ値を減算することによつて、ローカ
ル・ストアのCPUタイマ・パラメータが計算さ
れる。そして、SPT命令マイクロコードの完了に
続いて、TODデルタ値を用いてCPUタイマ・パ
ラメータを調整するため、時刻機構変更処理ルー
チンが呼出される。
がオンであれば、時刻機構の更新された値から
TODデルタ値を減算することによつて、ローカ
ル・ストアのCPUタイマ・パラメータが計算さ
れる。そして、SPT命令マイクロコードの完了に
続いて、TODデルタ値を用いてCPUタイマ・パ
ラメータを調整するため、時刻機構変更処理ルー
チンが呼出される。
従つて、時刻機構修正ビツトは、CPUが記憶
されたパラメータを変更するための共用CPU信
号に応答することができない時、時刻機構
（CPUタイマの如き）の機能としてCPUが維持し
ているタイミング能力をCPUが回復する手段と
なるものであることがわかる。
されたパラメータを変更するための共用CPU信
号に応答することができない時、時刻機構
（CPUタイマの如き）の機能としてCPUが維持し
ているタイミング能力をCPUが回復する手段と
なるものであることがわかる。
本発明の目的は、多重処理システムにおいて、
潜在的タイム・エラーを訂正することである。
潜在的タイム・エラーを訂正することである。
本発明の他の目的は、２つのCPUが論理的に
独立したタイム機能を果すため時刻機構を使用し
ている時、多重処理システムにおける１つの
CPUが時刻機構を共用している他のCPUと動作
を動期化させることなく、上記１つのCPUが時
刻機構を変更できるようにすることである。
独立したタイム機能を果すため時刻機構を使用し
ている時、多重処理システムにおける１つの
CPUが時刻機構を共用している他のCPUと動作
を動期化させることなく、上記１つのCPUが時
刻機構を変更できるようにすることである。
実施例の説明
ここで第１図を参照すると、２個の中央処理ユ
ニツト（CPU）１０，１２が共通の時刻
（TOD）機構にインターフエースしている。TOD
機構は基本的にはカウンタであつて、そのカウン
ト値はシステム・コントローラ（SC）１５に置
かれているTODレジスタ１４に維持されてい
る。TOD機構のフオーマツト及びその動作は、
IBM社から出版されているマニユアル「IBMシス
テム／370操作解説書」（IBM System／370
Principles of Operation、＃GA22−7000−61
file MOS 370−01）の４−18頁に示されてい
る。ここでは、レジスタ１４のビツト０−５９は
時刻のカウント値を含み、ビツト６１−６３は後
に説明する状況ビツトであることを明らかにして
おくだけで十分である。
ニツト（CPU）１０，１２が共通の時刻
（TOD）機構にインターフエースしている。TOD
機構は基本的にはカウンタであつて、そのカウン
ト値はシステム・コントローラ（SC）１５に置
かれているTODレジスタ１４に維持されてい
る。TOD機構のフオーマツト及びその動作は、
IBM社から出版されているマニユアル「IBMシス
テム／370操作解説書」（IBM System／370
Principles of Operation、＃GA22−7000−61
file MOS 370−01）の４−18頁に示されてい
る。ここでは、レジスタ１４のビツト０−５９は
時刻のカウント値を含み、ビツト６１−６３は後
に説明する状況ビツトであることを明らかにして
おくだけで十分である。
CPU１０及び１２は、CPUタイミング機能を
実行する場合に、時刻機構に依存する。CPUタ
イミング機能は、SPT命令を実行することによつ
て、特定のCPU１０又は１２によつて開始され
る。SPT命令は、タイマ・パラメータを形成する
ため、調時されるべき動作の始めに、セツトされ
るべきタイマ値をレジスタ１４のカウント値へ加
え、上記タイマ・パラメータをそれぞれのレジス
タ１６又は１８に置く。その後、タイマ値は
STPT命令によつて得ることができる。STPT命
令は、現在のタイマ値を得るため、記憶されたタ
イマ・パラメータから、その時レジスタ１４にあ
るカウント値を減算する。
実行する場合に、時刻機構に依存する。CPUタ
イミング機能は、SPT命令を実行することによつ
て、特定のCPU１０又は１２によつて開始され
る。SPT命令は、タイマ・パラメータを形成する
ため、調時されるべき動作の始めに、セツトされ
るべきタイマ値をレジスタ１４のカウント値へ加
え、上記タイマ・パラメータをそれぞれのレジス
タ１６又は１８に置く。その後、タイマ値は
STPT命令によつて得ることができる。STPT命
令は、現在のタイマ値を得るため、記憶されたタ
イマ・パラメータから、その時レジスタ１４にあ
るカウント値を減算する。
CPU１０又は１２はSCK命令及びSTCK命令
を実行することができる。時刻機構が設定される
時、時刻機構を設定しているCPUは、TODデル
タ値（これは時刻機構が設定される前と設定され
た後のレジスタ１４にあるカウント値の差であ
る）を計算する。この計算されたTODデルタ値
は、メイン・ストレージ２２のシステム領域２０
にあるロケーシヨン１７及び１９に置かれる。時
刻の変更を開始したCPUは、それ自体及び他の
CPUへ、それが時刻機構を変更したこと、及び
それが時刻の現在の値と過去の値との差をメイ
ン・ストレージ２２のシステム領域２０に記憶し
たことを知らせる。この通知は、CPU１０及び
１２の内部状況レジスタ２５及び２７にあるビツ
ト２４及び２６を「１」へセツトすることによつ
て達成される。
を実行することができる。時刻機構が設定される
時、時刻機構を設定しているCPUは、TODデル
タ値（これは時刻機構が設定される前と設定され
た後のレジスタ１４にあるカウント値の差であ
る）を計算する。この計算されたTODデルタ値
は、メイン・ストレージ２２のシステム領域２０
にあるロケーシヨン１７及び１９に置かれる。時
刻の変更を開始したCPUは、それ自体及び他の
CPUへ、それが時刻機構を変更したこと、及び
それが時刻の現在の値と過去の値との差をメイ
ン・ストレージ２２のシステム領域２０に記憶し
たことを知らせる。この通知は、CPU１０及び
１２の内部状況レジスタ２５及び２７にあるビツ
ト２４及び２６を「１」へセツトすることによつ
て達成される。
各CPUにおいて、第２Ａ図及び第２Ｂ図に示
される時刻変更処理マイクロコードは、次の動作
の終り（EOP）に実行される。CPUは、メイ
ン・ストレージのシステム領域へ行き、システム
領域２０から時刻デルタ値を取出し、それを使用
して、TODデルタ値を古いCPUパラメータへ加
えることによつて、新しいCPUタイマ・パラメ
ータを計算する。TODデルタ値のビツト６０−
６３は状況ビツトである。もしビツト６３が１に
等しければ、それは、古い時刻機構値がエラー状
態にあることを示す。
される時刻変更処理マイクロコードは、次の動作
の終り（EOP）に実行される。CPUは、メイ
ン・ストレージのシステム領域へ行き、システム
領域２０から時刻デルタ値を取出し、それを使用
して、TODデルタ値を古いCPUパラメータへ加
えることによつて、新しいCPUタイマ・パラメ
ータを計算する。TODデルタ値のビツト６０−
６３は状況ビツトである。もしビツト６３が１に
等しければ、それは、古い時刻機構値がエラー状
態にあることを示す。
このシステムは、CPU１０がこの更新前のパ
ラメータを使用して計算を実行する少数の場合を
除いて良好に働く。前に言及したように、前記の
IBMマニユアルに説明される２つのプログラム命
令SPT及びSTPTの場合に重要な意味を有する。
もしこれら命令のいずれかがCPU１０又は１２
の上で実行されており、他のCPUがSCK命令を
実行していれば、誤つた計算の可能性が存在す
る。これは、レジスタ１６又は１８に記憶された
CPUタイマ・パラメータがSCK命令に先立つ時
刻機構の設定に基づいており、レジスタ１４から
新たに得られた時刻機構値が、SCK命令の後の
時刻設定に基づいているからである。本発明は、
この問題点を除去するものである。
ラメータを使用して計算を実行する少数の場合を
除いて良好に働く。前に言及したように、前記の
IBMマニユアルに説明される２つのプログラム命
令SPT及びSTPTの場合に重要な意味を有する。
もしこれら命令のいずれかがCPU１０又は１２
の上で実行されており、他のCPUがSCK命令を
実行していれば、誤つた計算の可能性が存在す
る。これは、レジスタ１６又は１８に記憶された
CPUタイマ・パラメータがSCK命令に先立つ時
刻機構の設定に基づいており、レジスタ１４から
新たに得られた時刻機構値が、SCK命令の後の
時刻設定に基づいているからである。本発明は、
この問題点を除去するものである。
SCK命令がCPU１２によて実行される時、レ
ジスタ１４の現在の内容は、前記IBMマニユアル
の９−10頁に説明されるように、その命令のオペ
ランドで指定されたメイン・ストレージのダブ
ル・ワード・ロケーシヨンの内容によつて部分的
に置換される。SCK命令に対するマイクロコー
ドの流れ図は第３図に示される。新しいTOD値
をレジスタ１４へロードする時、TOD設定信号
がレジスタ１４へ送られる。
ジスタ１４の現在の内容は、前記IBMマニユアル
の９−10頁に説明されるように、その命令のオペ
ランドで指定されたメイン・ストレージのダブ
ル・ワード・ロケーシヨンの内容によつて部分的
に置換される。SCK命令に対するマイクロコー
ドの流れ図は第３図に示される。新しいTOD値
をレジスタ１４へロードする時、TOD設定信号
がレジスタ１４へ送られる。
このTOD設定信号は、次のTOD読取動作の
間、レジスタ１４のビツト６１の状態を制御す
る。第４図に示されるように、CPU１０から出
たTOD設定信号はトリガ３０をセツトし、CPU
１２から出たTOD設定信号はトリガ３０をリセ
ツトする。トリガ３０のセツト出力は、CPU１
２のTOD読取信号と共にANDゲート３２へ送ら
れ、トリガ３０のリセツト出力は、CPU１０か
らのTOD読取信号と共にANDゲート３４へ送ら
れる。２個のANDゲート３２及び３４の出力
は、ORゲート３６でOR結合され、ORゲート３
６の出力は、時刻機構を読取つているCPUが、
最後に時刻機構をセツトしたCPUでない時（読
取CPU≠設定CPU）アツプとなる。ORゲート３
６の出力は、トリガ４０の出力と共にANDゲー
ト３８へ送られる。トリガ４０は、ビツト６１が
最後のSCK命令の後にセツトされたかどうかの
データを記憶する。もしビツト６１がSCK命令
の後にセツトされていれば、トリガ４０はリセツ
トされ、ANDゲート３８の出力は、その「読取
CPU≠設定CPU」入力の如何によらず降下した
ままである。しかし、ビツト６１が最後のSCK
命令の後にリセツトされていなければ、トリガ４
０がセツトされ、ANDゲート３８は、読取CPU
≠設定CPUである時、ビツト６１セツト信号を
発生する。これは、レジスタ１４中のビツト６１
をセツトする。ビツト６１は、トリガ４０の出力
がアツプであるが、ORゲート３６の出力がダウ
ンである時、ANDゲート２４により、次のTOD
読取信号でリセツトされる。
間、レジスタ１４のビツト６１の状態を制御す
る。第４図に示されるように、CPU１０から出
たTOD設定信号はトリガ３０をセツトし、CPU
１２から出たTOD設定信号はトリガ３０をリセ
ツトする。トリガ３０のセツト出力は、CPU１
２のTOD読取信号と共にANDゲート３２へ送ら
れ、トリガ３０のリセツト出力は、CPU１０か
らのTOD読取信号と共にANDゲート３４へ送ら
れる。２個のANDゲート３２及び３４の出力
は、ORゲート３６でOR結合され、ORゲート３
６の出力は、時刻機構を読取つているCPUが、
最後に時刻機構をセツトしたCPUでない時（読
取CPU≠設定CPU）アツプとなる。ORゲート３
６の出力は、トリガ４０の出力と共にANDゲー
ト３８へ送られる。トリガ４０は、ビツト６１が
最後のSCK命令の後にセツトされたかどうかの
データを記憶する。もしビツト６１がSCK命令
の後にセツトされていれば、トリガ４０はリセツ
トされ、ANDゲート３８の出力は、その「読取
CPU≠設定CPU」入力の如何によらず降下した
ままである。しかし、ビツト６１が最後のSCK
命令の後にリセツトされていなければ、トリガ４
０がセツトされ、ANDゲート３８は、読取CPU
≠設定CPUである時、ビツト６１セツト信号を
発生する。これは、レジスタ１４中のビツト６１
をセツトする。ビツト６１は、トリガ４０の出力
がアツプであるが、ORゲート３６の出力がダウ
ンである時、ANDゲート２４により、次のTOD
読取信号でリセツトされる。
これまでの説明からわかるように、CPU１０
又は１２が、他のCPUから来たTOD設定信号の
後に、レジスタ１４を最初に読取つた時、そのレ
ジスタにあるビツト６１は１の値を有する。その
場合、ビツト６１は０の値を有する。
又は１２が、他のCPUから来たTOD設定信号の
後に、レジスタ１４を最初に読取つた時、そのレ
ジスタにあるビツト６１は１の値を有する。その
場合、ビツト６１は０の値を有する。
レジスタ１４は、ビツト０−５９にTODカウ
ントを記憶し、ビツト６１にTOD機構修正ビツ
トを記憶する外に、ビツト６２−６３にTOD状
況情報を有する。これら２つのビツト位置に00の
値があれば、それは時刻機構がエラーであること
を示し、01の値があれば、時刻機構が設定されて
いないことを示し、10の値があれば、時刻機構が
停止されていることを示し、11の値があれば、時
刻機構が設定されていることを示す。
ントを記憶し、ビツト６１にTOD機構修正ビツ
トを記憶する外に、ビツト６２−６３にTOD状
況情報を有する。これら２つのビツト位置に00の
値があれば、それは時刻機構がエラーであること
を示し、01の値があれば、時刻機構が設定されて
いないことを示し、10の値があれば、時刻機構が
停止されていることを示し、11の値があれば、時
刻機構が設定されていることを示す。
状況レジスタ２５及び２７は、１つのビツトを
含むことができるが、それがもし「１」ビツトで
あれば、時刻機構がエラーであることを示す。更
に状況レジスタ２５及び２７は２個のビツトを含
む。これらのビツトは、CPUタイマの状況を示
す。これらビツトの１つは、もしそれが「１」で
あれば、CPUタイマが停止された状態にあるこ
とを示し、他のビツトは、もしそれが「１」であ
れば、CPUタイマがエラー状態にあることを示
す。もしCPUタイマがエラー状態にあれば、
TODパラメタ値はゼロである。もしCPUタイマ
が停止された状態にあれば、タイマの値は真の形
式にある。即ち、タイマ・パラメータは、SPT命
令のオペランド・アドレスで得られた値である。
もしCPUタイマがエラー状態でもなく、停止状
態でもなければ、それはTOD形式にある。換言
すれば、記憶されたパラメータは、SPT命令のオ
ペランド値に、SPT命令が実行された時のレジス
タ１４のカウント値を加えたものである。
含むことができるが、それがもし「１」ビツトで
あれば、時刻機構がエラーであることを示す。更
に状況レジスタ２５及び２７は２個のビツトを含
む。これらのビツトは、CPUタイマの状況を示
す。これらビツトの１つは、もしそれが「１」で
あれば、CPUタイマが停止された状態にあるこ
とを示し、他のビツトは、もしそれが「１」であ
れば、CPUタイマがエラー状態にあることを示
す。もしCPUタイマがエラー状態にあれば、
TODパラメタ値はゼロである。もしCPUタイマ
が停止された状態にあれば、タイマの値は真の形
式にある。即ち、タイマ・パラメータは、SPT命
令のオペランド・アドレスで得られた値である。
もしCPUタイマがエラー状態でもなく、停止状
態でもなければ、それはTOD形式にある。換言
すれば、記憶されたパラメータは、SPT命令のオ
ペランド値に、SPT命令が実行された時のレジス
タ１４のカウント値を加えたものである。
これまで説明した各種の状況ビツトは、SPT及
びSTPT命令を実行するマイクロコードによつて
使用される。SPT命令の詳細は、前述したIBMマ
ニユアルの10−15頁に記載される。第５図はSPT
命令マイクロコードの流れ図である。SPT命令が
デコードされ、現在のTOD値がレジスタ１４か
らフエツチされる時、レジスタ１４の状況ビツト
６２及び６３が読取られ、時刻機構がエラー状態
にあるかどうかが決定される。もし時刻機構がエ
ラー状態にあれば、CPUタイマの真の値がレジ
スタ１６に記憶され、動作が終了する。もし時刻
機構がエラー状態になければ、TOD修正ビツト
６１が検査される。前述のように、レジスタ１４
にあるTOD修正ビツト６１は、CPU（例えば１
２）がSCK命令によりレジスタ１４中のTOD値
を変更した後、他のCPU（例えば１０）が最初
にレジスタ１４を読取ろうとしたときに「１」に
セツトされ、さもなければ「０」にセツトされ
る。このビツト６１が「０」であれば、CPUタ
イマ値の計算にエラーは生じないから、第５図の
２番目のステツプでフエツチしたオペランド
（CPUタイマ値）と３番目のステツプで読取つた
レジスタ１４中のTOD値とを加算して、その結
果をタイマ・パラメータとしてレジスタ１６（又
は１８）に記憶する。
びSTPT命令を実行するマイクロコードによつて
使用される。SPT命令の詳細は、前述したIBMマ
ニユアルの10−15頁に記載される。第５図はSPT
命令マイクロコードの流れ図である。SPT命令が
デコードされ、現在のTOD値がレジスタ１４か
らフエツチされる時、レジスタ１４の状況ビツト
６２及び６３が読取られ、時刻機構がエラー状態
にあるかどうかが決定される。もし時刻機構がエ
ラー状態にあれば、CPUタイマの真の値がレジ
スタ１６に記憶され、動作が終了する。もし時刻
機構がエラー状態になければ、TOD修正ビツト
６１が検査される。前述のように、レジスタ１４
にあるTOD修正ビツト６１は、CPU（例えば１
２）がSCK命令によりレジスタ１４中のTOD値
を変更した後、他のCPU（例えば１０）が最初
にレジスタ１４を読取ろうとしたときに「１」に
セツトされ、さもなければ「０」にセツトされ
る。このビツト６１が「０」であれば、CPUタ
イマ値の計算にエラーは生じないから、第５図の
２番目のステツプでフエツチしたオペランド
（CPUタイマ値）と３番目のステツプで読取つた
レジスタ１４中のTOD値とを加算して、その結
果をタイマ・パラメータとしてレジスタ１６（又
は１８）に記憶する。
TOD修正ビツトが「１」であれば、CPUタイ
マ値の計算にエラーが生じ得るので、レジスタ１
４から読取つたTOD値を修正する必要がある。
そのため、SCK命令を実行したCPUがメイン・
ストレージ２２のシステム領域２０に書込んでい
たTODデルタ値が読取られる。このデルタ値
は、SCK命令の実行の前後におけるTOD値の差
を表わすから、レジスタ１４から読取つた新しい
TOD値からこのデルタ値を減算すると、元の
「古い」TOD値を得ることができる。次に、第５
図のマイクロコードはビツト６１〜６３の検査ス
テツプに戻り（このときビツト６１はTODレジ
スタ１４の２回目の読取りにより「０」にリセツ
トされている）、ビツト６２及び６３がエラー状
態になければ、２番目のステツプでフエツチした
CPUタイマ値に上述の「古い」TOD値を加算
し、その結果をパラメータとしてレジスタ１６又
は１８に記憶する。「古い」TOD値を必要とする
SPT命令が完了すると、今度は新しいTOD値に
合わせるために、第２Ａ図及び第２Ｂ図に示した
時刻機構変更処理マイクロコードがレジスタ１６
又は１８のパラメータを更新する。
マ値の計算にエラーが生じ得るので、レジスタ１
４から読取つたTOD値を修正する必要がある。
そのため、SCK命令を実行したCPUがメイン・
ストレージ２２のシステム領域２０に書込んでい
たTODデルタ値が読取られる。このデルタ値
は、SCK命令の実行の前後におけるTOD値の差
を表わすから、レジスタ１４から読取つた新しい
TOD値からこのデルタ値を減算すると、元の
「古い」TOD値を得ることができる。次に、第５
図のマイクロコードはビツト６１〜６３の検査ス
テツプに戻り（このときビツト６１はTODレジ
スタ１４の２回目の読取りにより「０」にリセツ
トされている）、ビツト６２及び６３がエラー状
態になければ、２番目のステツプでフエツチした
CPUタイマ値に上述の「古い」TOD値を加算
し、その結果をパラメータとしてレジスタ１６又
は１８に記憶する。「古い」TOD値を必要とする
SPT命令が完了すると、今度は新しいTOD値に
合わせるために、第２Ａ図及び第２Ｂ図に示した
時刻機構変更処理マイクロコードがレジスタ１６
又は１８のパラメータを更新する。
第６図及び第７図に示したSTPT命令のマイク
ロコードにおいても、TOD修正ビツト６１が
「１」か「０」かに応じて上述のようなステツプ
が実行される。ただし、STPT命令で最終的に記
憶されるのはCPUタイマ値である。これは、
TOD形式の場合は、レジスタ１６又は１８に記
憶れているタイマ・パラメータから「古い」
TOD値を減算することにより得られる。STPT
命令が完了すると、時刻機構変更処理マイクロコ
ードが将来の参照に備えてタイマ・パラメータを
更新する。
ロコードにおいても、TOD修正ビツト６１が
「１」か「０」かに応じて上述のようなステツプ
が実行される。ただし、STPT命令で最終的に記
憶されるのはCPUタイマ値である。これは、
TOD形式の場合は、レジスタ１６又は１８に記
憶れているタイマ・パラメータから「古い」
TOD値を減算することにより得られる。STPT
命令が完了すると、時刻機構変更処理マイクロコ
ードが将来の参照に備えてタイマ・パラメータを
更新する。
かくして、CPU１０とCPU１２との間で余分
の同期を取る必要なしに、CPUタイマに必要な
調整を行うことが可能である。
の同期を取る必要なしに、CPUタイマに必要な
調整を行うことが可能である。
第１図は本発明を含む多重処理システムのブロ
ツク図、第２Ａ図及び第２Ｂ図は時刻機構変更処
理ルーチンで使用されるマイクロコードの流れ
図、第３図は時刻機構設定（SCK）命令で使用
されるマイクロコードの流れ図、第４図は第１図
のシステム・コントローラにおける論理の図、第
５図はCPUタイマ設定（SPT）命令で使用され
るマイクロコードの流れ図、第６図及び第７図は
CPUタイマ記憶（STPT）命令で使用されるマイ
クロコードの流れ図である。 １０，１２……CPU、１４……時刻（TOD）
レジスタ、１５……システム・コントローラ、１
６，１８……レジスタ（ローカル・ストア）、１
７，１９……ロケーシヨン、２０……システム領
域、２２……メイン・ストレージ、２４，２６…
…ビツト、２５，２７……内部状況レジスタ。
ツク図、第２Ａ図及び第２Ｂ図は時刻機構変更処
理ルーチンで使用されるマイクロコードの流れ
図、第３図は時刻機構設定（SCK）命令で使用
されるマイクロコードの流れ図、第４図は第１図
のシステム・コントローラにおける論理の図、第
５図はCPUタイマ設定（SPT）命令で使用され
るマイクロコードの流れ図、第６図及び第７図は
CPUタイマ記憶（STPT）命令で使用されるマイ
クロコードの流れ図である。 １０，１２……CPU、１４……時刻（TOD）
レジスタ、１５……システム・コントローラ、１
６，１８……レジスタ（ローカル・ストア）、１
７，１９……ロケーシヨン、２０……システム領
域、２２……メイン・ストレージ、２４，２６…
…ビツト、２５，２７……内部状況レジスタ。
Claims (1)
- 【特許請求の範囲】 １ ２台のプロセツサによつて共用される時刻機
構を有し、各プロセツサは該時刻機構のカウント
値に基いて自身のタイマ値を計算し、該時刻機構
のカウント値は所与のプロセツサの命令によつて
変更されることがある多重処理システムにおい
て、 上記カウント値が変更されるとその前後におけ
るカウント値の差を記録し、 上記カウント値の変更後他のプロセツサが最初
に上記時刻機構をアクセスしたときに該プロセツ
サに上記カウント値の変更を示すビツトを供給
し、 上記他のプロセツサは上記ビツトに応答して、
上記差により自身のタイマ値の計算を修正する、 ことを特徴とするタイマ・エラー訂正方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/320,153 US4388688A (en) | 1981-11-10 | 1981-11-10 | Shared TOD clock modification bit |
| US320153 | 1981-11-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5887646A JPS5887646A (ja) | 1983-05-25 |
| JPS6224831B2 true JPS6224831B2 (ja) | 1987-05-30 |
Family
ID=23245112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57143538A Granted JPS5887646A (ja) | 1981-11-10 | 1982-08-20 | タイマ・エラ−訂正方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4388688A (ja) |
| EP (1) | EP0078916A1 (ja) |
| JP (1) | JPS5887646A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164442U (ja) * | 1987-04-16 | 1988-10-26 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4575848A (en) * | 1984-02-01 | 1986-03-11 | Westinghouse Electric Corp. | Methods and apparatus for correcting a software clock from an accurate clock |
| FI861353A (fi) * | 1985-04-03 | 1986-10-04 | Honeywell Inf Systems | Passeranordning foer stoed av multipelfunktionssystem. |
| JPH0797328B2 (ja) * | 1988-10-25 | 1995-10-18 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | フオールト・トレラント同期システム |
| US5504878A (en) * | 1991-02-04 | 1996-04-02 | International Business Machines Corporation | Method and apparatus for synchronizing plural time-of-day (TOD) clocks with a central TOD reference over non-dedicated serial links using an on-time event (OTE) character |
| DE59209027D1 (de) * | 1992-02-05 | 1998-01-02 | Siemens Ag | Aktualisierungsverfahren für Timerzellen eines Automatisierungsgeräts und Automatisierungsgerät |
| US6430592B1 (en) | 1994-06-02 | 2002-08-06 | International Business Machines Corporation | System for sharing CPU time amongst multiple users |
| US6438704B1 (en) | 1999-03-25 | 2002-08-20 | International Business Machines Corporation | System and method for scheduling use of system resources among a plurality of limited users |
| US7143226B2 (en) * | 2005-02-11 | 2006-11-28 | International Business Machines Corporation | Method and apparatus for multiplexing commands in a symmetric multiprocessing system interchip link |
| DE102005061760A1 (de) | 2005-12-23 | 2007-07-19 | Kabelschlepp Gmbh | Leitungsführungsanordnung mit verminderter Geräuschemission |
| US8117614B2 (en) * | 2006-05-19 | 2012-02-14 | International Business Machines Corporation | Extract CPU time facility |
| US7725894B2 (en) * | 2006-09-15 | 2010-05-25 | International Business Machines Corporation | Enhanced un-privileged computer instruction to store a facility list |
| US20080071502A1 (en) * | 2006-09-15 | 2008-03-20 | International Business Machines Corporation | Method and system of recording time of day clock |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3248707A (en) * | 1961-11-14 | 1966-04-26 | Ibm | Semi-asynchronous clock system |
| US3408629A (en) * | 1966-01-10 | 1968-10-29 | Nielsen A C Co | Data handling system |
| SE347826B (ja) * | 1970-11-20 | 1972-08-14 | Ericsson Telefon Ab L M | |
| US3932847A (en) * | 1973-11-06 | 1976-01-13 | International Business Machines Corporation | Time-of-day clock synchronization among multiple processing units |
| GB1548401A (en) * | 1975-10-08 | 1979-07-11 | Plessey Co Ltd | Data processing memory space allocation and deallocation arrangements |
| US4112500A (en) * | 1976-01-19 | 1978-09-05 | The Singer Company | Smoothing of updated digital data |
| US4349890A (en) * | 1979-12-28 | 1982-09-14 | International Business Machines Corp. | Time of day clock control |
-
1981
- 1981-11-10 US US06/320,153 patent/US4388688A/en not_active Expired - Lifetime
-
1982
- 1982-08-20 JP JP57143538A patent/JPS5887646A/ja active Granted
- 1982-10-05 EP EP82109186A patent/EP0078916A1/en not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164442U (ja) * | 1987-04-16 | 1988-10-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4388688A (en) | 1983-06-14 |
| JPS5887646A (ja) | 1983-05-25 |
| EP0078916A1 (en) | 1983-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0464615B1 (en) | Microcomputer equipped with DMA controller | |
| JPS6224831B2 (ja) | ||
| US6076183A (en) | Method of memory error correction by scrubbing | |
| US5715438A (en) | System and method for providing time base adjustment | |
| US5148529A (en) | Pipelined multi-stage data processor including an operand bypass mechanism | |
| US4488228A (en) | Virtual memory data processor | |
| JPS61204758A (ja) | コ・プロセツサ制御方式 | |
| JPH05204709A (ja) | プロセッサ | |
| JPH1083305A (ja) | 自己整合スタック・ポインタを有するデータ処理システムおよびその方法 | |
| JP2000330785A (ja) | 実時間プロセッサおよび命令実行方法 | |
| JPS61118838A (ja) | マイクロプログラム可能システム | |
| US4797816A (en) | Virtual memory supported processor having restoration circuit for register recovering | |
| US7447941B2 (en) | Error recovery systems and methods for execution data paths | |
| JPH011038A (ja) | 制御メモリ誤り訂正制御方式 | |
| JP2552738B2 (ja) | データ処理装置 | |
| US5787276A (en) | Microprocessor including circuit for generating signal used for tracing executed instruction stream | |
| JP2721609B2 (ja) | プログラマブルコントローラ | |
| JPH08137748A (ja) | コピーバックキャッシュを有するコンピュータ及びコピーバックキャッシュ制御方法 | |
| JPH01125633A (ja) | マルチプロセッサシステムのデバッグ法 | |
| JP2674873B2 (ja) | プログラム開発支援装置のステップ実行動作方法 | |
| JP3331695B2 (ja) | 時刻同期方法 | |
| JPH0623953B2 (ja) | 演算制御方式 | |
| JPS62130427A (ja) | メモリリ−ド／ライト方式 | |
| JPS6282436A (ja) | 情報処理装置 | |
| JPS59160896A (ja) | メモリエラ−検出・訂正方式 |