JPS62242336A - プログラマブルヒユ−ズ - Google Patents
プログラマブルヒユ−ズInfo
- Publication number
- JPS62242336A JPS62242336A JP62083111A JP8311187A JPS62242336A JP S62242336 A JPS62242336 A JP S62242336A JP 62083111 A JP62083111 A JP 62083111A JP 8311187 A JP8311187 A JP 8311187A JP S62242336 A JPS62242336 A JP S62242336A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- oxide layer
- programming
- programmable fuse
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 230000005689 Fowler Nordheim tunneling Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 3
- 230000015654 memory Effects 0.000 description 18
- 230000005684 electric field Effects 0.000 description 14
- 238000007667 floating Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 7
- 230000005641 tunneling Effects 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 101100388071 Thermococcus sp. (strain GE8) pol gene Proteins 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 210000004905 finger nail Anatomy 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- -1 most fuses Chemical compound 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
- H01H85/02—Details
- H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＩＣすなわち集積回路のヒユーズに関し、特
に集積回路に組み込まれたプログラマブルヒューズに関
する。
に集積回路に組み込まれたプログラマブルヒューズに関
する。
［従来の技術］
プログラマブルヒユーズ（ｐｒｏｇｒａｍＩｌｌａｂｌ
ｅ ｆｕｅｓｅ）を用いると、選択されたヒユーズを
変化させるのに適した電圧で集積回路の端子をバイアス
することにより、完成してパッケージされた集積回路を
所望のように構成することができる。例えば、出力信号
の極性のような集積回路の副ブションは、複数のヒユー
ズによりプログラムすることができる。
ｅ ｆｕｅｓｅ）を用いると、選択されたヒユーズを
変化させるのに適した電圧で集積回路の端子をバイアス
することにより、完成してパッケージされた集積回路を
所望のように構成することができる。例えば、出力信号
の極性のような集積回路の副ブションは、複数のヒユー
ズによりプログラムすることができる。
また集積回路のメモリは、木質的に同一の１ビツトメモ
リ素子であるセルを多数縦横に並べて構成されている。
リ素子であるセルを多数縦横に並べて構成されている。
完成した集積回路をテストしてみると、通常何個かは欠
陥のある［ルが見つかる。
陥のある［ルが見つかる。
その修理のために、集積回路メモリには、予備の（余分
な）セルとプログラマブルヒユーズが用意されているの
が普通である。このプログラマブルヒユーズはメモリ回
路を再構成Ｊるために、選択的に変化させることができ
、またヒユーズは予備のセルに欠陥のあるセルの代用を
させる。
な）セルとプログラマブルヒユーズが用意されているの
が普通である。このプログラマブルヒユーズはメモリ回
路を再構成Ｊるために、選択的に変化させることができ
、またヒユーズは予備のセルに欠陥のあるセルの代用を
させる。
電気的にプログラム可能な持久記憶回路または不揮発性
メモリ回路、すなわち絶えず電力を供給しなくてもデー
タを記憶しておくことができるメモリにおいては、メモ
リ素子は永久的なプログラマブルヒユーズか、もしくは
半永久的にプログラム可能でかつ消去可能な複数のチャ
ージトラップを備えている。メモリ素子のヒユーズは、
最初のまだ変化させていない状態にあっては、２進価値
の内の１つを表し、他方の２進価値を表すためにプログ
ラムされ、あるいは変化させられる。
メモリ回路、すなわち絶えず電力を供給しなくてもデー
タを記憶しておくことができるメモリにおいては、メモ
リ素子は永久的なプログラマブルヒユーズか、もしくは
半永久的にプログラム可能でかつ消去可能な複数のチャ
ージトラップを備えている。メモリ素子のヒユーズは、
最初のまだ変化させていない状態にあっては、２進価値
の内の１つを表し、他方の２進価値を表すためにプログ
ラムされ、あるいは変化させられる。
［発明が解決しようどする問題点］
このような集積回路のヒユーズは、一般的に、プログラ
ミングのためには、普通の集積回路の通常の動作の範囲
を相当に越えた電圧及び電流を必要とする問題がある。
ミングのためには、普通の集積回路の通常の動作の範囲
を相当に越えた電圧及び電流を必要とする問題がある。
ヒユーズをプログラムするための電力を得るには比較的
大きなアクセス（アドレッシング）トランジスタが必要
である。このトランジスタを用いると、集積回路が大き
くなる上、コストが高くなり、また通常動作中に回路の
素子にアクセスするのに要する時間ら長くなる。
大きなアクセス（アドレッシング）トランジスタが必要
である。このトランジスタを用いると、集積回路が大き
くなる上、コストが高くなり、また通常動作中に回路の
素子にアクセスするのに要する時間ら長くなる。
したがって、プログラミングのために必要な電圧が低く
、集積回路の通常の作動範囲により適合したヒユーズが
要望されている。
、集積回路の通常の作動範囲により適合したヒユーズが
要望されている。
バイポーラのＰ ＲＯＭ （ｒｌｒｏｇｒａｍｍａｂｌ
ｅ ｒｅａｄ ｏｎＩｙ ｍｅｍｏｒｙ ）素子におい
ては、一般的にヒユーズは、メモリセルを接続する多結
晶シリコンまたは金属のアクセスラインの途中にその断
面積を小さくすることにＪ：り高い電気抵抗の間隔を形
成して作られる。多結晶シリコン、またはチタニウム−
タングステンのような金属製のヒユーズは、一般のヒユ
ーズ同様、最初は閉じたく導通）状態にあり、開いたく
非導通〉状態にするようにプログラムされる。一般的に
は１５〜２０ポルｌ−の高い電圧を多結晶シリコンに印
加すると通常２５〜３０ミリアンペアの電流が流れ、こ
の電流は多結晶シリコンのヒユーズを熱して酸化し、多
結晶シリコンを絶縁性を有する２Ｍ化ケイ素（Ｓｉ０２
）とする。
ｅ ｒｅａｄ ｏｎＩｙ ｍｅｍｏｒｙ ）素子におい
ては、一般的にヒユーズは、メモリセルを接続する多結
晶シリコンまたは金属のアクセスラインの途中にその断
面積を小さくすることにＪ：り高い電気抵抗の間隔を形
成して作られる。多結晶シリコン、またはチタニウム−
タングステンのような金属製のヒユーズは、一般のヒユ
ーズ同様、最初は閉じたく導通）状態にあり、開いたく
非導通〉状態にするようにプログラムされる。一般的に
は１５〜２０ポルｌ−の高い電圧を多結晶シリコンに印
加すると通常２５〜３０ミリアンペアの電流が流れ、こ
の電流は多結晶シリコンのヒユーズを熱して酸化し、多
結晶シリコンを絶縁性を有する２Ｍ化ケイ素（Ｓｉ０２
）とする。
集積回路は通常、４窒化ケイ素（Ｓｉ３Ｎ４）。
または２酸化ケイ素、あるいは２Ｍ化ケイ素と４窒化ケ
イ素をはさんだサンドインチ状の防護パッシベーション
層（ｐａｓｓｉｖａｔｉｏｎ １ａｙｅｒ ）で覆われ
ている。しかし、多結晶シリコン製または金属製のヒユ
ーズの酸化による熱は、被着しであるパッシベーション
層を破壊してしまう可能性がある。
イ素をはさんだサンドインチ状の防護パッシベーション
層（ｐａｓｓｉｖａｔｉｏｎ １ａｙｅｒ ）で覆われ
ている。しかし、多結晶シリコン製または金属製のヒユ
ーズの酸化による熱は、被着しであるパッシベーション
層を破壊してしまう可能性がある。
そのため、ヒユーズをプロフログラムしている間に放熱
することができるように、ヒユーズの真上のパッシベー
ション層に開口部を聞けておく必要がある。ところがあ
いにく、集積回路パッケージに入り込／υだいくらかの
環境水分は、多結晶シリコン製ヒユーズをどばすことに
より高温に加熱され、パッシベーション層におおわれて
いない導線や電気接点を腐食させてしまう。そこで、多
結晶シリコン製または金属製のヒユーズを使用する集積
回路ではセラミック製のパッケージで密封する必要がで
てくるが、伯のヒユーズで使用されるプラスチック製の
パッケージに比較してかなり高価になる問題がある。
することができるように、ヒユーズの真上のパッシベー
ション層に開口部を聞けておく必要がある。ところがあ
いにく、集積回路パッケージに入り込／υだいくらかの
環境水分は、多結晶シリコン製ヒユーズをどばすことに
より高温に加熱され、パッシベーション層におおわれて
いない導線や電気接点を腐食させてしまう。そこで、多
結晶シリコン製または金属製のヒユーズを使用する集積
回路ではセラミック製のパッケージで密封する必要がで
てくるが、伯のヒユーズで使用されるプラスチック製の
パッケージに比較してかなり高価になる問題がある。
Ｆ Ｐ ＲＱ Ｍ （ｅｌｅｃｔｏｒｉｃａｌｌｙ
ｐｒｏｇｏｒａｎ＋ｍａｂｌｅ ＲＯＭ＞も電界効
！ｆ！素子から構成される。米国特許第４，５０２，２
０８号は、第１図に示すＪ、うに、基板１１に形成され
たヒコーズ１０を開示している。ヒユーズ１０は、Ｖ形
溝１２に５００＋５０オンゲス］・ロームの酸化物誘電
層１４を設け、この層１４を多結晶シリコン電極１６で
覆うことにより形成されている。多結晶シリコン電極１
６は図示はしていないが、付属するアクセストランジス
タのソース部に接続されている。アクセストランジスタ
のゲートとトレインの両方に印加されたプログラムのた
めの電圧は、電界を生じさせるために、多結晶シリコン
電極１６をバイアスする。電界はＶ形溝１２の頂点に集
中する。このため電子は、酸化物誘電層１４を通り扱り
て引っ張られ、酸化物誘電層１４の中の分子結合を引裂
く、すなわち「破壊（ｒｕｐｔｕｒｅｓ） Ｊをもたら
す激しい電流となる。
ｐｒｏｇｏｒａｎ＋ｍａｂｌｅ ＲＯＭ＞も電界効
！ｆ！素子から構成される。米国特許第４，５０２，２
０８号は、第１図に示すＪ、うに、基板１１に形成され
たヒコーズ１０を開示している。ヒユーズ１０は、Ｖ形
溝１２に５００＋５０オンゲス］・ロームの酸化物誘電
層１４を設け、この層１４を多結晶シリコン電極１６で
覆うことにより形成されている。多結晶シリコン電極１
６は図示はしていないが、付属するアクセストランジス
タのソース部に接続されている。アクセストランジスタ
のゲートとトレインの両方に印加されたプログラムのた
めの電圧は、電界を生じさせるために、多結晶シリコン
電極１６をバイアスする。電界はＶ形溝１２の頂点に集
中する。このため電子は、酸化物誘電層１４を通り扱り
て引っ張られ、酸化物誘電層１４の中の分子結合を引裂
く、すなわち「破壊（ｒｕｐｔｕｒｅｓ） Ｊをもたら
す激しい電流となる。
しかし、この電流は付属するアクセストランジスタにお
ける同じ厚さのプレーナーゲート酸化物を破壊すること
はない。ヒユーズの酸化物誘電層１４の絶縁破壊がうま
くいくように、酸化物誘電層１４は、アクレス１〜ラン
ジスタのゲート酸化物（８００〜１０００７１ングスト
ローム）より薄＜ （５００オングストローム）作るこ
とができる。ヒコーズをプログラムするのに使用される
０、３ミリワツトの電力ならばそう大きなアクセストラ
ンジスタを必要としないが、２５ボルトのプログラミン
グ電圧は、ヒユーズ１０が使用される普通の集積回路メ
モリの通常の作動範囲よりはるかに大きい。
ける同じ厚さのプレーナーゲート酸化物を破壊すること
はない。ヒユーズの酸化物誘電層１４の絶縁破壊がうま
くいくように、酸化物誘電層１４は、アクレス１〜ラン
ジスタのゲート酸化物（８００〜１０００７１ングスト
ローム）より薄＜ （５００オングストローム）作るこ
とができる。ヒコーズをプログラムするのに使用される
０、３ミリワツトの電力ならばそう大きなアクセストラ
ンジスタを必要としないが、２５ボルトのプログラミン
グ電圧は、ヒユーズ１０が使用される普通の集積回路メ
モリの通常の作動範囲よりはるかに大きい。
加えて、Ｖ形溝１２の深さ、すなわち基板１１の中への
Ｖ形溝１２の頂点の入り込み具合を制御するのは困難で
ある。また、今のところ、酸化物誘電層１４を前述のよ
うに薄（製造できるとは考えにくい。なぜなら、Ｅ Ｅ
Ｐ ＲＯＭ （ｅｌｅｃｔｒｉｃａｌｌｙＥＰＲＯＨ）
のセパシー１〜技術（５ｅｐａｒａｔｅ ｔｅｃｈｎｏ
＋ｏｇ■）における坦在の進歩においてでさえ、薄い酸
化物を信頼に足りる（よどに複製し得ないからである。
Ｖ形溝１２の頂点の入り込み具合を制御するのは困難で
ある。また、今のところ、酸化物誘電層１４を前述のよ
うに薄（製造できるとは考えにくい。なぜなら、Ｅ Ｅ
Ｐ ＲＯＭ （ｅｌｅｃｔｒｉｃａｌｌｙＥＰＲＯＨ）
のセパシー１〜技術（５ｅｐａｒａｔｅ ｔｅｃｈｎｏ
＋ｏｇ■）における坦在の進歩においてでさえ、薄い酸
化物を信頼に足りる（よどに複製し得ないからである。
消去可能なｐＲｏｖ （ＥｐＲｏＭ＞におｔＪＪるメモ
リ素子は永久的にプログラムされるヒコーズというより
はむしろ、複数のチャージミルラップによって非破壊的
に（可逆的に）プログラムされるものである。ＦＰＲＯ
Ｍの一つの型であるフローティングゲートアバランシェ
接合ＭＯ８（ＦＡＭＯ８）は、第２図に符号２０で示し
たＪ：うな構造である。後述するように、これにもヒユ
ーズを使用できる。ＥＰＲＯＭとして使用される場合、
ゲート２３が電気的に接続されておらずフロート（［１
ｏａｔ ） Ｌ／ていることを除（）ば、椙）告２０は
ＮＭＯＳトランジスタと基本的に同様に動作する。ソー
ス２１を接地電位に維持しておき、ドレイン２６に印加
された１５〜５０ポル１〜のパルスをチャンネルドレイ
ンＰＮ接合２５に逆バイアスする。これにより、熱によ
って発生した電子は、衝突によって他の電子をはじき出
し、電子とホールの絹の数を増大させるのに充分な力に
まで加速され、約１ナノアンペア（ｎＡ）のアバランシ
ェ降伏電流が発生する。衝突により、土層の酸化物層２
４へ熱電子が注入され、いくつかの電子を分散させる。
リ素子は永久的にプログラムされるヒコーズというより
はむしろ、複数のチャージミルラップによって非破壊的
に（可逆的に）プログラムされるものである。ＦＰＲＯ
Ｍの一つの型であるフローティングゲートアバランシェ
接合ＭＯ８（ＦＡＭＯ８）は、第２図に符号２０で示し
たＪ：うな構造である。後述するように、これにもヒユ
ーズを使用できる。ＥＰＲＯＭとして使用される場合、
ゲート２３が電気的に接続されておらずフロート（［１
ｏａｔ ） Ｌ／ていることを除（）ば、椙）告２０は
ＮＭＯＳトランジスタと基本的に同様に動作する。ソー
ス２１を接地電位に維持しておき、ドレイン２６に印加
された１５〜５０ポル１〜のパルスをチャンネルドレイ
ンＰＮ接合２５に逆バイアスする。これにより、熱によ
って発生した電子は、衝突によって他の電子をはじき出
し、電子とホールの絹の数を増大させるのに充分な力に
まで加速され、約１ナノアンペア（ｎＡ）のアバランシ
ェ降伏電流が発生する。衝突により、土層の酸化物層２
４へ熱電子が注入され、いくつかの電子を分散させる。
ゲート酸化物層２７１１は、この電流にＪ−り逆の竹田
を及ぼされることはない。ゲート酸化物層２４を突き抜
けたいくつかの電子は、７０−ティングゲート２３中の
チャージトラップに捕獲される。そして、チャンネル２
２の伝導しきい値を決定する電界に影響を与え、それに
よってセル２０がプログラムされる。フローティングゲ
ート２３に紫外線を照射すると、捕獲されていた電子が
励起され、そのうちのいくつかはゲート２３の底部から
ゲート酸化物層２４を抜【プてチャンネルである基板２
２へ放出される。これによってフローティングゲート２
３から電荷を取除くことになる。すなわちセルが「消去
」される。ＥＰＲＯＭは普通セラミック製パッケージ（
図示していない）に収容されている。このパッケージに
は、紫外線が当てられるようにフローティングゲルトの
」一部のところに水晶からなる窓が設ｃＪられている。
を及ぼされることはない。ゲート酸化物層２４を突き抜
けたいくつかの電子は、７０−ティングゲート２３中の
チャージトラップに捕獲される。そして、チャンネル２
２の伝導しきい値を決定する電界に影響を与え、それに
よってセル２０がプログラムされる。フローティングゲ
ート２３に紫外線を照射すると、捕獲されていた電子が
励起され、そのうちのいくつかはゲート２３の底部から
ゲート酸化物層２４を抜【プてチャンネルである基板２
２へ放出される。これによってフローティングゲート２
３から電荷を取除くことになる。すなわちセルが「消去
」される。ＥＰＲＯＭは普通セラミック製パッケージ（
図示していない）に収容されている。このパッケージに
は、紫外線が当てられるようにフローティングゲルトの
」一部のところに水晶からなる窓が設ｃＪられている。
この水晶の窓は、放射線を締め山号ためにカバーをする
ことができる。また、ＦＰＲＯＭを水晶の窓がついてい
ない、より安価なプラスチック製パッケージに収容する
こともできる。これは消去できない、すなわち一度だけ
プログラム可能なＥＦＲＯＭになり、ＰＲＯＭと同じも
のになる。
ことができる。また、ＦＰＲＯＭを水晶の窓がついてい
ない、より安価なプラスチック製パッケージに収容する
こともできる。これは消去できない、すなわち一度だけ
プログラム可能なＥＦＲＯＭになり、ＰＲＯＭと同じも
のになる。
マツフェルロイ（ＨｃＥＩｒｏｙ ）に付与された米国
特許第４，５０７，７５７号には、第２図に示すような
酸化物ヒユーズが説明されている。これはＦＡＭＯ８−
ＥＰＲＯＭトランジスタと同種のものであるが、ゲート
２３は７０−ティングゲートではむくリード線（図示し
ていない）に接続されている。
特許第４，５０７，７５７号には、第２図に示すような
酸化物ヒユーズが説明されている。これはＦＡＭＯ８−
ＥＰＲＯＭトランジスタと同種のものであるが、ゲート
２３は７０−ティングゲートではむくリード線（図示し
ていない）に接続されている。
ヒユーズ２０は、２０ボルトでチャンネル・ボディード
レインＰＮ接合２５を逆バイアスして激しいアバランシ
ェ降伏を生じさせることにより、一度だけプログラムさ
れる。分散−注入電子は、酸化物層２４を熱し、燃焼さ
せると、隣接する多結晶シリコンが溶解した部分に穴を
残し、ゲート２３とドレイン２６をショートさせる。酸
化物層２４は、薄くなるように（約３００オンゲスｌ−
［１−ム）、そしてアクセストランジスタ（図示してい
ない）で用いられる約６００オングストロームの厚さの
ゲート酸化物よりも低い降伏特性を持つように別個の処
理工程で形成される。ゲート２３に印加される２０ボル
トのバイアスにより、ゲー１〜２３とドレイン２６との
間に電界プレート効宋が生じ、これにより酸化物層２４
が確実にアバランシェ降伏するのに必要な電圧を約２０
ボルトまで減じる。これは第１図に示したヒユーズ１０
のプログラムのための電圧よりも低いが、一般的な集積
回路の通常の作動範囲をまだ上回っており、調和しく７
い。プログラムされないヒユーズのＰＮ接合２５は、２
５ポル１−の電圧に耐えなければならず、このためヒユ
ーズ２０のサイズを「スケールダウン（縮小）」するこ
とが非常に困難になる。
レインＰＮ接合２５を逆バイアスして激しいアバランシ
ェ降伏を生じさせることにより、一度だけプログラムさ
れる。分散−注入電子は、酸化物層２４を熱し、燃焼さ
せると、隣接する多結晶シリコンが溶解した部分に穴を
残し、ゲート２３とドレイン２６をショートさせる。酸
化物層２４は、薄くなるように（約３００オンゲスｌ−
［１−ム）、そしてアクセストランジスタ（図示してい
ない）で用いられる約６００オングストロームの厚さの
ゲート酸化物よりも低い降伏特性を持つように別個の処
理工程で形成される。ゲート２３に印加される２０ボル
トのバイアスにより、ゲー１〜２３とドレイン２６との
間に電界プレート効宋が生じ、これにより酸化物層２４
が確実にアバランシェ降伏するのに必要な電圧を約２０
ボルトまで減じる。これは第１図に示したヒユーズ１０
のプログラムのための電圧よりも低いが、一般的な集積
回路の通常の作動範囲をまだ上回っており、調和しく７
い。プログラムされないヒユーズのＰＮ接合２５は、２
５ポル１−の電圧に耐えなければならず、このためヒユ
ーズ２０のサイズを「スケールダウン（縮小）」するこ
とが非常に困難になる。
現在、ＥＰＲＯＭの大きさは、１．２５ミクロンの幅の
ラインにまでスケールダウンされており、２５０オング
ストロームの厚さのゲート酸化物層を有している。
ラインにまでスケールダウンされており、２５０オング
ストロームの厚さのゲート酸化物層を有している。
Ｅ Ｅ Ｐ ＲＯＭ （ｅｌｅｃｔｒｉｃａｌｌｙ ｅ
ｒａｓｅａｂｌｅ ｐｒｏｇｒａｍａｂｌｅ ＲＯＭ
、図示していない）は、ＥＰＲＯＭに類似するフロー
ティングゲートトンネル酸化物（ｆｌｏａｔｉｎｐ ｏ
ａｔｅ ｔｕｎｎｅｌ ｏｘｉｄｅ、 Ｆ Ｌ ＯＴ
ＯＸ ）構造により形成される。制御ゲートに印加され
る高いプログラミング（または「出き込み」）電圧（２
０ボルト）により、電界が作り出される。この電界は、
フォウラーノルトハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅ
ＩＩｌ）トンネリングにより、熱的に成長した］〜ンネ
ル酸化物の薄い（５０〜２００オングストローム）層を
通して、接地されたチャンネルから電子を引っ張る。電
子は７０−ティングゲート中に捕獲され、下層のチャン
ネルにおける電界に影響を与えるためにとどめられ、そ
れによってしきい値電圧をプログラムする。これはＥＰ
ＲＯＭの場合と同様である。以前に書き込まれた電荷を
中和するためには、薄いトンネル酸化物を通してホール
を引っ張るような書き込みＮ位と反対の電位を印加して
、制御ゲートの電荷を消去する。ＥＰＲＯＭについての
ある先行技術の場合、一度だけプログラムできるメモリ
素子は、ヒユーズによらずに、予備のＥＰＲＯＭのセル
による。予備のＥＰＲＯＭのセルは特別の製造過程を要
することはなく、通常の集積回路の電圧のレベルを用い
てプログラムできるが、他のヒユーズよりもサイズが大
きい。また、消去可能なセルは電荷を漏らしやすく、結
局消去されたくプログラムされない）状態に戻ってしま
う。
ｒａｓｅａｂｌｅ ｐｒｏｇｒａｍａｂｌｅ ＲＯＭ
、図示していない）は、ＥＰＲＯＭに類似するフロー
ティングゲートトンネル酸化物（ｆｌｏａｔｉｎｐ ｏ
ａｔｅ ｔｕｎｎｅｌ ｏｘｉｄｅ、 Ｆ Ｌ ＯＴ
ＯＸ ）構造により形成される。制御ゲートに印加され
る高いプログラミング（または「出き込み」）電圧（２
０ボルト）により、電界が作り出される。この電界は、
フォウラーノルトハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅ
ＩＩｌ）トンネリングにより、熱的に成長した］〜ンネ
ル酸化物の薄い（５０〜２００オングストローム）層を
通して、接地されたチャンネルから電子を引っ張る。電
子は７０−ティングゲート中に捕獲され、下層のチャン
ネルにおける電界に影響を与えるためにとどめられ、そ
れによってしきい値電圧をプログラムする。これはＥＰ
ＲＯＭの場合と同様である。以前に書き込まれた電荷を
中和するためには、薄いトンネル酸化物を通してホール
を引っ張るような書き込みＮ位と反対の電位を印加して
、制御ゲートの電荷を消去する。ＥＰＲＯＭについての
ある先行技術の場合、一度だけプログラムできるメモリ
素子は、ヒユーズによらずに、予備のＥＰＲＯＭのセル
による。予備のＥＰＲＯＭのセルは特別の製造過程を要
することはなく、通常の集積回路の電圧のレベルを用い
てプログラムできるが、他のヒユーズよりもサイズが大
きい。また、消去可能なセルは電荷を漏らしやすく、結
局消去されたくプログラムされない）状態に戻ってしま
う。
本発明の目的は、ＭＯ８集積回路素子の製造にあたって
新たな工程を加えることなく、あるいは加えたとしても
最小に留めたままで、小さく、あまり高いプログラミン
グ電圧を必要とせず、伝搬遅延が小さく、信頼性が高く
、上層を開かなくて済み、プラスチック製パッケージに
収容された回路においても使用できるような、−爪だけ
プログラムできるようなヒユーズを提供することにある
。
新たな工程を加えることなく、あるいは加えたとしても
最小に留めたままで、小さく、あまり高いプログラミン
グ電圧を必要とせず、伝搬遅延が小さく、信頼性が高く
、上層を開かなくて済み、プラスチック製パッケージに
収容された回路においても使用できるような、−爪だけ
プログラムできるようなヒユーズを提供することにある
。
Ｌ問題点を解決するための手段］
本発明は、その一実施例を示す第３図に見られるように
、半導体基板３１の上面部上及び上面部中に形成される
集積回路のプログラマブルヒユーズ３０において、上記
従来のヒユーズの有する問題点を解演する。本発明のヒ
ユーズは、半導体基板３１の上面部に隣接して該基板３
１中に設けられた下側電極領域３２と、下側電極領域３
２を覆って前記上面部の中及び上に形成される酸化物層
３４と、酸化物層３４を覆って６１着される上側電極３
６とを具備して構成される。そして酸化物層３４は、プ
ログラムのためにバイアスが印加されると該酸化物ｍ３
４に損傷を与えるフォウラーノルトハイムトンネリング
電流を導くのに適当な厚さを有している。また上側電極
３６は酸化物層３４を通して該上側電極３６と下側電極
領域３２との間にプログラムのためのバイアスを印加す
るために一つの回路で基板３１と接続可能であり、且つ
フオウラーノルトハイムトンネリング電流により酸化物
層３４が損傷を受けると下側電極領域３２に導電接続を
形成する材料で形成されている。
、半導体基板３１の上面部上及び上面部中に形成される
集積回路のプログラマブルヒユーズ３０において、上記
従来のヒユーズの有する問題点を解演する。本発明のヒ
ユーズは、半導体基板３１の上面部に隣接して該基板３
１中に設けられた下側電極領域３２と、下側電極領域３
２を覆って前記上面部の中及び上に形成される酸化物層
３４と、酸化物層３４を覆って６１着される上側電極３
６とを具備して構成される。そして酸化物層３４は、プ
ログラムのためにバイアスが印加されると該酸化物ｍ３
４に損傷を与えるフォウラーノルトハイムトンネリング
電流を導くのに適当な厚さを有している。また上側電極
３６は酸化物層３４を通して該上側電極３６と下側電極
領域３２との間にプログラムのためのバイアスを印加す
るために一つの回路で基板３１と接続可能であり、且つ
フオウラーノルトハイムトンネリング電流により酸化物
層３４が損傷を受けると下側電極領域３２に導電接続を
形成する材料で形成されている。
［発明の作用］
本発明は、上記の目的を達成するために、フォウラーノ
ルトハイムトンネリングによりプログラムできるヒユー
ズを提供する。このフＡウラーノルトハイムトンネリン
グによる機構は、従来技術によるヒユーズのプログラミ
ング機構よりも低い電圧において、より薄い酸化物層中
で起こる。適当な厚さの酸化物層を通り抜けるフォウラ
ーノルトハイムトンネリングは、より厚い酸化物層から
形成される従来技術ににるヒユーズにおいて利用されて
いるアバランシェ降伏に比較して、ヒユーズ領域の耐性
とプログラミング電圧の面で、より広い範囲に渡って期
待でき、それゆえより信頼性が高い。プログラミング電
圧が低いため、本発明によるヒユーズを使用すれば、サ
ブミクロン（ＳＵｂ−１ｃｒｏｎ）のライン幅の技術を
用いることにより、スケールダウンを図ることができる
。また、酸化物中の欠陥が所定の分布であるならば、酸
化物層が薄いほど欠陥も少なくなるであろうから、この
点においても本発明により構成したヒユーズは信頼性を
改善するのに寄与している。
ルトハイムトンネリングによりプログラムできるヒユー
ズを提供する。このフＡウラーノルトハイムトンネリン
グによる機構は、従来技術によるヒユーズのプログラミ
ング機構よりも低い電圧において、より薄い酸化物層中
で起こる。適当な厚さの酸化物層を通り抜けるフォウラ
ーノルトハイムトンネリングは、より厚い酸化物層から
形成される従来技術ににるヒユーズにおいて利用されて
いるアバランシェ降伏に比較して、ヒユーズ領域の耐性
とプログラミング電圧の面で、より広い範囲に渡って期
待でき、それゆえより信頼性が高い。プログラミング電
圧が低いため、本発明によるヒユーズを使用すれば、サ
ブミクロン（ＳＵｂ−１ｃｒｏｎ）のライン幅の技術を
用いることにより、スケールダウンを図ることができる
。また、酸化物中の欠陥が所定の分布であるならば、酸
化物層が薄いほど欠陥も少なくなるであろうから、この
点においても本発明により構成したヒユーズは信頼性を
改善するのに寄与している。
ヒユーズは、ＥＰＲＯＭにおける本発明の一実施例に従
って製造されるが、ヒユーズ酸化物のためにはトンネル
酸化物層を用い、またヒユーズの上側電極のためにはフ
ローティングゲート多結晶シリコンを用いることによっ
て、何ら特別の製造 １６一 工程を要しない。また、ＥＰＯＲＯＭにおける本発明の
別の実施例に従ったとしても、一つのマスクと工程を付
は加えるだけでヒユーズを作ることができる。本発明の
ヒユーズは従来可能であったよりも小さく、より安価に
、より高い信頼性を有する、例えば、ＥＥＰＲＯＭ、Ｅ
ＰＲＯＭ、あるいは一度だけプログラムできるＥＰＲＯ
Ｍを製造するのに利用することができる。
って製造されるが、ヒユーズ酸化物のためにはトンネル
酸化物層を用い、またヒユーズの上側電極のためにはフ
ローティングゲート多結晶シリコンを用いることによっ
て、何ら特別の製造 １６一 工程を要しない。また、ＥＰＯＲＯＭにおける本発明の
別の実施例に従ったとしても、一つのマスクと工程を付
は加えるだけでヒユーズを作ることができる。本発明の
ヒユーズは従来可能であったよりも小さく、より安価に
、より高い信頼性を有する、例えば、ＥＥＰＲＯＭ、Ｅ
ＰＲＯＭ、あるいは一度だけプログラムできるＥＰＲＯ
Ｍを製造するのに利用することができる。
し実施例］
以下、本発明の実施例について、図に従って説明する。
第３図のヒユーズ３０は本発明の好ましい実施例を図示
したものである。ヒユーズ３０Ｉよ、最初は非導通（開
いた）状態であり、そして、低０温度でプログラム（変
化）され、導通（閉じた）状態になる。それゆえ被せで
あるパッシベーションは破損されない。従って、ヒユー
ズ３０は環境ｈ）らの特別な保護を必要とせず、プラス
チックでパッケージした、特にＥＥＰＲＯＭやＥＰＲＯ
Ｍのような回路の中に使用するのに適している。ヒユー
ズ３０をプルグラムするためには約１５ボルト、数マイ
クロアンペアの電流を要Ｊ−るが、これは従来技術によ
るヒユーズをプログラムする電圧に比べて低く、普通の
集積回路の作動範囲により調和している。
したものである。ヒユーズ３０Ｉよ、最初は非導通（開
いた）状態であり、そして、低０温度でプログラム（変
化）され、導通（閉じた）状態になる。それゆえ被せで
あるパッシベーションは破損されない。従って、ヒユー
ズ３０は環境ｈ）らの特別な保護を必要とせず、プラス
チックでパッケージした、特にＥＥＰＲＯＭやＥＰＲＯ
Ｍのような回路の中に使用するのに適している。ヒユー
ズ３０をプルグラムするためには約１５ボルト、数マイ
クロアンペアの電流を要Ｊ−るが、これは従来技術によ
るヒユーズをプログラムする電圧に比べて低く、普通の
集積回路の作動範囲により調和している。
ヒユーズ３０は、下側電極（下側電極領域）３２と、酸
化物層３４と、上側電極３６とからなり、基板３１の中
及びその上に形成されている。共に集積回路を形成する
メモリ素子のような伯の素子（図示していない）も基板
に形成される。基板３１は真性半導体でもＰ型またはＮ
型の不純物でドープしたものでもよい。基板３１はＰ型
またはＮ型の不純物でさらにドープされ、下側電極３２
が形成される。
化物層３４と、上側電極３６とからなり、基板３１の中
及びその上に形成されている。共に集積回路を形成する
メモリ素子のような伯の素子（図示していない）も基板
に形成される。基板３１は真性半導体でもＰ型またはＮ
型の不純物でドープしたものでもよい。基板３１はＰ型
またはＮ型の不純物でさらにドープされ、下側電極３２
が形成される。
酸化物層３４の厚さは、プログラムするために所定の電
圧でバイアスされたときに酸化物層３４に損傷を与える
フオウラーノルトハイムトンネリング電流を導くのに適
当な厚さに定められる。酸化物層３４は好ましくは約８
０〜１００Ｊングストロームの薄さに作られる。尚実験
では１１０オングストロームの厚さの酸化物層３／Ｉに
、１５Ｖのプログラミング電圧を印加してフｔウラーノ
ルトハイムトンネリング電流を流し、酸化物層２４に小
さな穴を開けることができることが確認された。尚、確
実で不変のプログラミングをするのに十分高い品質の酸
化物層３４を作るには、基板３１の表面を好ましくは塩
酸（トＩ ＣＬ ）で、次にアンモニア（Ｎｌ−１４０
８）で予めよく洗っておかなければならない。酸化物層
３４は、好ましくは下側電極３２の表面上に約４平方ミ
クロン以−にの領域を熱的に生長させる。ＦＥＰＲＯＭ
に用いられるヒユーズ３０は、トンネル酸化物層と同時
に形成するのが好ましい。また、ＥＰＲＯＭにおいては
、ヒユーズ３０用の酸化物層３４を形成するためには、
通常の製造■稈の外に、別にマスクを１つ加え、熱サイ
クルを１つ加えることが必要になる。
圧でバイアスされたときに酸化物層３４に損傷を与える
フオウラーノルトハイムトンネリング電流を導くのに適
当な厚さに定められる。酸化物層３４は好ましくは約８
０〜１００Ｊングストロームの薄さに作られる。尚実験
では１１０オングストロームの厚さの酸化物層３／Ｉに
、１５Ｖのプログラミング電圧を印加してフｔウラーノ
ルトハイムトンネリング電流を流し、酸化物層２４に小
さな穴を開けることができることが確認された。尚、確
実で不変のプログラミングをするのに十分高い品質の酸
化物層３４を作るには、基板３１の表面を好ましくは塩
酸（トＩ ＣＬ ）で、次にアンモニア（Ｎｌ−１４０
８）で予めよく洗っておかなければならない。酸化物層
３４は、好ましくは下側電極３２の表面上に約４平方ミ
クロン以−にの領域を熱的に生長させる。ＦＥＰＲＯＭ
に用いられるヒユーズ３０は、トンネル酸化物層と同時
に形成するのが好ましい。また、ＥＰＲＯＭにおいては
、ヒユーズ３０用の酸化物層３４を形成するためには、
通常の製造■稈の外に、別にマスクを１つ加え、熱サイ
クルを１つ加えることが必要になる。
酸化物層３４の表面には、上側電極３６を形成すべく、
多結晶シリコンの層がある適当な厚さに付着または被着
され、この層は適当な電気伝導度にドープされている。
多結晶シリコンの層がある適当な厚さに付着または被着
され、この層は適当な電気伝導度にドープされている。
ＦＰＲＯＭあるいは［ＥＦＰＲＯＭにおいて用いられる
ヒユーズ３０においては、上側雷Ｉ！′＋３６は多結晶
シリコンのフローティングゲ−１−または制御ゲート層
から形成づるのが好ましい。ヒユーズ３０は最初はメガ
オームの範囲の非常に高い抵抗値を有する。
ヒユーズ３０においては、上側雷Ｉ！′＋３６は多結晶
シリコンのフローティングゲ−１−または制御ゲート層
から形成づるのが好ましい。ヒユーズ３０は最初はメガ
オームの範囲の非常に高い抵抗値を有する。
基板３１を接地状態に保持した上で、導線（図示してい
ない）を通じて１０ポル１−かそれ以上の電圧を上側電
極３６に印加することににリヒューズ３０はプログラム
される。実際的に絶対確実にプログラムするためには、
好ましくは１５ボルトの電圧を上側電極３６に印加する
。上側電極３６の電位は、酸化物層３／Ｉを横切って電
界を確立する。この電界により下側電極３２から酸化物
層３４を通って１マイクロアンペアの範囲のフォウラー
ノルトハイムトンネリング電流が流れる。この電流は、
酸化物層３４をブレイクダウンすなわち降伏させるのに
十分な大きさである。
ない）を通じて１０ポル１−かそれ以上の電圧を上側電
極３６に印加することににリヒューズ３０はプログラム
される。実際的に絶対確実にプログラムするためには、
好ましくは１５ボルトの電圧を上側電極３６に印加する
。上側電極３６の電位は、酸化物層３／Ｉを横切って電
界を確立する。この電界により下側電極３２から酸化物
層３４を通って１マイクロアンペアの範囲のフォウラー
ノルトハイムトンネリング電流が流れる。この電流は、
酸化物層３４をブレイクダウンすなわち降伏させるのに
十分な大きさである。
上述の通り、上側電極３６は酸化物層３４を通して上側
電極３６と下側電極３２どの間にプログラムのためのバ
イアスを印加するために一つの回路で基板３１と接続可
能であり且つフォウラーノルトハイムｉ−ンネリング電
流にＪ：り酸化物層３４が損傷を受けると下側電極３２
に導電接続を形成する材料で形成されている。
電極３６と下側電極３２どの間にプログラムのためのバ
イアスを印加するために一つの回路で基板３１と接続可
能であり且つフォウラーノルトハイムｉ−ンネリング電
流にＪ：り酸化物層３４が損傷を受けると下側電極３２
に導電接続を形成する材料で形成されている。
ヒユーズ３０は、冗長置換（ｒｅｄｕｎｄａｎｃｙ ５
ＩＩｂＳｔ目ｃｕｔｏｎｓ）のためにプログラミング素
子として使用されるＦＥＰＲＯＭのセルよりもはるかに
小さいのみならず、信頼ｆ１も高い。なぜなら、下にあ
るチャンネルのストレッセイング電界（ＳｔｒｅＳＳｉ
ｎｇ ｆｉｅｌｄ ）を維持する電荷を貯蔵しておくた
めに、ＥＦＰＲＯＭではフローティングゲートチャージ
トラップを使用しているからである。電荷が漏れるとい
う傾向はデータ保持の問題を？する。ＥＥＰＲＯＭをテ
ストして、欠陥のあるセルを発見したら、冗長置換修理
（ｒｅｄｕｎｄａｎｃｙ ５ｕｂｓｔｉｔｔｕｔｏｎｒ
ｅｐａｉｒｓ ）を行う。この修理は、欠陥のあるセル
を冗長メモリセル（ｒｅｄｕｎｒｌａｎｔ Ｉｌｌｅｍ
ｏｒｙ ）で置き換えるために、選択的されたヒユーズ
をプログラムすることにより行われる。プログラムされ
た、あるいはプログラムされていない値を読むためにＥ
ＥＰＲＯＭのセルを検知するまたは読み出すと、セルの
周囲には３ ｍ Ｖ ／ ｃｍの比較的強い妨害電界（
ｄｉｓｔｕｒｂａｎｃｅ ｆｉｅｌｄ ）が生じ、この
電界はＥＦＰＲＯＭ回路の圧縮密度を制限する。これと
は対照的に、本発明のヒユーズ３０は電荷の漏れに関連
するデータ記憶力の問題のない、永久接続である。また
、１．０ボルト位の低い読取り電圧でヒユーズ３０を読
み取る（読出す）ことができる。
ＩＩｂＳｔ目ｃｕｔｏｎｓ）のためにプログラミング素
子として使用されるＦＥＰＲＯＭのセルよりもはるかに
小さいのみならず、信頼ｆ１も高い。なぜなら、下にあ
るチャンネルのストレッセイング電界（ＳｔｒｅＳＳｉ
ｎｇ ｆｉｅｌｄ ）を維持する電荷を貯蔵しておくた
めに、ＥＦＰＲＯＭではフローティングゲートチャージ
トラップを使用しているからである。電荷が漏れるとい
う傾向はデータ保持の問題を？する。ＥＥＰＲＯＭをテ
ストして、欠陥のあるセルを発見したら、冗長置換修理
（ｒｅｄｕｎｄａｎｃｙ ５ｕｂｓｔｉｔｔｕｔｏｎｒ
ｅｐａｉｒｓ ）を行う。この修理は、欠陥のあるセル
を冗長メモリセル（ｒｅｄｕｎｒｌａｎｔ Ｉｌｌｅｍ
ｏｒｙ ）で置き換えるために、選択的されたヒユーズ
をプログラムすることにより行われる。プログラムされ
た、あるいはプログラムされていない値を読むためにＥ
ＥＰＲＯＭのセルを検知するまたは読み出すと、セルの
周囲には３ ｍ Ｖ ／ ｃｍの比較的強い妨害電界（
ｄｉｓｔｕｒｂａｎｃｅ ｆｉｅｌｄ ）が生じ、この
電界はＥＦＰＲＯＭ回路の圧縮密度を制限する。これと
は対照的に、本発明のヒユーズ３０は電荷の漏れに関連
するデータ記憶力の問題のない、永久接続である。また
、１．０ボルト位の低い読取り電圧でヒユーズ３０を読
み取る（読出す）ことができる。
さらに、２．０ボルトの読取り電圧では、９４ミリアン
ペアの電流が流れるが、これにより生じる妨害電界は、
ＥＥＰＲＯＭのセルの読出しに伴う妨害電界よりも弱い
ものである。妨害電界が弱いため、ＥＥＰＲＯＭのセル
に比べて、ヒユーズ３０は伯の素子の近くに配置するこ
とができる。
ペアの電流が流れるが、これにより生じる妨害電界は、
ＥＥＰＲＯＭのセルの読出しに伴う妨害電界よりも弱い
ものである。妨害電界が弱いため、ＥＥＰＲＯＭのセル
に比べて、ヒユーズ３０は伯の素子の近くに配置するこ
とができる。
ここで第１図及び第２図の従来のヒユーズと本発明の上
記実施例のヒユーズとを簡単に対比すると次のようにな
る。まず第１図のヒユーズは、２５ボルトのプログラミ
ング電圧で、破壊的にバーニングして５００オングスト
ロームの厚さの酸化物層を通る穴を開け、多結晶シリコ
ンの電極をこの穴にとけ込ませることによりヒユーズを
ショートさせる。第２図のヒユーズは、２０ポル１〜の
プログラミング電圧で、ＰＮ接合において激しいアバラ
ンシェ降伏を起こさせ、近接する３００Ａングストロー
ムの厚さの酸化物層を通る穴を開（）、多結晶シリコン
の電極を穴に溶けこませることによりヒユーズをショー
トさせる。そして第３図の本発明の一実施例では、１５
ボルトのプログラミング電圧で、フＡウラーノルドハイ
ム１−ンネリング電流にＪ：す、約１１０Ａングストロ
ームの厚さの酸化物層を通る小さな穴を開けることによ
りヒユーズをショートさける。
記実施例のヒユーズとを簡単に対比すると次のようにな
る。まず第１図のヒユーズは、２５ボルトのプログラミ
ング電圧で、破壊的にバーニングして５００オングスト
ロームの厚さの酸化物層を通る穴を開け、多結晶シリコ
ンの電極をこの穴にとけ込ませることによりヒユーズを
ショートさせる。第２図のヒユーズは、２０ポル１〜の
プログラミング電圧で、ＰＮ接合において激しいアバラ
ンシェ降伏を起こさせ、近接する３００Ａングストロー
ムの厚さの酸化物層を通る穴を開（）、多結晶シリコン
の電極を穴に溶けこませることによりヒユーズをショー
トさせる。そして第３図の本発明の一実施例では、１５
ボルトのプログラミング電圧で、フＡウラーノルドハイ
ム１−ンネリング電流にＪ：す、約１１０Ａングストロ
ームの厚さの酸化物層を通る小さな穴を開けることによ
りヒユーズをショートさける。
尚参考のため本発明の一態様をＥＦＰＲＯＭの構造とし
て示すと、半導体基板の一トに形成され、該半導体基板
上に形成された薄いトンネル酸化物層と前記トンネル酸
化物層上の７０−ティングゲートと前記７０−ティング
グー１〜上の制御ゲートとを含んでなるタイプの複数の
メモリセルを有し、更にプログラマブルヒユーズを含む
ＥＥＦＲＯＭの構造において、前記プログラマブル上１
−ズは、前記基板の中に形成された下側電極と、前記ト
ンネル酸化物層ど同じ材料から形成されかつ前記トンネ
ル酸化物層と同時に前記基板の上に形成される誘電層と
、前記フローティングゲートもしくは前記制御ゲートの
いずれかと同じ材料から形成され、かつ前記フローティ
ングゲートもしくは前記制御ゲーｌ〜のいずれかと同時
に前記誘電層を覆って形成される上側電極とからなるＥ
ＥＰＲＯＭの構造として表現される。
て示すと、半導体基板の一トに形成され、該半導体基板
上に形成された薄いトンネル酸化物層と前記トンネル酸
化物層上の７０−ティングゲートと前記７０−ティング
グー１〜上の制御ゲートとを含んでなるタイプの複数の
メモリセルを有し、更にプログラマブルヒユーズを含む
ＥＥＦＲＯＭの構造において、前記プログラマブル上１
−ズは、前記基板の中に形成された下側電極と、前記ト
ンネル酸化物層ど同じ材料から形成されかつ前記トンネ
ル酸化物層と同時に前記基板の上に形成される誘電層と
、前記フローティングゲートもしくは前記制御ゲートの
いずれかと同じ材料から形成され、かつ前記フローティ
ングゲートもしくは前記制御ゲーｌ〜のいずれかと同時
に前記誘電層を覆って形成される上側電極とからなるＥ
ＥＰＲＯＭの構造として表現される。
［発明の効果］
本発明によれば、集積回路素子の製造にあたって新たな
工程を加えることなく、あるいは加えたとしても最小に
留めたままで、あまり高いプログラミング電圧を必要と
せずにプラスチック製パッケージに収容された回路にお
いても使用できるようなプログラマブルヒユーズを得る
ことができる。
工程を加えることなく、あるいは加えたとしても最小に
留めたままで、あまり高いプログラミング電圧を必要と
せずにプラスチック製パッケージに収容された回路にお
いても使用できるようなプログラマブルヒユーズを得る
ことができる。
第１図は、従来技術による酸化物ヒユーズを示す横断面
図である。 第２図は従来技術によるＥＰＲＯＭ型のヒコ＝ズを示す
横断面図である。 第３図は本発明により構成したヒユーズの一実施例を示
す横断面図である。 ３０・・・ヒユーズ、３１・・・基板、３２・・・下側
電極、３４・・・酸化物層、３６・・・上側電極。 ＝ ２５ − ＦＩＧ、４ ＦＩＧ、２ ＦＩＧ、 ３
図である。 第２図は従来技術によるＥＰＲＯＭ型のヒコ＝ズを示す
横断面図である。 第３図は本発明により構成したヒユーズの一実施例を示
す横断面図である。 ３０・・・ヒユーズ、３１・・・基板、３２・・・下側
電極、３４・・・酸化物層、３６・・・上側電極。 ＝ ２５ − ＦＩＧ、４ ＦＩＧ、２ ＦＩＧ、 ３
Claims (3)
- （１）半導体基板の上面部上及び上面部中に形成される
集積回路のプログラマブルヒューズにおいて、前記半導
体基板の前記上面部に隣接して該基板中に設けられた下
側電極領域と、 前記下側電極領域を覆って前記上面部上及び上面部中に
形成される酸化物層と、 前記酸化物層を覆って付着される上側電極とを具備し、 前記酸化物層はプログラムするためにバイアスされたと
きに該酸化物層に損傷を与えるフオウラーノルトハイム
トンネリング電流を導くのに適当な厚さを有し、 前記上側電極は前記酸化物層を通して該上側電極と前記
下側電極領域との間にプログラムのためのバイアスを印
加するために一つの回路で前記基板と接続可能であり且
つ前記フォウラーノルトハイムトンネリング電流により
前記酸化物層が損傷を受けると前記下側電極領域に導電
接続を形成する材料で形成されていることを特徴とする
プログラマブルヒューズ。 - （２）前記酸化物層の厚さは約８０から１００オングス
トロームの範囲にあり、かつ前記プログラムのためのバ
イアスは１０から１５ボルトの範囲にある特許請求の範
囲第１項記載のプログラマブルヒューズ。 - （３）前記上側電極は多結晶シリコンからなる特許請求
の範囲第１項記載のプログラマブルヒューズ。（４）前
記下側電極領域は前記基板中の隣接する領域よりも高い
導電性を有するように不純物でドープされている特許請
求の範囲第１項記載のプログラマブルヒューズ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US849233 | 1986-04-07 | ||
| US06/849,233 US4757359A (en) | 1986-04-07 | 1986-04-07 | Thin oxide fuse |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62242336A true JPS62242336A (ja) | 1987-10-22 |
| JP2608062B2 JP2608062B2 (ja) | 1997-05-07 |
Family
ID=25305365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62083111A Expired - Fee Related JP2608062B2 (ja) | 1986-04-07 | 1987-04-06 | プログラマブルヒユーズ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4757359A (ja) |
| EP (1) | EP0244530A3 (ja) |
| JP (1) | JP2608062B2 (ja) |
| KR (1) | KR910008103B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138423A (en) * | 1990-02-06 | 1992-08-11 | Matsushita Electronics Corporation | Programmable device and a method of fabricating the same |
Families Citing this family (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4899205A (en) * | 1986-05-09 | 1990-02-06 | Actel Corporation | Electrically-programmable low-impedance anti-fuse element |
| US5266829A (en) * | 1986-05-09 | 1993-11-30 | Actel Corporation | Electrically-programmable low-impedance anti-fuse element |
| NL8800846A (nl) * | 1988-04-05 | 1989-11-01 | Philips Nv | Geintegreerde schakeling met een programmeerbare cel. |
| US5223735A (en) * | 1988-09-30 | 1993-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same |
| US5246873A (en) * | 1990-02-06 | 1993-09-21 | Matsushita Electronics Corporation | Method of fabricating a programmable device including a protective region |
| KR960010736B1 (ko) * | 1991-02-19 | 1996-08-07 | 미쓰비시뎅끼 가부시끼가이샤 | 마스크 rom 및 그 제조방법 |
| GB2253489B (en) * | 1991-03-06 | 1995-06-07 | Motorola Inc | Programmable read only memory |
| US5229326A (en) * | 1992-06-23 | 1993-07-20 | Micron Technology, Inc. | Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device |
| USRE40790E1 (en) * | 1992-06-23 | 2009-06-23 | Micron Technology, Inc. | Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device |
| US5537108A (en) * | 1994-02-08 | 1996-07-16 | Prolinx Labs Corporation | Method and structure for programming fuses |
| US5834824A (en) * | 1994-02-08 | 1998-11-10 | Prolinx Labs Corporation | Use of conductive particles in a nonconductive body as an integrated circuit antifuse |
| US5572409A (en) * | 1994-02-08 | 1996-11-05 | Prolinx Labs Corporation | Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board |
| US5808351A (en) * | 1994-02-08 | 1998-09-15 | Prolinx Labs Corporation | Programmable/reprogramable structure using fuses and antifuses |
| US5813881A (en) * | 1994-02-08 | 1998-09-29 | Prolinx Labs Corporation | Programmable cable and cable adapter using fuses and antifuses |
| US5917229A (en) * | 1994-02-08 | 1999-06-29 | Prolinx Labs Corporation | Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect |
| US5726482A (en) * | 1994-02-08 | 1998-03-10 | Prolinx Labs Corporation | Device-under-test card for a burn-in board |
| JP3273582B2 (ja) * | 1994-05-13 | 2002-04-08 | キヤノン株式会社 | 記憶装置 |
| US5543344A (en) * | 1994-10-05 | 1996-08-06 | United Microelectronics Corp. | Method of making programmable read-only memory |
| DE4440539C2 (de) * | 1994-11-12 | 1996-09-19 | Itt Ind Gmbh Deutsche | Programmierbarer Halbleiterspeicher |
| US5962815A (en) * | 1995-01-18 | 1999-10-05 | Prolinx Labs Corporation | Antifuse interconnect between two conducting layers of a printed circuit board |
| US5753947A (en) * | 1995-01-20 | 1998-05-19 | Micron Technology, Inc. | Very high-density DRAM cell structure and method for fabricating it |
| US5610084A (en) * | 1995-04-21 | 1997-03-11 | U.S. Phillips Corporation | Method of manufacturing an antifuse utilizing nitrogen implantation |
| US5751012A (en) * | 1995-06-07 | 1998-05-12 | Micron Technology, Inc. | Polysilicon pillar diode for use in a non-volatile memory cell |
| US5831276A (en) | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
| US5879955A (en) | 1995-06-07 | 1999-03-09 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
| US6420725B1 (en) | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
| US5789758A (en) * | 1995-06-07 | 1998-08-04 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
| US5869843A (en) * | 1995-06-07 | 1999-02-09 | Micron Technology, Inc. | Memory array having a multi-state element and method for forming such array or cells thereof |
| DE69614545T2 (de) * | 1995-06-07 | 2002-05-23 | Micron Technology, Inc. | Gestapelte vergrabene diode zur verwendung mit einem mehrzustand-material in einer nichtflüchtigen speicherzelle |
| US5906042A (en) * | 1995-10-04 | 1999-05-25 | Prolinx Labs Corporation | Method and structure to interconnect traces of two conductive layers in a printed circuit board |
| US5767575A (en) * | 1995-10-17 | 1998-06-16 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
| US5837564A (en) * | 1995-11-01 | 1998-11-17 | Micron Technology, Inc. | Method for optimal crystallization to obtain high electrical performance from chalcogenides |
| US6653733B1 (en) | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
| US5872338A (en) * | 1996-04-10 | 1999-02-16 | Prolinx Labs Corporation | Multilayer board having insulating isolation rings |
| US6025220A (en) | 1996-06-18 | 2000-02-15 | Micron Technology, Inc. | Method of forming a polysilicon diode and devices incorporating such diode |
| US6337266B1 (en) | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
| US5789277A (en) * | 1996-07-22 | 1998-08-04 | Micron Technology, Inc. | Method of making chalogenide memory device |
| US5985698A (en) * | 1996-07-22 | 1999-11-16 | Micron Technology, Inc. | Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell |
| US5814527A (en) * | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
| US5998244A (en) * | 1996-08-22 | 1999-12-07 | Micron Technology, Inc. | Memory cell incorporating a chalcogenide element and method of making same |
| US5812441A (en) * | 1996-10-21 | 1998-09-22 | Micron Technology, Inc. | MOS diode for use in a non-volatile memory cell |
| US6015977A (en) * | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
| US5952671A (en) * | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
| US6087689A (en) | 1997-06-16 | 2000-07-11 | Micron Technology, Inc. | Memory cell having a reduced active area and a memory array incorporating the same |
| US6031287A (en) * | 1997-06-18 | 2000-02-29 | Micron Technology, Inc. | Contact structure and memory element incorporating the same |
| US9092595B2 (en) | 1997-10-08 | 2015-07-28 | Pact Xpp Technologies Ag | Multiprocessor having associated RAM units |
| US6034427A (en) * | 1998-01-28 | 2000-03-07 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
| US5976917A (en) * | 1998-01-29 | 1999-11-02 | Micron Technology, Inc. | Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry |
| US6096580A (en) * | 1999-09-24 | 2000-08-01 | International Business Machines Corporation | Low programming voltage anti-fuse |
| US6323111B1 (en) | 1999-10-28 | 2001-11-27 | Agere Systems Guardian Corp | Preweakened on chip metal fuse using dielectric trenches for barrier layer isolation |
| US6563156B2 (en) * | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
| US6440837B1 (en) | 2000-07-14 | 2002-08-27 | Micron Technology, Inc. | Method of forming a contact structure in a semiconductor device |
| US6452248B1 (en) * | 2000-08-14 | 2002-09-17 | Exar Corporation | Low-powered, self-timed, one-time in-circuit programmable MOS fuse element and circuit |
| US6542397B2 (en) | 2001-06-25 | 2003-04-01 | Lucent Technologies Inc. | Read only memory structure |
| US6458676B1 (en) | 2001-06-25 | 2002-10-01 | Lucent Technologies Inc. | Method of varying the resistance along a conductive layer |
| US6597013B2 (en) * | 2001-08-06 | 2003-07-22 | Texas Instruments Incorporated | Low current blow trim fuse |
| US6970383B1 (en) * | 2003-06-10 | 2005-11-29 | Actel Corporation | Methods of redundancy in a floating trap memory element based field programmable gate array |
| US7026217B1 (en) * | 2003-10-29 | 2006-04-11 | Lsi Logic Corporation | Method of forming an antifuse on a semiconductor substrate using wet oxidation of a nitrided substrate |
| US20060268593A1 (en) * | 2005-05-25 | 2006-11-30 | Spansion Llc | Read-only memory array with dielectric breakdown programmability |
| CN103915410B (zh) * | 2013-01-08 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和半导体器件的制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57202776A (en) * | 1981-06-08 | 1982-12-11 | Toshiba Corp | Semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4502208A (en) * | 1979-01-02 | 1985-03-05 | Texas Instruments Incorporated | Method of making high density VMOS electrically-programmable ROM |
| DE3174858D1 (en) * | 1980-12-25 | 1986-07-24 | Fujitsu Ltd | Nonvolatile semiconductor memory device |
| JPS57157573A (en) * | 1981-03-25 | 1982-09-29 | Fujitsu Ltd | Semiconductor non-volatile memory cell |
| US4507757A (en) * | 1982-03-23 | 1985-03-26 | Texas Instruments Incorporated | Avalanche fuse element in programmable memory |
| US4608585A (en) * | 1982-07-30 | 1986-08-26 | Signetics Corporation | Electrically erasable PROM cell |
| US4543594A (en) * | 1982-09-07 | 1985-09-24 | Intel Corporation | Fusible link employing capacitor structure |
| US4546454A (en) * | 1982-11-05 | 1985-10-08 | Seeq Technology, Inc. | Non-volatile memory cell fuse element |
-
1986
- 1986-04-07 US US06/849,233 patent/US4757359A/en not_active Expired - Lifetime
- 1986-09-30 EP EP86307483A patent/EP0244530A3/en not_active Withdrawn
- 1986-10-16 KR KR1019860008665A patent/KR910008103B1/ko not_active IP Right Cessation
-
1987
- 1987-04-06 JP JP62083111A patent/JP2608062B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57202776A (en) * | 1981-06-08 | 1982-12-11 | Toshiba Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138423A (en) * | 1990-02-06 | 1992-08-11 | Matsushita Electronics Corporation | Programmable device and a method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0244530A3 (en) | 1988-09-07 |
| US4757359A (en) | 1988-07-12 |
| KR910008103B1 (ko) | 1991-10-07 |
| KR870010592A (ko) | 1987-11-30 |
| EP0244530A2 (en) | 1987-11-11 |
| JP2608062B2 (ja) | 1997-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62242336A (ja) | プログラマブルヒユ−ズ | |
| US4543594A (en) | Fusible link employing capacitor structure | |
| JP2515269B2 (ja) | 酸化物ブレ―クダウンｍｏｓヒュ―ズ及びそのメモリカ―ドへの利用 | |
| US6777757B2 (en) | High density semiconductor memory cell and memory array using a single transistor | |
| US6700151B2 (en) | Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric | |
| EP1436815B1 (en) | Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric | |
| US6766960B2 (en) | Smart card having memory using a breakdown phenomena in an ultra-thin dielectric | |
| US5508543A (en) | Low voltage memory | |
| EP0323078B1 (en) | Electrically-programmable low-impedance anti-fuse element | |
| US6798693B2 (en) | Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric | |
| US5134457A (en) | Programmable low-impedance anti-fuse element | |
| US5739569A (en) | Non-volatile memory cell with oxide and nitride tunneling layers | |
| US20040151029A1 (en) | Programmable memory cell using charge trapping in a gate oxide | |
| US20040125671A1 (en) | High density semiconductor memory cell and memory array using a single transistor having a buried N+ connection | |
| US7724572B2 (en) | Integrated circuit having a non-volatile memory cell transistor as a fuse device | |
| US4573144A (en) | Common floating gate programmable link | |
| EP0224418B1 (en) | A programmable element for a semiconductor integrated circuit chip | |
| EP0298489B1 (en) | Semiconductor memory device having non-volatile memory transistors | |
| US20040027877A1 (en) | Method for setting the threshold voltage of a field-effect transistor, field-effect transistor and integrated circuit | |
| JPH03136367A (ja) | ワード消去形の電気的に消去可能なプログラマブル固定メモリ回路 | |
| KR20000032451A (ko) | 메모리 칩용 전기적 퓨즈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |