JPS62242236A - プログラム自動ロ−デイング制御方式 - Google Patents

プログラム自動ロ−デイング制御方式

Info

Publication number
JPS62242236A
JPS62242236A JP8508486A JP8508486A JPS62242236A JP S62242236 A JPS62242236 A JP S62242236A JP 8508486 A JP8508486 A JP 8508486A JP 8508486 A JP8508486 A JP 8508486A JP S62242236 A JPS62242236 A JP S62242236A
Authority
JP
Japan
Prior art keywords
main memory
program
macro function
stored
macro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8508486A
Other languages
English (en)
Inventor
Nobuhisa Motoyama
本山 信久
Yuzo Tanaka
田中 雄三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8508486A priority Critical patent/JPS62242236A/ja
Publication of JPS62242236A publication Critical patent/JPS62242236A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はプログラム自動ローディング制御方式に関す
るものであり、例えば、ユーザ側で作成された業務プロ
グラムからメーカ側で用意されたオペレーティングシス
テム(O8)のある所要のマクロ機能をコールしたとき
に、このマクロ機能処理プログラムで外部メモリから主
メモリの空き領域に自動的に移されるようにしたプログ
ラム自動ローディング制御方式に関するものである。
〔従来の技術〕
ある所定の計算機を使用して、ユーザが作成した業務プ
ログラムを実行しているとき、メーカ側の作成したO8
に対応して用意されているマクロ機能をコールする場合
には、通常、ソフトウェア割込み(内部割込み)が発生
される。そして、このような内部割込みが発生されたと
きに、前記マクロ機能処理を実行するための種々のプロ
グラムの集合であるマクロ処理論理部(すなわち、マク
ロ機能処理プログラムの集合)は、 (1)前記O8の内部に組込まれている場合、および、 (2)  ○S外部で、主メモリの空き領域にトランジ
ェント・コマンドとして格納される場合、がある。こ\
に、トランジェント・コマンドとは、計算機の人力装置
としてのキーボードより人力される指示に応じて計算機
の主メモリに格納される実行形式のプログラム、すなわ
ち機械語プログラムを指すものであり、この点において
、計算機の電源がオンにされたときに、いわゆるIPL
によって主メモリに強制的に格納される実行形式のプロ
グラムとは異なるものである。
第4図および第5図は、いずれも、上記されたような従
来からのプロクラム自動ローディング制御方式の説明図
であり、この中の第4図は、O8の内部に複数種類のマ
クロ機能処理プログラムの集合としてのマクロ処理論理
部が組込まれている場合の説明図、また、第5図は、マ
クロ処理論理部がOSの外部に格納される場合の説明図
である。
先ず、第4図についてみると、(10)は計算機に備え
られている主メモリである。そして、(1)はO8であ
って、これにはマクロ処理論理部(2)が組込まれてい
る。(3)は内部割込みベクタであって、マクロ処理論
理部(2)内の種々のマクロ機能処理プログラムの開始
アドレスが格納されている一種のアドレステーブルであ
る。そして、(4)はユーザにより必要に応じて作成さ
れた業務プログラムである。
こ\でその動作を説明する。いま、計算機の電源がオン
にされると、IPLによりOS (1)および内部割込
みベクタ(3)が主メモIJ(10)の適当な領域に格
納される。次に、これらのOS (りや内部割込みベク
タ(6)が格納された領域(制御領域)に対する初期化
がなされて、例えば、08(1)内のマクロ処理論理部
(2)内の各種のマクロ機能処理ブロクラムの開始アド
レスを内部割込みベクタ(3)の所要部に格納する作業
が行なわれて、前記マクロ処理論理部(2)に対するエ
ントリ・アドレスを設定するようにされる。このような
初期化ルーチンが終了してから、例えばキーボードから
の所定の入力指令が加えられることにより、必要な業務
プログラム(4)が主メモリ(1)に格納される。その
後、この業務プログラム(4)の実行が開始され、ある
所定のマクロ機能処理を実行することが必要とされたと
きには、これに対応する08(11内のマクロ機能が1
コールされるように、所定の内部割込み要求(マクロ要
求)が内部割込みベクタ(3)に対して出される。そし
て、内部割込みベクタ(3)からは、前記内部割込み要
求に対応するアドレスが013(1)内のマクロ処理論
理部(2)のある所定のマクロ機能処理プログラムの開
・始アドレスとして出力され、また、マクロ処理論理部
(2)においては、これに対応するマクロ機能処理、例
えば、画面表示やファイルアクセスのようなマクロ機能
処理が実行されることになる。
次に、第5図についてみると、O8(IA)の外部にマ
クロ処理論理部(2人)が前述されたトランジェント・
コマンドとして格納されるようにされている。なお、こ
の第5図において、前記第4図と同一符号が付されてい
るものは、同一または相当のものを示すものである。
部割り込みベクタ(3)が主メモIJ(10)の適当な
領域に格納される。次いで、トランジェント・コマンド
としてのマクロ処理論理部(2人)が主メモIJ(10
)の適当な領域に格納され、その初期化ルーチンにおい
て、前記マクロ処理論理部(2人)内の各種マクロ機能
処理プログラムの開始アドレスを内部割込みベクタ(3
)の所要部に格納する。次いで、所要の業務プログラム
(4)が格納されて、前記第4図の場合と同様な動作が
行なわれることになる。
〔発明が解決しようとする問題点〕
従来のプログラム自動ローディング方式は以上のような
ものであることから、マクロ処理論理部を組込んだ形式
のOSを主メモリに格納したり、または、トランジェン
ト・コマンドとしてのマクロ処理論理部をO8外部に格
納しておいたりすることが必要とされ、このために、マ
クロ機能の処理を必要としない業務プログラムを実行し
ようとするときでも、前記マクロ処理論理部によって主
メモリの相箔部分が占有されてしまい、前記業務プログ
ラムの使用可能領域が制限されるという問題点があった
この発明は上記のような問題点を解決するためになされ
たもので、例えばマクロ機能の処理を必要としない業務
プログラムに対する主メモリの大幅な使用可能領域を確
保することのできるプログラム自動ローディング方式を
得ることを目的とする0 〔問題点を解決するための手段〕 この発明に係るプログラム自動ローディング制御方式は
、CPU、主メモリ、外部メモリおよび出力装置等を備
えた計算機のための方式において、前記外部メモリには
複数種類のマクロ機能処理プログラムが格納されており
、実行中の業務プログラムまたはユーティリティ・プロ
グラムからの所要のマクロ機能コールがなされたときに
、IPLにより前記主メモリに予め格納されている複数
種類のローダの中の対応するものが選択されて、前記選
択されたローダの動作により所要のマクロ機能処理プロ
グラムが前記外部メモリから前記主メモリに移されるよ
うにしたものである。
〔作 用〕
この発明によれば、実行中の業務プログラムまたはユー
ティリティ・プログラムから所要のマクロ機能コールが
なされたときに、IPLにより前記主メモリに予め格納
されている複数種類のローダの中の対応するものが選択
されて、前記選択されたローダの動作により所要のマク
ロ機能処理プログラムが前記外部メモリから前記主メモ
リに移るようにされる。
〔実施例〕
第1図は、この発明の一実施例であるプログラム自動ロ
ーディング制御方式の説明図である。この第1図におい
て、主メモ!J (10)に格納されているものは、内
部割込みベクタ(6)、業務プログラム(4)、CRT
AM(5A)およびAUTCRT(5B)である。また
、前記主メモIJ(10) jこ対して、固定ディスク
(6A)やフロッピ・ディスク(6B)からなる外部メ
モリ、c RT (7)およびキーボード(8)等が接
続されている。なお、CRTAM (5A)はCRT画
面表示処理やキーボード入力処理のような各種の入出カ
マクロ機能処理を実行するためのマクロ機能処理プログ
ラムであり、また、AUTCRT(5B)は前記CRT
AM(5A)に対応して用意されたローダとしてのプロ
グラム・モジュールであって、これは、計算機の電源が
オンにされたときに、IPLにより、固定ディスク(6
A)またはフロッピ・ディスク(6B)のような外部メ
モリから主メモIJ(10)に自動的に格納されて、計
算機の稼働中はこ\に常駐するものであって、CRTA
M(5)に対応するマクロ機能がコールされたときに、
前記C!RTAM(5)を前記外部メモリから自動ロー
ドするためのものである。
第2図は、上記実施例において各種のプログラム類を主
メモIJ(10)に格納した状態の説明図であり、この
中で、第2図(−)は、CRTAM(6A)は未格納の
状態にある説明図である。すなわち、この第2図(a)
においては、IPLにより内部割込みベクタ(3)詔よ
びAUTCRT(5B)が主メモリ(1o)に強制的に
格納され、業務プログラム(4)が適当なやり方で格納
された状態が示されている。なお、この第2図ta)で
は、業務プログラム(4)はCRTAM(5A)に対応
するマクロ機能をコールしてはおらず、このために、内
部割込みベクタ(6)はAUTCRT (5B)の開始
アドレスを指示するようにされている。次に、第2図(
1))は、業務プログラム(4)がCRTAM (5A
)に対応するマクロ機能をコール(CRTAMコール)
した結果として前記CRT AM (5A)が主メモI
J(10)に格納されている状態が示されている。すな
わち、この第2図((9)において、業務プログラム(
4)からC!RTAMコールが出されると、予め内部割
込みベクタ(6)に格納されている開始アドレスに基づ
いてAUTCRT (5B)が実行されて、CRTAM
 (5A)が外部メモリから格納される。そして、この
C!RTAM (5A)が格納された主メモIJ(10
)の開始アドレスが内部割込みベクタ(3)にエントリ
・アドレスとして供給されて、前記内部割込みベクタ(
3)はCRTAM (5A)の開始アドレスを指示し、
これに対応するマクロ機能処理の実行が可能番どなるよ
うにされる。また、第2図(C)は、CRTAM(5A
)が主メモIJ(1G)に格納された後の状態が示され
ている。この第2図(C)の状態tこおいては、内部割
込みベクタ(3)が既にCRTAM(5A)の開始アド
レスを指示していることから、このような状態では、業
務プログラム(4)からCRTAMコールが出されると
、これに対応するマクロ機能処理が直ちに実行されるこ
とになる。
第6図は、上記されたAUTCRT(5B)の動作を例
示するためのフローチャート図である。
なお、上記実施例はCRTAMに対応するマクロ機能処
理を実行する場合について説明されたけれども、これに
限られるものでないことは勿論であり、また、ユーザが
作成した業務プログラムからマクロ機能がコールされる
場合について説明されたけれども、これに限らず、例え
ばファイル内容の比較というような、メーカが用意した
ユーティリティ・プログラムからマクロ機能がコールさ
れる場合についても、上記実施例と同様な効果が奏せら
れる。
〔発明の効果〕
以上説明されたように、この発明に係るプログラム自動
ローディング制御方式は、CPU、主メモリ、外部メモ
リおよび入出力装置等を備えた計算機のための方式にお
いて、前記外部メモリには複数種類のマクロ機能処理プ
ログラムが格納されており、実行中の業務プログラムま
たはユーティリティ・プログラムから所要のマクロ機能
コールがなされたときに、IPLにより前記主メモリに
予め格納されている複数種類のローダの中の対応するも
のが選択されて、前記選択されたローダの動作により所
要のマクロ機能処理プログラムが前記外部メモリから前
記主メモリに移されるようにしたものであるから、マク
ロ機能の処理を必要としない業務プログラムやユーティ
リティ・プログラムに対して、主メモリの使用可能領域
の確保が大幅に改善されるといった効果が奏せられるも
のである。
【図面の簡単な説明】
第1図は、この発明の実施例であるプログラム自動ロー
ディング制御方式の説明図、第2図は、上記実施例にお
いて各種プログラム類が主メモリに格納された状態の説
明図、第3図は、上記実施例の要部の動作を例示するフ
ローチャート図、第4図および第5図は、従来例の説明
図である。 (3)・・・内部割込みベクタ、 (4)・・・業務プログラム、 (5A)・・・C!RTAM (マクロ機能処理プログ
ラム)、(5B) 、、、 AUTCRT (ローダ)
、(7)・・・C!RT 。 (8)・・・キーボード、 (10)・・・主メモリ。 なお、各図中、同一符号は同一または相当部分を示す。 W)2図(0) 懸2図(b) 毘2図(C)

Claims (2)

    【特許請求の範囲】
  1. (1)CPU、主メモリ、外部メモリおよび入出力装置
    を少なくとも備えた計算機のためのプログラム自動ロー
    ディング制御方式において、前記外部メモリには複数種
    類のマクロ機能処理プログラムが格納されており、実行
    中の業務プログラムまたはユーティリティ・プログラム
    から所要のマクロ機能コールがなされたときに、IPL
    により前記主メモリに予め格納されている複数種類のロ
    ーダの中の対応するものが選択されて、前記選択された
    ローダの動作により所要のマクロ機能処理プログラムが
    前記外部メモリから前記主メモリに移されるようにした
    プログラム自動ローディング制御方式。
  2. (2)前記マクロ機能処理プログラムと前記ローダとは
    1対1の対応関係にあるようにされている特許請求の範
    囲第1項記載のプログラム自動ローディング制御方式。
JP8508486A 1986-04-15 1986-04-15 プログラム自動ロ−デイング制御方式 Pending JPS62242236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8508486A JPS62242236A (ja) 1986-04-15 1986-04-15 プログラム自動ロ−デイング制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8508486A JPS62242236A (ja) 1986-04-15 1986-04-15 プログラム自動ロ−デイング制御方式

Publications (1)

Publication Number Publication Date
JPS62242236A true JPS62242236A (ja) 1987-10-22

Family

ID=13848736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8508486A Pending JPS62242236A (ja) 1986-04-15 1986-04-15 プログラム自動ロ−デイング制御方式

Country Status (1)

Country Link
JP (1) JPS62242236A (ja)

Similar Documents

Publication Publication Date Title
KR100311581B1 (ko) 정적장치구동기들의동적확장
JP3074178B2 (ja) プログラム・モジュール・ロード及び実行方法
JP2666847B2 (ja) 異種言語間連絡方式
JP3145127B2 (ja) コンピュータ・システム
JPH0754506B2 (ja) オーバーラツプしたプログラムのアクセス方法
JP2669816B2 (ja) プロセス間通信を行うマイクロコンピュータ及びマイクロコンピュータシステムにおける複数の同時プロセスを動作させる方法
US20050015749A1 (en) Multiprocessor application interface requiring no utilization of a multiprocessor operating system
US7552434B2 (en) Method of performing kernel task upon initial execution of process at user level
JPH07230386A (ja) データ処理装置及び制御ルーチン呼出し方法
JPH07311740A (ja) コンピュータ
JPH06110715A (ja) 仮想計算機システムにおける計算機資源の動的割付け方法
JPH0895757A (ja) マイクロカーネル・データ処理システム用のマスタ・サーバ・プログラム・ロード方法および装置
JPS62242236A (ja) プログラム自動ロ−デイング制御方式
US7562209B2 (en) Supporting different instruction set architectures during run time
CN112764822A (zh) 操作系统启动方法、装置、设备及介质
JPH0619717A (ja) 情報処理装置
JPS63205731A (ja) プログラム起動処理方式
JP2982976B2 (ja) 別の環境で走行するプログラムから関数を呼び出す方法およびシステム
JPH03189819A (ja) プログラムの呼び出し処理装置
JPH04346136A (ja) 仮想命令プロセッサ構成制御方法
JPS61184644A (ja) 仮想計算機システム制御方式
JPH1153327A (ja) マルチプロセッサシステム
JPH11316691A (ja) オペレーティングシステムの実行方法及び、これを用いた情報処理装置
JPH0553840A (ja) 命令シミユレーシヨンを備える情報処理装置
JPH04213117A (ja) プログラム管理処理装置