JPS62238663A - 電荷蓄積した半導体領域用の転送構造 - Google Patents

電荷蓄積した半導体領域用の転送構造

Info

Publication number
JPS62238663A
JPS62238663A JP62076520A JP7652087A JPS62238663A JP S62238663 A JPS62238663 A JP S62238663A JP 62076520 A JP62076520 A JP 62076520A JP 7652087 A JP7652087 A JP 7652087A JP S62238663 A JPS62238663 A JP S62238663A
Authority
JP
Japan
Prior art keywords
region
semiconductor region
semiconductor
potential
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62076520A
Other languages
English (en)
Inventor
ブルクハルト・コルネフエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Werk fuer Fernsehelektronik GmbH
Original Assignee
Werk fuer Fernsehelektronik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Werk fuer Fernsehelektronik GmbH filed Critical Werk fuer Fernsehelektronik GmbH
Publication of JPS62238663A publication Critical patent/JPS62238663A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1062Channel region of field-effect devices of charge coupled devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14887Blooming suppression

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電荷蓄積領域中の過剰なキャリヤに対する新し
い転送構造に関する。このような構造は固体撮像装置、
特に光電的なCCD (電荷結合装置)の線状配列及び
CCDのマトリクス状配列に使用されている。
光電的なCCDの線状配列及びCODのマトリクス配列
では、光によって発生したキャリヤはポテンシャル井戸
の中に集められ、光集積時間力″(経過するとCCDの
シフトレジスタ中に読み取られ、そこから電荷検出器に
搬送される。キャリヤがポテンシャル井戸に流れ込むと
、この井戸のエネルギの深さが浅くなる。最大電荷面密
度以後は最終的にこの井戸が消える。(元の)井戸の近
くに生じた他のキャリヤはもはや蓄積されなくて、隣接
した半導体の領域に流れ込み、そこにある、未だ充満さ
れていないポテンシャルの井戸に流れ込む。この効果は
、光センサの構造では、過露光したときの絵素の[飽和
現象コ(ブルーミング)となって現れる。
ポテンシャル井戸は完全に「均らされている」ので、過
剰なキャリヤをドレインに排出させる企みがなされてい
る。何よりも2つの基本原理が公知になっている。即ち
、蓄積領域の横に設置されている排出チャンネルに排出
させるものと蓄積領域の下部に設置した領域に排出させ
るものである。
深さ方向に排出させることはスペースの節約になる方法
であるが、構造が複雑で、経費のかかる技術が必要にな
り、光の長波長で光感度に不足をきたす。横方向の「飽
和を防ぐ」には構造においてもまた技術において、これ
までのCOD技術に適している。しかしながら、これに
対して公知の転送回路構造では、それに応じたスペース
の必要を有する少なくとも2つの付加的な領域が要求さ
れる。
即ち、ポテンシャルバリヤ領域で、往々電極を介して電
気制御されるものと、ドレイン領域(飽和を防ぐドレイ
ン)である。
本発明の目的は、比較的単純な構造で、しかもこれまで
の技術を用いて、公知技術で不足とするものを解消する
ことにある。
本発明の課題は、スペースの不足を大巾に解消した転送
構造を提供することにある。この課題を解消するには、
驚く程少ないスペースで過剰な電荷を転送することがで
きる新しい構造を選択することにある。
この転送構造を実現するためには、本発明により埋込み
チャンネルを有する第1半導体領域、あるいは主として
平面状に設置されているダイオード領域の外に深部埋込
みチャンネルを有する第2半導体領域を直接設置するこ
とにある。深部埋込みチャンネルは上に向かって、即ち
、半導体の表面の向きに、主にチャンネルストップ領域
を介して制限されている。この場合、第1半導体領域に
向かう領域線のところで、このチャンネルストップ領域
は半導体表面に向かってのびている。チャンネルストッ
プ領域の下部ではサブストレートの伝導型の充分高密度
にドープした領域がある。両方の半導体領域の間の境界
領域には、次の現象かは完全に空になっているか、ある
いはダイオード領域を阻止方向に向けているとき、両方
の半導体領域に実現するポテンシャルの形状に関係して
ポテンシャルバリヤが生ずる。二つの半導体領域の内の
一つでポテンシャルの形状を固定し、他方の半導体領域
で連続的に荷電を蓄積すると、ポテンシャルバリヤは、
それに応じて最大充満値のときに完全に消滅し、所望の
転送ができるために、より小さくなる。
本発明の排出構造をより詳しく説明するために、有利な
応用例から出発する。即ち、第1半導体領域の上部の埋
込みチャンネルに又は平面状に導入したダイオード領域
に電荷を蓄積することと、第2半導体領域の深部埋込み
チャンネルで転送することである。
埋込みチャンネルができるには、半導体サブストレート
中にサブストレートとは逆の伝導型のドーピング領域を
持込むことである。第1半導体領域の上部の埋込みチャ
ンネルは、その上に(絶縁されて)配設された電極か又
は表面に導入した平面状のチャンネルストップ領域によ
って制御できる。第2半導体領域の深部埋込みチャンネ
ルは、すでに上で述べたように、主に表面に対して一定
の間隔に配置したチャンネルストップ領域によって制御
される。ダイオード領域は、公知の方法で、サブストレ
ートとは逆の伝導型のドーピング領域によって実現され
る。
埋込みチャンネルのキャリヤが不足すると、イオン化し
たドーパントとサブストレートの間にも、またイオン化
したドーパントと電極ないしはチャンネルストップの間
にも電場が形成される。こうすることによって埋込みチ
ャンネルに対する典型的なポテンシャル井戸が生じる。
このポテンシャル井戸に(ドープ領域の伝導型の)キャ
リヤが蓄積されると、空乏領域が減少し、電極文はチャ
ンネルストップ領域及びサブストレートに延びる電場の
拡がりが減少し、またその強度も弱まる。従って井戸の
エネルギー深さも浅くなる。
極を阻止方向に向けたダイオード領域では、ドープ領域
とサブストレート間の電場が形成される。
ダイオード領域にキャリヤを蓄積すると、この電場は拡
がりを狭くし、強度が弱くなる。従ってドープ領域とサ
ブストレートとの間のポテンシャル差は少なくなる。
深部埋込みチャンネルを流れるキャリヤは(サブストレ
ートとは逆の伝導型であるが)、そのチャンネルから公
知の方法によって、例えばこのチャンネルがある場所で
阻止方向に向いたダイオード領域(ドレイン)に接続さ
れることによって、吸い取られる。従って、埋込みチャ
ンネルのポテンシャルの底の値は、完全に空乏になって
いる場合には、ドープした濃度分布によって、又部分的
に空乏になっている場合には、接続しているドレインの
ポテンシャルによって定まる。
本発明によって二つの半導体領域でのポテンシャルの形
状は、第!半導体領域でイオン化したドーパントとサブ
ストレートとの間に存在する表面に対して同じ距離で、
第2半導体領域のチャンネルストップ領域とイオン化し
たドーパントとの間の電場が支配するように調節される
。従って、これ等二つの電場の向きは逆になることが分
かる。
両生導体領域間の境界領域では直接、異なったポテンシ
ャルの形状が互いにつながっている。ポテンシャルの形
状を一次元的に考えると、両方のポテンシャルは投影し
たとき重なり、両方の曲線の交点で合致する。この交点
と第1半導体領域の埋込みチャンネルでの井戸の底との
間の電位差、又はこの交点とダイオード領域の阻止電位
との間の電位差は第1半導体領域の蓄積領域から第2半
導体領域の深部埋込みチャンネルに向かうポテンシャル
バリヤの高さになる。蓄積領域で変化する電荷の数と共
にこの蓄積領域の電位もまたこの交点の電位の値も変わ
る。しかし、この電位差、従ってこのバリヤは、蓄積領
域の電荷が増加すればする程、小さくなる。蓄積領域に
更に電荷が増加すれば、最終的には、バリヤの高さは零
になり、蓄交点でのポテンシャルの値は、同じ様に部分
的に空乏している場合接続しであるドレインの電位に依
存する深部埋込みチャンネル中のポテンシャルの最低点
に依存して変わる。深部埋込みチャンネルでポテンシャ
ルの最低点とサブストレート間の電位差を大きくすると
、上に定めたバリヤの高さが低くなり、転送が生じる。
電位差を小さくすると、表電荷密度を大きくしてはじめ
て、転送が生じる。 かくして、ポテンシャルバリヤの
高さ、従って転送の導入点を制御できる。
実際にはポテンシャルの形状を二次元で考えなくてはな
らない。このことが、−次元モデルと比較すると、両手
導体領域の間に洩れ出る電場成分のためにより低いポテ
ンシャルバリヤに導くことになる。
第2実施例では、荷電は第2半導体領域の深部埋込みチ
ャンネルに蓄積され、この埋込みチャンネル又は第1半
導体領域のダイオード領域に転送が行われる。
機能と動作は上に示したものと非常によく似ているので
、専門家にはこれ以上の説明は不要である。
本発明による転送構造の利点は占有するスペースが少な
いことにある。特別に制御された転送領域は不要である
。深部埋込みチャンネルは有利な仕上げを施せば、電極
を不要にする。技術的には非常に簡単に達成できる。例
えば、ドーピング領域及び場合によって使用される平面
状のチャンネルIストップ層も第1半導体領域に、第2
半導体領域でも同じであるが、埋込みチャンネルを実現
するために大きい面状にして持込める。例えば、第1半
導体領域の埋込みチャンネルを制御する電極となるマス
クによって、サブストレートと逆の伝導型のドーパント
を非常に深く、またサブストレートと同じ伝導型のドー
パントを中間の深さに注入することができる。
サブストレートの伝導型のドーパントは深い埋込みチャ
ンネルを上方に向けて制限するチャンネルストップ領域
を実現し、同時に第1半導体領域の埋込みチャンネルに
対して広い面で導入されたドーピング領域を補償する。
他の利点は、多数の電荷蓄積領域を互いに分離するが同
時に効果的にできることにある。例えば電荷蓄積に使用
する二つの埋込みチャンネルの間に一つの深部埋込みチ
ャンネルを置くと、二つの蓄積領域に対して転送機構が
作用し、二つの領域は更に相互に分離される。
実施例 本発明を一実施例に関して図面に基づきより詳しく説明
する。この実施例ではP型サブストレートが使用される
。自明なことであるが、本発明はn型サブストレートで
も実現できる。それに応じて導入すべきドーピングは逆
の伝導型のものである。
転送構造は単一の電荷蓄積領域に対しては第1図に、又
二つの隣合った電荷蓄積領域に対して第2図に示しであ
るが、後者の集積領域は全てこの実施例では表面にかぶ
さったチャンネルストップ膜の埋込みチャンネルで実現
される。第1半導体領域を引用記号8で、また第2半導
体領域を引用記号9で表わすことにする。
P型半導体サブストレート10は、ゲート絶縁体13で
覆われている。活性領域を横方向に制限するには、その
下部にあるP型ドーピング12を有する電界絶縁領域I
Iが使用される。第1半導体領域8の埋込みチャンネル
はn型ドーピング15とその上にある平面状のP型チャ
ンネルストップ層14によって実現される。第2半導体
領域9では、深部埋込みチャンネルが深部n型ドーピン
グ17とその上にあるP型チャンネルストップ領域16
によって形成される。
第1bと2bには、それぞれ第1aとlb図に従うポテ
ンシャルの方、向の形状が示しである。領域8の「空」
の埋込みチャンネルではポテンシャルは値20に達する
。P型領域12.14と16ではサブストレート電位1
9が保持されている。
領域9の深部埋込みチャンネルは、図に示していない接
続されている1士領域を介してポテンシャル18を保守
している。領域8の空の埋込みチャンネルに対するバリ
ヤの電位の極値を記号21で示しである。
記号22は部分的に充たされた埋込みチャンネルに対応
する極値を示している。この場合、このチャンネルでの
最低点での値24に達する。埋込みチャンネルを最低点
の値25を決めている電子で満たずには、点23でのポ
テンシャルバリヤが消えている。
領域8の埋込みチャンネルに導入した他の電子は以後は
領域9の深部埋込みチャンネルに流れ込む。
第26図には左の蓄積領域に対するこの状態が矢印27
で模式的に示しである。過剰な電子は、ここでは例えば
、エネルギにゾの光子を強く照射して作られるであろう
(第2a図参照)。右の蓄積領域(第2a及び2b図)
では、照射が弱いため未だ過剰な電子は生じない。
ンシャルバリャの形成がはっきりと分かる。記号31.
32及び33、発明の詳細な説明するために一次元で考
察した二つのポテンシャルの形状の間の交点を示すこと
にする。バリヤ電位21゜22と23をそれぞれ有する
特に「湾曲して」いる線は、両方の半導体領域の間に流
出する電場成分によって生じているように、ポテンシャ
ルの形状を投影したものを示している。バリヤの高さは
、電位の値18を修正すると変えることができ、このこ
とは深部埋込みチャンネルに接続しているドレインの電
圧を介して行える。しかしながら、領域9のポテンシャ
ル井戸の深さは、完全な空乏層になっている場合、達す
る最大値26を乗越えることができないことが分かる。
【図面の簡単な説明】
第1a図は単一電荷蓄積領域に対する本発明による転送
構造で、第1b図は第1a図の構造に対するポテンシャ
ルの底の値の横方向に沿った形状で、第2a図は隣接し
た二つの電荷蓄積領域に対する本発明による転送構造で
、第2b図は第2a図の構造に対するポテンシャルの底
の値の横方向に沿った形状である。第3図はポテンシャ
ルの形状である。 引用記号: 8・・・第1半導体領域 9・・・第2半導体領域 IO・・・P型サブストレート 11・・・電場絶縁体 12・・・P型ドーピング領域 I3・・・ゲート絶縁体 14・・・面状(p−ドープ)チャンネル・ストップ層 I5・・・n型ドーピング領域 16・・・電極

Claims (1)

  1. 【特許請求の範囲】 1)電荷蓄積した半導体領域用の転送構造において、埋
    込みチャンネル又は特に面状に導入したダイオード領域
    を有する第1半導体領域の外に、深部埋込みチャンネル
    を有する第2半導体領域を直接設置し、この第2半導体
    領域では、サブストレートと逆の伝導型のドーピング領
    域が、上方に向け、即ち半導体表面の方に向けて、主と
    してチャンネルストップ領域によって制限されていて、
    このチャンネルストップ領域は第1半導体領域に向かう
    境界線のところで半導体の表面まで延びていて、両半導
    体領域のポテンシャルの形状は、第1半導体領域中でイ
    オン化したドーパントとサブストレートとの間の電場が
    存在する表面までの距離で、第2半導体領域にある上記
    電場に対して逆向きのチャンネルストップとイオン化ド
    ーパントとの間の電場が支配していることを特徴とする
    転送構造。 2)第1半導体領域の埋込みチャンネルは、被覆した面
    状のチャンネルストップ膜で仕上げてあることを特徴と
    する特許請求の範囲第1項に記載の転送構造。 3)第1半導体領域の埋込みチャンネルは被覆した電極
    で仕上げてあることを特徴とする特許請求の範囲第1項
    に記載の転送構造。 4)キャリヤは第1半導体領域で蓄積され、転送は第2
    半導体領域の深部埋込みチャンネルで行われることを特
    徴とする特許請求の範囲第1〜3項のいずれか1項に記
    載の転送構造。
JP62076520A 1986-03-31 1987-03-31 電荷蓄積した半導体領域用の転送構造 Pending JPS62238663A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DD86288464A DD247327A1 (de) 1986-03-31 1986-03-31 Ueberlaufanordnung fuer ladungssammelnde halbleitergebiete
DD01L/288464-4 1986-03-31

Publications (1)

Publication Number Publication Date
JPS62238663A true JPS62238663A (ja) 1987-10-19

Family

ID=5577636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62076520A Pending JPS62238663A (ja) 1986-03-31 1987-03-31 電荷蓄積した半導体領域用の転送構造

Country Status (4)

Country Link
JP (1) JPS62238663A (ja)
DD (1) DD247327A1 (ja)
DE (1) DE3707534A1 (ja)
FR (1) FR2596583B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002645B1 (ko) * 1992-04-03 1996-02-24 엘지반도체주식회사 전하 전송장치 및 고체 촬상장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3896485A (en) * 1973-12-03 1975-07-22 Fairchild Camera Instr Co Charge-coupled device with overflow protection
GB1551935A (en) * 1976-08-19 1979-09-05 Philips Nv Imaging devices
DE3279633D1 (en) * 1981-07-10 1989-05-24 Fairchild Camera Instr Co Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof

Also Published As

Publication number Publication date
FR2596583A1 (fr) 1987-10-02
DD247327A1 (de) 1987-07-01
FR2596583B1 (fr) 1991-01-04
DE3707534A1 (de) 1987-10-01

Similar Documents

Publication Publication Date Title
US3896485A (en) Charge-coupled device with overflow protection
CN100533775C (zh) 超薄背发光光电二极管阵列结构及制造方法
US3866067A (en) Charge coupled device with exposure and antiblooming control
US4485315A (en) Blooming suppression in a CCD imaging device
EP0048480B1 (en) Semiconductor photoelectric converter
US4168444A (en) Imaging devices
US4593303A (en) Self-aligned antiblooming structure for charge-coupled devices
US5334868A (en) Sidewall charge-coupled device with trench isolation
US4901129A (en) Bulk charge modulated transistor threshold image sensor elements and method of making
US3863065A (en) Dynamic control of blooming in charge coupled, image-sensing arrays
EP0362344B1 (en) Solid-state image sensor
US4873561A (en) High dynamic range charge-coupled device
JPH0652786B2 (ja) 固体撮像素子
US5118631A (en) Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof
JPH05505703A (ja) インターライン転送ccdエリアイメージセンサにおけるブルーミング制御及びイメージラグの低減
JPS62237761A (ja) 電荷結合装置
KR0174257B1 (ko) Ccd 영상소자
JPH0244771A (ja) 垂直タイプ・ブルーミング防止システム装備のccdフレーム転送感光マトリックスとその作製方法
EP0059547B1 (en) Clock controlled anti-blooming for virtual phase ccd's
CA1106477A (en) Overflow channel for charge transfer imaging devices
JPS62238663A (ja) 電荷蓄積した半導体領域用の転送構造
US5290722A (en) Method of making floating gate junction field effect transistor image sensor elements
EP0069649B1 (en) Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof
JPH0763090B2 (ja) 固体撮像装置
JPH08222719A (ja) 電荷結合デバイス型の固体撮像素子およびその製造方法