JPS622336A - Image memory access system - Google Patents
Image memory access systemInfo
- Publication number
- JPS622336A JPS622336A JP14037785A JP14037785A JPS622336A JP S622336 A JPS622336 A JP S622336A JP 14037785 A JP14037785 A JP 14037785A JP 14037785 A JP14037785 A JP 14037785A JP S622336 A JPS622336 A JP S622336A
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- data
- image
- write
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はイメージメモリアクセス方式に関し、特にペー
ジプリンタに適用して好適なイメージメモリアクセス方
式に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an image memory access method, and particularly to an image memory access method suitable for application to a page printer.
(従来の技術)
第5図(a)は従来のページプリンタのイメージメモリ
アクセス方式の一構成例を示すブロック図、第5図(b
)はこの構成の動作タイミング図である。(Prior Art) FIG. 5(a) is a block diagram showing a configuration example of an image memory access method of a conventional page printer, and FIG. 5(b)
) is an operation timing diagram of this configuration.
第5図(a)において、プリンタ制御ユニット1内のマ
イクロプロセッサ2ハ、7’リンクユニツト6へ印刷用
のシリアルデータを送る時、プリンタ制御ユニット1内
のイメージメモリ7へ書き込み信号3を送出する。次に
、プリンタユニット6からのタイミング信号8に従って
、先に書き込んだ印刷用データをイメージメモリ7から
プリンタユニット6ヘシリアルデータ5として送出動作
を行なう。In FIG. 5(a), when the microprocessor 2 in the printer control unit 1 sends serial data for printing to the link unit 7', it sends a write signal 3 to the image memory 7 in the printer control unit 1. . Next, in accordance with the timing signal 8 from the printer unit 6, the previously written printing data is sent from the image memory 7 to the printer unit 6 as serial data 5.
その後イメージメモリ7に対して、次回の動作に対する
準備動作としてメモリクリア信号4を送出し、別の印刷
用データの書き込み動作を行なっていた。Thereafter, a memory clear signal 4 is sent to the image memory 7 as a preparation operation for the next operation, and another print data write operation is performed.
すなわち、以上述べた方式では、第2図(b)に示すよ
うに、1回(又は1サイクルという)の印刷動作を行な
う時に、イメージメモリ7への書き込み動作、プリンタ
ユニット6へのシリアルデータ送出動作及びイメージメ
モリ7のメモリクリア動作とを、この順に行なっていた
。That is, in the method described above, when performing one printing operation (or one cycle), as shown in FIG. The operation and the memory clear operation of the image memory 7 were performed in this order.
(発明が解決しようとする問題点)
しかしながら、このような従来のイメージメモリアクセ
ス方式にあっては、イメージメモリ7への書き込み動作
とメモリクリア動作は同程度の時間を必要とするのでメ
モリアクセス時の1サイクルに要する時間が長く、この
ため1回の印刷に要する時間が長いという問題点があっ
た。(Problem to be Solved by the Invention) However, in such a conventional image memory access method, since the writing operation to the image memory 7 and the memory clearing operation require the same amount of time, There is a problem in that the time required for one cycle is long, and therefore the time required for one printing is long.
従って、本発明は上記問題点を解決し、メモリアクセス
時の1サイクルに要する時間を短縮して、印刷動作の高
速化を図ることを目的とする。Therefore, an object of the present invention is to solve the above-mentioned problems, shorten the time required for one cycle during memory access, and speed up printing operations.
(問題点を解決するための手段)
本発明は、イメージデータを格納するイメージメモリの
アクセス方式を対象とする。(Means for Solving the Problems) The present invention is directed to an access method for an image memory that stores image data.
本発明は上記アクセス方式において、イメージメモリか
らイメージデータを読み出すと同時に、当該読み出され
たイメージデータが格納されていた記憶領域をクリアす
ることにより構成される。The present invention uses the access method described above, and is configured by simultaneously reading image data from the image memory and clearing the storage area in which the read image data was stored.
(作 用)
本発明によれば、メモリアクセス時の1サイクルの作用
は次のとおシである。まず、イメージメモリにイメージ
データが書き込まれる。次に、イメージメモリから書き
込まれたイメージデータが読み出される。このとき、イ
メージデータの読み出しと同時に、読み出されたイメ・
−ジデータが格納されていた記憶領域がクリアされる。(Function) According to the present invention, the function of one cycle during memory access is as follows. First, image data is written to the image memory. Next, the written image data is read from the image memory. At this time, at the same time as reading the image data, the read image
- The storage area where the data was stored is cleared.
従って、従来のようにイメージデータの読み出しが終了
した後イメージメモリをクリアするのではなく、イメー
ジデータの読み出しと同時にクリアされるので、メモリ
アクセス時の1サイクルを従来の方式よりも短縮させる
ことができる。Therefore, instead of clearing the image memory after the image data has been read as in the conventional method, the image memory is cleared at the same time as the image data is read, making it possible to shorten one cycle of memory access compared to the conventional method. can.
(実施例)
以下、本発明を実施例に基づき図面を参照して詳細に説
明する。(Example) Hereinafter, the present invention will be described in detail based on an example with reference to the drawings.
第1図は本発明の一実施例の概略を示すブロック図、第
2図はこのブロック図の動作タイミング図である。第1
図において、第5図(a)と同一の構成要素には同一の
参照番号を付し、ここでの説明は省略する。本実施例の
特徴はイメージメモリ7に対し、メモリクリア信号22
をイメージデータが読み出されるごとに供給してイメー
ジメモリ7をクリアすることにある。尚、この構成部分
の詳細は後述する。FIG. 1 is a block diagram showing an outline of an embodiment of the present invention, and FIG. 2 is an operation timing diagram of this block diagram. 1st
In the figure, the same reference numerals are given to the same components as in FIG. 5(a), and the explanations here will be omitted. The feature of this embodiment is that a memory clear signal 22 is sent to the image memory 7.
The purpose is to clear the image memory 7 by supplying the image data every time the image data is read. Note that details of this component will be described later.
次に、この動作について説明する。Next, this operation will be explained.
プリンタ制御ユニット1内のマイクロプロセッサ2は、
プリンタユニット6へ印刷用のシリアルデータを送る時
、プリンタ制御ユニット1内のイメージメモリ7へ書き
込み信号6を送出し、次にプリンタユニット6からのタ
イミング信号8に従って、先に書き込んだ印刷用データ
をイメージメモリ7からプリンタユニット6ヘシリアル
データ5として送出動作を行なう。このとき、シリアル
データ送出動作と同時に、後述するハードウェアにより
イメージメモリ7にメモリクリア信号22を供給してメ
モリクリア動作を行なう。従って、シリアルデータ送出
動作が終了すると、すぐにマイクロプロセッサ2は次の
印刷用データをイメージメモリ7へ書き込むことができ
る。The microprocessor 2 in the printer control unit 1 is
When sending serial data for printing to the printer unit 6, the write signal 6 is sent to the image memory 7 in the printer control unit 1, and then the previously written print data is sent according to the timing signal 8 from the printer unit 6. The data is sent from the image memory 7 to the printer unit 6 as serial data 5. At this time, simultaneously with the serial data sending operation, a memory clear signal 22 is supplied to the image memory 7 by hardware, which will be described later, to perform a memory clear operation. Therefore, as soon as the serial data sending operation is completed, the microprocessor 2 can write the next print data into the image memory 7.
すなわち、この動作は第2図に示すように、イモリフの
メモリクリア動作をメモリクリア信号22に基づきリー
ドモデファイライトモードでデータ0をイメージメモリ
7に書き込むことにより行なわれる。That is, as shown in FIG. 2, this operation is performed by writing data 0 to the image memory 7 in the read modify write mode based on the memory clear signal 22 of the memory clear operation of the immograph.
第3図は、イメージメモリ7からプリンタユニット6ヘ
シリアルデータ送出動作を行なうのと同時にイメージメ
モリ7をメモリクリアするための一構成例を示す図であ
る。図中、イメージメモリ7°の読み出しと同時にメモ
リクリアを行なう部分は、イメージメモリ書き込みデー
タコントロールゲート17及びイメージメモリ書き込み
・読み出しアドレス発生回路10から構成される。FIG. 3 is a diagram showing an example of a configuration for clearing the image memory 7 at the same time as sending serial data from the image memory 7 to the printer unit 6. In the figure, a portion that performs memory clearing at the same time as reading from the image memory 7° is composed of an image memory write data control gate 17 and an image memory write/read address generation circuit 10.
イメージメモリ書き込みデータコントロールゲート17
はマイクロプロセッサ2から送出されるイメージメモリ
書き込みデータコントロール信号12がロウレベルの時
は、マイクロプロセッサ2からのデータ11をそのまま
イメージメモリ書き込みデータ13に出力し、イメージ
メモリ書き込みデータコントロール信号12がハイレベ
ルの時は、マイクロプロセッサ2からのデータ11には
関係なくすべてロウレベルのデータつまり“0”をイメ
ージメモリ書き込みデータ13に出力する機能をもった
マルチプレクサである。Image memory write data control gate 17
When the image memory write data control signal 12 sent from the microprocessor 2 is at a low level, the data 11 from the microprocessor 2 is output as is as the image memory write data 13, and when the image memory write data control signal 12 is at a high level. This multiplexer has the function of outputting all low level data, ie, "0", to the image memory write data 13, regardless of the data 11 from the microprocessor 2.
従って、マイクロプロセッサ2がイメージメモリ7へ、
書き込み動作を行なっている時は、イメージメモリ書き
込みデータコントロール信号12は、ロウレベルとなっ
ていて、マイクロプロセッサ2からのデータ11はイメ
ージメモリ書き込み・読み出しアドレス発生回路10に
より作られたイメージメモリ書き込み・読み出しアドレ
スデータ16で示すイメージメモリ7内に書き込まれる
。Therefore, the microprocessor 2 transfers the data to the image memory 7.
During a write operation, the image memory write data control signal 12 is at a low level, and the data 11 from the microprocessor 2 is generated by the image memory write/read address generation circuit 10. It is written into the image memory 7 indicated by address data 16.
イメージメモリ7からプリントユニット6へのシリアル
データの送出動作を行なう時は、イメージメモリ書き込
み・読み出しアドレス発生回路10によシ作られたイメ
ージメモリ書き込み・読み出しアドレスデータ16で示
すイメージメモリZ内のデータがイメージメモリ読み出
しデータ14として出力され、パラレル・シリアル変換
回路9によりシリアルデータ15となりプリンタユニッ
ト6に出力され兄。この時、イメージメモリ7の構成素
子としてダイナミックRAMを使用し、リードモデファ
イライトモードで読み出しを行なうことにより、イメー
ジメモリの読み出しを行なったのと同じアドレスにイメ
ージメモリ書き込みデータ13の内容が書きこまれる。When transmitting serial data from the image memory 7 to the print unit 6, the data in the image memory Z indicated by the image memory write/read address data 16 generated by the image memory write/read address generation circuit 10 is It is output as image memory read data 14, converted to serial data 15 by the parallel-serial conversion circuit 9, and output to the printer unit 6. At this time, by using a dynamic RAM as a component of the image memory 7 and reading in read-modify-write mode, the contents of the image memory write data 13 are written to the same address where the image memory was read. .
従って、イメージメモリ7からプリンタユニット6への
シリアルデータの送出動作を行なう時は、イメージメモ
リ書き込みデータコントロール信号12をハイレベルと
して、イメージメモリ書き込みデータ16を”0”とし
ておけば、プリンタユニット6へ出力するために読み出
したイメージメモリ7内のアドレスに”0“が書き込ま
れ、イメージメモリ7はメモリクリア動作を行なったの
と同じ状態となる。Therefore, when transmitting serial data from the image memory 7 to the printer unit 6, if the image memory write data control signal 12 is set to high level and the image memory write data 16 is set to "0", the serial data is sent to the printer unit 6. "0" is written to the address in the image memory 7 that was read for output, and the image memory 7 is placed in the same state as when the memory clear operation was performed.
第4図は、第3図に示すイメージメモリ書き込みデータ
コントロールゲート17の詳細な構成例である。同図に
おいて、18はイメージメモリ7にイメージデータを書
き込むときに使用するゲート回路である。このゲート回
路18は、書き込みコントロール信号20 (第6図の
イメージメモリ書き込みデータコントロール信号に対応
する)により有効となり、マイクロプロセッサ2からの
イメージデータ11がイメージメモリ書き込みデータ1
6となって、イメージメモリ7に書き込まれる。また、
19はイメージメモリ読み出し時に使用するゲート回路
であシ、マイクロプロセッサ2からの読み出しコントロ
ール信号21により有効となり、”0”がイメージメモ
リ書き込みデータ13となって、イメージメモリ7に書
き込まれる。この結果、イメージメモリ7はクリアされ
たことになる。FIG. 4 shows a detailed configuration example of the image memory write data control gate 17 shown in FIG. 3. In the figure, 18 is a gate circuit used when writing image data into the image memory 7. This gate circuit 18 is enabled by a write control signal 20 (corresponding to the image memory write data control signal in FIG. 6), and the image data 11 from the microprocessor 2 is transferred to the image memory write data 1
6 and is written into the image memory 7. Also,
Reference numeral 19 denotes a gate circuit used when reading the image memory, which is enabled by a read control signal 21 from the microprocessor 2, and "0" becomes the image memory write data 13 and is written into the image memory 7. As a result, the image memory 7 is cleared.
以上、本発明をページプリンタに適用した場合の実施例
に基づき説明した。本発明はページプリ/りに限定され
るものではなく、同様の制御が要求される機器に適用で
きる。The present invention has been described above based on an embodiment in which the present invention is applied to a page printer. The present invention is not limited to page printing/printing, but can be applied to devices that require similar control.
(発明の効果)
以上説明したように、本発明によれば、イメージメモリ
のアクセス時の1サイクルに要する時間を短縮すること
ができるので、ページプリンタに適用した場合には印刷
速度を向上させることができる。(Effects of the Invention) As explained above, according to the present invention, the time required for one cycle when accessing the image memory can be shortened, so when applied to a page printer, the printing speed can be improved. I can do it.
第1図は本発明の一実施例のブロック図、第2図は本実
施例の動作タイミング図、第3図は本実施例のイメージ
メモリ周辺の構成を示す図、第4図は第3図に示される
イメージメモリ書き込みデータコントロールゲート17
の詳細な構成例を示す図、第5図(a)及び(b)はそ
れぞれ従来のページプリンタのイメージメモリアクセス
方式の構成を示す図及びその動作タイミング図である。
1・・・プリンタ制御ユニット、
2・・・マイクロプロセッサ、
3・・書き込み信号、
4・・・メモリクリア信号、
5・・・シリアルデータ、
6・・プリンタユニット、
7・・・イメージメモリ、
8・・・印刷タイミング信号、
9・・・パラレル・シリアル変換回路、10・・・イメ
ージメモリ書き込み・読み出しアドレス発生回路、
11・・・マイクロプロセッサ2からのデータ、12・
・・イメージメモリ書き込みデータコントロール信号、
13・・・イメージメモリ書き込みデータ、14・・・
イメージメモリ読み出しデータ、15・・・シリアルデ
ータ、
16・・・イメージメモリ書き、込み・読み出しアドレ
スデータ、
17・・・イメージメモリ書き込みデータコントロール
ゲート、
18・・・書き込みゲート、
19・・・読み出しゲート、
20・・・書き込みコントロール信号、21・・・読み
出しコントロール信号。
特許出願人 沖電気工業株式会社
特許出願代理人 弁理士 山 本 恵 −11−マイク
ロプロセ、す2からのデータ12−イメージメモリ書ぎ
込みデータコントロール信号13−イメージメモリ1ぎ
込みデータ
14−イメージメモリ読み出しデータ
15−シリアルデータ
16−イメージメモリ書き込み読み出しアドレスデータ
17−イメージメモリ書ぎ込みデータコントロールゲー
ト第1図のイメージメモリ7の周辺の構成第3図
コントロールゲート
第4
18:書き込み用ゲート
19:読み出し用ゲート
20:書き込hロントロール信号
21:読み出しコントロール信号
17の構成例
図FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is an operation timing diagram of this embodiment, FIG. 3 is a diagram showing the configuration around the image memory of this embodiment, and FIG. 4 is a diagram of the third embodiment. Image memory write data control gate 17 shown in
FIGS. 5(a) and 5(b) are a diagram showing a detailed configuration example of a conventional page printer and FIGS. 5(b) and 5(a) and 5(b), respectively, are diagrams showing a configuration of an image memory access method of a conventional page printer, and their operation timing diagrams. DESCRIPTION OF SYMBOLS 1... Printer control unit, 2... Microprocessor, 3... Write signal, 4... Memory clear signal, 5... Serial data, 6... Printer unit, 7... Image memory, 8 ...Print timing signal, 9.Parallel/serial conversion circuit, 10.Image memory write/read address generation circuit, 11.Data from microprocessor 2, 12.
...Image memory write data control signal, 13...Image memory write data, 14...
Image memory read data, 15... Serial data, 16... Image memory write, write/read address data, 17... Image memory write data control gate, 18... Write gate, 19... Read gate , 20...Write control signal, 21...Read control signal. Patent applicant Oki Electric Industry Co., Ltd. Patent application agent Patent attorney Megumi Yamamoto -11-Data from microprocessor 212-Image memory write data control signal 13-Image memory 1 data to be written 14-Image memory Read data 15 - Serial data 16 - Image memory write Read address data 17 - Image memory write data Control gate Configuration of the surroundings of the image memory 7 in Fig. 1 Fig. 3 Control gate No. 4 18: Write gate 19: Read Configuration example diagram of gate 20: write hrontrol signal 21: read control signal 17
Claims (1)
式において、 イメージメモリからイメージデータを読み出すと同時に
、当該読み出されたイメージデータが格納されていた記
憶領域をクリアすることを特徴とするイメージメモリア
クセス方式。[Claims] An access method for an image memory that stores image data, characterized in that, at the same time as reading the image data from the image memory, a storage area in which the read image data was stored is cleared. Image memory access method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14037785A JPS622336A (en) | 1985-06-28 | 1985-06-28 | Image memory access system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14037785A JPS622336A (en) | 1985-06-28 | 1985-06-28 | Image memory access system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS622336A true JPS622336A (en) | 1987-01-08 |
Family
ID=15267405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14037785A Pending JPS622336A (en) | 1985-06-28 | 1985-06-28 | Image memory access system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS622336A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5104245A (en) * | 1989-01-13 | 1992-04-14 | Casio Computer Co., Ltd. | Printing apparatus with form editor |
JP2006261003A (en) * | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | Battery storing chamber and electronic apparatus equipped with the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59221069A (en) * | 1983-05-30 | 1984-12-12 | Hitachi Ltd | Memory control system |
-
1985
- 1985-06-28 JP JP14037785A patent/JPS622336A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59221069A (en) * | 1983-05-30 | 1984-12-12 | Hitachi Ltd | Memory control system |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5104245A (en) * | 1989-01-13 | 1992-04-14 | Casio Computer Co., Ltd. | Printing apparatus with form editor |
JP2006261003A (en) * | 2005-03-18 | 2006-09-28 | Ricoh Co Ltd | Battery storing chamber and electronic apparatus equipped with the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4839826A (en) | Affine conversion apparatus using a raster generator to reduce cycle time | |
JPS622336A (en) | Image memory access system | |
JPS62173526A (en) | Page buffer control system | |
JPH01310966A (en) | Image memory access system | |
JP3079956B2 (en) | Printer | |
KR100202637B1 (en) | Static tam | |
KR900001530Y1 (en) | Data transfer circuit between font rom and character generating ram | |
JPH02112968A (en) | Page image generator | |
JP2000268169A (en) | Picture information rotating device | |
JP2552305Y2 (en) | Image data transfer device | |
JPS6194166A (en) | Address converting circuit of direct memory access | |
JP3721025B2 (en) | Image processing device | |
JP2907436B2 (en) | Pattern information processing apparatus and method | |
KR970022835A (en) | Printer data output method | |
JPS60136824A (en) | Printer control device | |
JPS63159934A (en) | Microcode generating circuit | |
JPS6325717A (en) | Data transfer circuit | |
JPS63231644A (en) | Memory controller | |
JPH0247782A (en) | Picture signal processor | |
JPH01216858A (en) | Recording device | |
JPH0612329A (en) | Ram rewriting system | |
JPS59151222A (en) | Inter-memory data transfer system using direct memory access system | |
JPS6177468A (en) | Memory constitution for picture data of facsimile equipment | |
JPH047596A (en) | Image memory control system | |
JPH0277934A (en) | Line buffer memory |