JPS622332A - Data collecting system - Google Patents
Data collecting systemInfo
- Publication number
- JPS622332A JPS622332A JP60141361A JP14136185A JPS622332A JP S622332 A JPS622332 A JP S622332A JP 60141361 A JP60141361 A JP 60141361A JP 14136185 A JP14136185 A JP 14136185A JP S622332 A JPS622332 A JP S622332A
- Authority
- JP
- Japan
- Prior art keywords
- address
- setting
- analyzer
- area
- external clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、ロジックアナライザを用いるデータ収集方式
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data collection method using a logic analyzer.
[従来の技術]
従来、ロジックアナライザ等を用いてマイクロコンピュ
ータの実効アドレスをアドレストレースする場合、ロジ
ックアナライザ側でトレーストリガアドレスを設定して
おき、この設定したトリガガアドレスを基準にして以前
データ又は以後データを収集するようにしていた。[Prior Art] Conventionally, when tracing the effective address of a microcomputer using a logic analyzer or the like, a trace trigger address is set on the logic analyzer side, and previous data or subsequent data is set based on the set trigger address. I was trying to collect data.
[解決すべき問題点]
上述した従来のデータ収集方式では、ロジックアナライ
ザ側でトレーストリガアドレスを設定しておき、この設
定したトリがアドレスを基準にして以前データ又は以後
データを収集するようにしていたため、トリガアドレス
を含めて以前データ又は以後データをロジックアナライ
ザに内含されたメモリエリアサイズ分しかトレース出来
ないので、複雑なプログラム構成になった場合、該ロジ
ックアナライザに内含されたメモリエリアサイズではト
レース出来ない場合があるという欠点があった。[Problems to be solved] In the conventional data collection method described above, the trace trigger address is set on the logic analyzer side, and the set trigger collects previous or future data based on the address. , the previous data or subsequent data including the trigger address can only be traced for the size of the memory area included in the logic analyzer, so if the program has a complex configuration, it will not be possible to trace the data with the memory area size included in the logic analyzer. The drawback was that there were cases where it was not possible.
[問題点の解決手段]
本発明は、以前データ又は以後データをロジックアナラ
イザに内含されたメモリエリアサイズ分しかトレースで
きないという従来の欠点を除去し、複雑なプログラム構
成になった場合でもトレースできるデータ収集方式を提
供せんとするものである。[Means for Solving Problems] The present invention eliminates the conventional drawback of being able to trace previous data or subsequent data only for the size of the memory area included in the logic analyzer, and enables tracing even in the case of a complex program configuration. It aims to provide a data collection method.
そのために、本発明は、ロジックアナライザを使用して
マイクロコンピュータの実効アドレスをトレースするデ
ータ収集方式において、トレースしたいアドレスエリア
を設定するアドレス設定部および該アドレス設定部によ
る設定アドレスとマイクロコンピュータ実効アドレスと
の比較部を有し、トレースしたいデータのみ収集するこ
とを特徴とするデータ収集方式を提供するものである。To this end, the present invention provides an address setting section for setting an address area to be traced, and an address set by the address setting section and a microcomputer effective address in a data collection method that uses a logic analyzer to trace the effective address of a microcomputer. The present invention provides a data collection method characterized in that it has a comparing section and collects only the data that is desired to be traced.
[実施例] 次に本発明について図面を参照して説明する。[Example] Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例を示す図である0図において
lは被データ収集装置、2はトリガアドレスエリア設定
比較部で、該トリガアドレスエリア設定比較部2は、ト
レースしたいアドレスエリアを設定するアドレスエリア
設定部2aと、該アドレスエリア設定部2aによる設定
アドレスと被データ収集装置lのマイクロコンピュータ
実効アドレスとの比較部2bとを有する。3はロジック
アナライザ、4は被データ収集装置lのアドレス線、5
は被データ収集装置1のMIサイクル線、6は外部クロ
ック線をそれぞれ示す、尚、laはCPU、1bはRA
M、ICはROMである。次に動作について説明する。FIG. 1 is a diagram showing an embodiment of the present invention. In FIG. 0, l is a data collection device, 2 is a trigger address area setting comparison section, and the trigger address area setting comparison section 2 sets an address area to be traced. It has an address area setting section 2a, and a comparison section 2b for comparing the address set by the address area setting section 2a and the microcomputer effective address of the data collection device l. 3 is the logic analyzer, 4 is the address line of the data collection device l, 5
denotes the MI cycle line of the data collection device 1, and 6 denotes the external clock line, where la is the CPU and 1b is the RA.
M and IC are ROMs. Next, the operation will be explained.
被データ収集装置1内のマイクロコンピュータのアドレ
スをトレースする場合、アドレス線4をロジックアナラ
イザ3の入力データ端子とトリガアドレスエリア設定お
よび比較部2へ接続し、MIサイクル線5を該トリガア
ドレスエリア設定比較部2へ接続する。そして該トリガ
アドレスエリア設定比較部2の出力をロジックアナライ
ザ3の外部クロック端子に接続する。このような状態に
おいて、トリガアドレスエリア設定比較部2はアドレス
エリアを設定し、CPU1aの実効アドレスが設定エリ
ア内であれば外部クロック線6を通してロジックアナラ
イザ3に外部クロックを供給する。そして該ロジックア
ナライザ3は外部クロックに同期してCPUIaの実効
アドレスを蓄積する。When tracing the address of the microcomputer in the data collection device 1, the address line 4 is connected to the input data terminal of the logic analyzer 3 and the trigger address area setting and comparison section 2, and the MI cycle line 5 is connected to the trigger address area setting and comparison section 2. Connect to 2. Then, the output of the trigger address area setting comparison section 2 is connected to an external clock terminal of the logic analyzer 3. In this state, the trigger address area setting comparator 2 sets an address area, and supplies an external clock to the logic analyzer 3 through the external clock line 6 if the effective address of the CPU 1a is within the set area. The logic analyzer 3 then stores the effective address of the CPU Ia in synchronization with the external clock.
従って、ロジックアナライザ3内のメモリエリアを有効
に利用できることとなる。Therefore, the memory area within the logic analyzer 3 can be used effectively.
[発明の効果]
以上の説明により明らかなように、本発明はロジックア
ナライザを使用してマイクロコンピュータの実効アドレ
スをトレースするデータ収集方式において、トレースし
たいアドレスエリアを設定するアドレス設定部および該
アドレス設定部による設定アドレスとマイクロコンピュ
ータ実効アドレスとの比較部を有し、トレースしたいデ
ータのみ収集することを特徴とするデータ収集方式とし
たため、CPU実効アドレスが設定エリア内のみロジッ
クアナライザへ外部クロックを供給するので、ロジック
アナライザ内メモリエリアを有効に利用出来ることとな
るという効果がある。[Effects of the Invention] As is clear from the above description, the present invention provides an address setting section for setting an address area to be traced and an address setting section for a data collection method of tracing the effective address of a microcomputer using a logic analyzer. The data collection method is characterized by having a comparison section between the address set by the CPU and the effective address of the microcomputer, and collecting only the data to be traced, so the external clock is supplied to the logic analyzer only when the CPU effective address is within the set area. Therefore, there is an effect that the memory area within the logic analyzer can be used effectively.
第1図は、本発明のデータ収集方式の一実施例を示す構
成図である。
1 :被データ収集装置
1 a : CPU
2 ニトリガアドレスエリア設定比較部2aニトリガア
ドレス工リア設定部
2b:比較部
3 :ロジックアナライザFIG. 1 is a block diagram showing an embodiment of the data collection method of the present invention. 1: Data collection device 1 a: CPU 2 Nitrigger address area setting comparison unit 2a Nitrigger address area setting unit 2b: Comparison unit 3: Logic analyzer
Claims (1)
実効アドレスをトレースするデータ収集方式において、
トレースしたいアドレスエリアを設定するアドレス設定
部および該アドレス設定部による設定アドレスとマイク
ロコンピュータ実効アドレスとの比較部を有し、トレー
スしたいデータのみ収集することを特徴とするデータ収
集方式。In a data collection method that uses a logic analyzer to trace the effective address of a microcomputer,
A data collection method comprising an address setting section for setting an address area to be traced, and a comparison section for comparing the address set by the address setting section with a microcomputer effective address, and collecting only data to be traced.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60141361A JPS622332A (en) | 1985-06-27 | 1985-06-27 | Data collecting system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60141361A JPS622332A (en) | 1985-06-27 | 1985-06-27 | Data collecting system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS622332A true JPS622332A (en) | 1987-01-08 |
Family
ID=15290191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60141361A Pending JPS622332A (en) | 1985-06-27 | 1985-06-27 | Data collecting system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS622332A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH047910A (en) * | 1990-04-25 | 1992-01-13 | Toshiba Corp | Integrated circuit device for signal processing |
US5974284A (en) * | 1997-06-05 | 1999-10-26 | Fuji Xerox Co., Ltd. | Image forming apparatus and initializing method thereof |
-
1985
- 1985-06-27 JP JP60141361A patent/JPS622332A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH047910A (en) * | 1990-04-25 | 1992-01-13 | Toshiba Corp | Integrated circuit device for signal processing |
US5974284A (en) * | 1997-06-05 | 1999-10-26 | Fuji Xerox Co., Ltd. | Image forming apparatus and initializing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS622332A (en) | Data collecting system | |
JPS562047A (en) | Debugging unit | |
JPS5831458A (en) | Address matching device | |
JPS58167939U (en) | arithmetic device | |
JPH02300943A (en) | Debug support system | |
JPS59174645U (en) | Debugging device | |
JPH0196042U (en) | ||
Morrow et al. | Software engineering for real-time systems. | |
JPS5923854U (en) | Microcomputer interrupt circuit | |
JPS6082301U (en) | process output device | |
KR920004728B1 (en) | High-speed execution system | |
JPS6472252A (en) | Adaptor device | |
JPS6138656U (en) | Electronic copying machine control device | |
JPS5894035U (en) | CPU operation monitoring system | |
JPS60126829U (en) | Microcomputer reset circuit | |
JPS6441938A (en) | Microcomputer developing device | |
EP0300507A2 (en) | Generator for generating a bus cycle end signal for debugging operation | |
JPH04134553A (en) | Bus system | |
JPH02150931A (en) | Information processor | |
JPH0259834A (en) | Input/output controller | |
JPS5851363U (en) | Integrated circuit for microcomputer | |
JPS6358523A (en) | Time coincidence system between circuit connecting devices | |
JPH01237848A (en) | Software development supporting device | |
JPS61603U (en) | programmable controller | |
JPS54145446A (en) | Input-output control system |