JPS62231287A - Display unit - Google Patents

Display unit

Info

Publication number
JPS62231287A
JPS62231287A JP61074630A JP7463086A JPS62231287A JP S62231287 A JPS62231287 A JP S62231287A JP 61074630 A JP61074630 A JP 61074630A JP 7463086 A JP7463086 A JP 7463086A JP S62231287 A JPS62231287 A JP S62231287A
Authority
JP
Japan
Prior art keywords
coordinate
address
display
display memory
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61074630A
Other languages
Japanese (ja)
Inventor
清水 健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61074630A priority Critical patent/JPS62231287A/en
Publication of JPS62231287A publication Critical patent/JPS62231287A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はラスク走査型CRTにグラフィック。[Detailed description of the invention] [Purpose of the invention] (Industrial application field) The present invention is a graphic scanning type CRT.

キャラクタを表示するための表示装置の改良に関する。This invention relates to improvements in display devices for displaying characters.

(従来の技術) この種の表示装置の基本的構成は、第3図に示すように
表示メモリ1.このメモリ1の内容を表示するCRT2
及び前記表示メモリ1の円込み(以下、描画とニし称す
る)、読出しを制御するCRTコントローラ3から構成
されている。
(Prior Art) The basic configuration of this type of display device is as shown in FIG. CRT2 that displays the contents of this memory 1
and a CRT controller 3 that controls the drawing (hereinafter referred to as "drawing") and reading of the display memory 1.

この種の表示装置で表示画面のスクロールアップを行な
う場合には、例えば第4図に示すように前記表示メモリ
1にキャラクタの内容を描画しておき、表示ラスクスキ
ャン開始時における表示メモリ1の読出し開始アドレス
を、第4図に示すように例えばa−+bとすることによ
り行なうことが考えられる。尚、第4図に示す表示画面
では続出し開始アドレスがbの場合を示している。
When scrolling up the display screen in this type of display device, for example, as shown in FIG. It is conceivable to do this by setting the start address to, for example, a-+b as shown in FIG. Incidentally, the display screen shown in FIG. 4 shows the case where the successive output start address is b.

ところで、上記のようなスクロールアップ方式では、表
示メモリ1へのキVラクタ[の描画は、第4図に示ずよ
うに表示メモリ1の境界をまたいだ2領滅に対して行な
う必要がある。
By the way, in the above-mentioned scroll-up method, it is necessary to draw the character in the display memory 1 for two erasures that cross the boundary of the display memory 1, as shown in FIG. .

しかしながら、従来の表示装置にあっては表示メモリ1
へ描画する際のX座標は描画開始アドレスより順次1づ
つ加算された位置を指定することになっているので、描
画開始アドレスが初期値O以外のときには表示メモリ1
の境界を越えてX座標を指定してしまい、表示メモリ1
の2領域に対して描画することができなかった。従って
、上述した方式により表示画面のスクロールアップを行
なうことができなかった。
However, in conventional display devices, the display memory 1
The X coordinate when drawing to is specified as a position that is sequentially incremented by 1 from the drawing start address, so if the drawing start address is other than the initial value O, display memory 1
I specified the X coordinate beyond the boundary of display memory 1.
It was not possible to draw in these two areas. Therefore, it was not possible to scroll up the display screen using the method described above.

(発明が解決しようとする問題点) 上述したように、表示画面のスクロールアップを行なう
に際して、従来の表示装置にあっては表示メモリへのキ
ャラクタ等の描画を、表示メモリの境界をまたいだ2f
tltに対して行なうことができなかった。
(Problems to be Solved by the Invention) As mentioned above, when scrolling up the display screen, in conventional display devices, the drawing of characters, etc. in the display memory is performed in a 2f space that straddles the boundaries of the display memory.
This could not be done for tlt.

そこで、本発明の目的とするところは表示メモリの境界
をまたいだ2領域に対してもキVラクタ等の描画を行な
うことができ、もって表示画面のスクロールアップが容
易な表示装置を提供することにある。
SUMMARY OF THE INVENTION Therefore, it is an object of the present invention to provide a display device that can draw graphics, etc. even in two areas that straddle the boundary of the display memory, and thereby allows easy scrolling up of the display screen. It is in.

[発明の構成] (問題点を解決するための手段) 本発明は、M (x=0〜M−1) XN (y=0−
N−1>の表示メモリへの描画を制御する表示コントロ
ーラを、描画コマンドを入力して各描画点毎の座標を決
定する描画プロセッサと、この描画プロセッサの出力に
基づきX座標(×=0〜M−1)を出力するXアドレス
発生部と、前記描画プロセッサの出力に基づき描画開始
アドレスより1づつ加算されたX座標を出力するXアド
レス発生部と、この両アドレス発生部の出力に基づきL
=X十M−’)/の物理アドレスに変換して前記表示メ
モリに出力するアドレス変換部と、X座標がN−1に達
したことを検出し、この検出後のX座標を初期11i0
にセットする情報を前記描画プロセッサに出力するX座
標制御部とで構成している。
[Structure of the invention] (Means for solving the problem) The present invention provides M (x=0 to M-1) XN (y=0-
A display controller that controls drawing in the display memory of M-1), an X address generating section that outputs an
=
and an X coordinate control section that outputs information to be set to the drawing processor.

(作 用) 描画コマンドに基づき決定されx、Xアドレス発生部よ
り出力されるX座標、X座標がアドレス変換部に入力す
ると、ここで連続する数の物理アドレスに変換されて表
示メモリの描画点を指定することになるが、表示メモリ
の境界をX座標が越えたらX座標制御部によってX座標
を強制的に初期値Oにセットするようになっているので
、表示メモリの境界をまたいだ2領域に描画を行なうこ
とができ、表示画面のスクロールアップを容易に行なう
ことができる。
(Function) When the x coordinate determined based on the drawing command and output from the X address generation section is input to the address conversion section, it is converted into a continuous number of physical addresses and the However, if the X coordinate crosses the boundary of the display memory, the X coordinate is forcibly set to the initial value O by the X coordinate control unit. Drawing can be done in the area, and the display screen can be easily scrolled up.

(実施例) 以下、本発明の一実施例を図面を参照して説明する。第
1図は本実施例装置のCRTコントローラのうちの描画
用アドレス制御部のブロック図、第2図は前記表示メモ
リ1を説明するための概略説明図である。
(Example) Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a drawing address control section of the CRT controller of the apparatus of this embodiment, and FIG. 2 is a schematic diagram for explaining the display memory 1.

尚、本実施例の全体構成は第3図に示す通りである。こ
の第3図に示す構成のうち先ず前記表示メモリ1につい
て第2図に基づき説明する。
The overall configuration of this embodiment is as shown in FIG. Of the configuration shown in FIG. 3, the display memory 1 will first be explained based on FIG. 2.

同図において、この表示メモリ1はM画素XN画素の記
憶領域を有し、本実施例では同図に示すように描画開始
アドレスで必るy座標=kからキVラクタTの描画を行
ない、キャラクタFはこの表示メモリ1の境界をまたい
だ位置に描画するものである。
In the figure, the display memory 1 has a storage area of M pixels and XN pixels, and in this embodiment, as shown in the figure, the drawing of KV tract T is performed from the necessary y coordinate=k at the drawing start address, as shown in the figure. The character F is drawn at a position across the boundary of the display memory 1.

上記のような描画を行なうための前記CRTコントロー
ラ3の構成を第1図を参照して説明する。
The configuration of the CRT controller 3 for performing the above-described drawing will be explained with reference to FIG.

同図において、10は描画プロセッサであり、描画コマ
ンドを入力して各描画点毎の座標を決定するもので必る
。11はXアドレス発生部であり、前記描画プロセッサ
10の出力に基づきX座標(x=O−M−1>を出力す
るものである。12はXアドレス発生部であり、前記描
画プロセッサ10の出力に基づき描画開始アドレスより
1づつ加算されたX座標を出力するものである。尚、こ
のyアト92発生部12は、描画開始アドレスがOから
の場合にはy=0.1,2.・・・、N−1と出力する
ことになるが、描画開始アドレスが初期値O以外の時に
はV=N−1を越えてX座標を出力する。13はアドレ
ス変換部であり、上記両アドレス発生部11.12のx
、X座標を入力し、L=X+M−Vの物理アドレスに変
換し、これを前記表示メモリ1に出力するようになって
いる。
In the figure, numeral 10 denotes a drawing processor, which inputs drawing commands and determines the coordinates of each drawing point. Reference numeral 11 denotes an X address generation unit, which outputs the X coordinate (x=O−M−1>) based on the output of the drawing processor 10. Reference numeral 12 denotes an X address generation unit, which outputs the X coordinate (x=O−M−1>) based on the output of the drawing processor 10. It outputs the X coordinate which is incremented by 1 from the drawing start address based on the drawing start address.In addition, this y at 92 generating section 12 outputs the X coordinate when the drawing start address is from O, y=0.1, 2. ..., N-1 will be output, but if the drawing start address is other than the initial value O, it will exceed V=N-1 and output the X coordinate. 13 is an address conversion unit, which generates both of the above addresses. Part 11.12 x
, X coordinates are input, converted to a physical address of L=X+MV, and outputted to the display memory 1.

20はX座標制御部であり、前記X座標がN−1に達し
たことを検出し、この検出後のX座標を初期値Oにセッ
トする情報を前記描画プロセッサ10に出力するもので
ある。このX座標制御部20は、シフトレジスタ21.
論理積回路22.23、論理和回路25及びセットレジ
スタ24で構成されている。前記シフトレジスタ21は
、前記yアドレス発生部12の出力をクロックとしてレ
ジスタの内容を1づつシフトするものであり、その最上
位ビットと上位2ビツト目の出力端子を前記論理積回路
22.23の一方の入力端子に接続している。また、前
記セットレジスタ21は、X座標の最大値(N−1>+
1の座標をセットするもので、本実施例ではセットレジ
スタ24の最上位ビットと上位2ビツト目の出力端子を
前記論理積回路22.23の他方の入力端子に接続して
いる。尚、このように2種類の座標をセット可能にして
いるのは、表示メモリ1.ディスプレイ2の画像サイズ
が21I類ある場合、例えば128X12B、256X
256の2種類のサイズのそれぞれに対応して一ヒ述し
た表示画面のスクロールアップができるようにしたもの
である。このため、前記論理積回路22.23の出力を
2人力する論理和回路25が設けられ、この論理和回路
25の出力が旧ghのときに前記アドレス変換部13に
Wa目をかけ、曲記描画プロセツ”J 10にX座標を
初期値Oにセットする割込み信号を出力するようになつ
いる。尚、本実施例では前記セットレジスタ24の上位
2ビツト目にのみ“1″がセットされ、従って前記シフ
トレジスタ21の上位2ビツト目に“1゛′が立った際
に前記論理和回路25より旧ghが出力されるようにな
っている。そして、この上位2ビツト目とは前記表示メ
モリ1のy座標N(表示メモリ1のX座標は実際にはN
−1しかないのでこのX座標は表示メモリ1の境界線を
越えた架空の座標である)に対応している。尚、この実
施例では結果的にy座標Nを検出していることになるが
、このことは表示メモリ1の境界線であるy座標N−1
を検出していることと等価である。
Reference numeral 20 denotes an X-coordinate control section, which detects that the X-coordinate has reached N-1 and outputs information for setting the detected X-coordinate to the initial value O to the drawing processor 10. This X coordinate control section 20 includes a shift register 21.
It is composed of AND circuits 22 and 23, an OR circuit 25, and a set register 24. The shift register 21 shifts the contents of the register one by one using the output of the y address generator 12 as a clock, and the output terminals of the most significant bit and the second most significant bit are connected to the AND circuits 22 and 23. Connected to one input terminal. The set register 21 also stores the maximum value of the X coordinate (N-1>+
In this embodiment, the most significant bit and the output terminal of the second most significant bit of the set register 24 are connected to the other input terminal of the AND circuit 22 and 23. It should be noted that display memory 1. allows two types of coordinates to be set in this way. If the image size of display 2 is 21I, for example, 128X12B, 256X
The above-mentioned display screen can be scrolled up in accordance with each of the two sizes of H.256. For this reason, an OR circuit 25 is provided which inputs the outputs of the AND circuits 22 and 23, and when the output of the OR circuit 25 is old GH, the address converter 13 is set to Wa, and the An interrupt signal that sets the X coordinate to the initial value O is output to the drawing processor J10. In this embodiment, only the upper two bits of the set register 24 are set to "1", so When "1" is set in the upper two bits of the shift register 21, the old gh is output from the OR circuit 25. The second most significant bit is the y-coordinate N of the display memory 1 (the X-coordinate of the display memory 1 is actually N
Since there is only -1, this X coordinate corresponds to an imaginary coordinate beyond the boundary line of the display memory 1). Incidentally, in this embodiment, the y coordinate N is detected as a result, but this means that the y coordinate N-1, which is the boundary line of the display memory 1, is detected.
This is equivalent to detecting .

以上のように構成された装置の作用について説明する。The operation of the device configured as above will be explained.

描画プロセッサ10に描画コマンドが入力されると、こ
の描画プロセッサ10は前記コマンドに基づき描画点の
座標を算出し、x、yアドレス発生部11.12よりそ
れぞれ論理座標x(0〜M−1)、論理座標yを発生さ
せる。
When a drawing command is input to the drawing processor 10, the drawing processor 10 calculates the coordinates of a drawing point based on the command, and generates logical coordinates x(0 to M-1) from the x and y address generation units 11.12, respectively. , generates the logical coordinate y.

ここで、表示メモリ1への描画を第2図に示すようにy
座標k(描画開始アドレス)からキャラクタTを描き、
キャラクタFは表示メモリ1の境界をまたいだ2領域に
描くとすると、前記y座標発生子部12からは先ず座標
kが出力され、この座標kが出力されている間に亘って
前記X座標アドレス発生部11からはX座標O〜127
が出力される。この後はX座標が127に達する毎にX
座標かに+’l、 k+2と1づつ累積されて出力され
る。そして、この両アドレス発生部11.12の出力座
標はアドレス変換部13に入力し、ここでL=x十M−
yの物理アドレスに変換される。
Here, the drawing to the display memory 1 is performed as shown in FIG.
Draw character T from coordinate k (drawing start address),
Assuming that the character F is drawn in two areas that straddle the boundary of the display memory 1, the y-coordinate generator section 12 first outputs the coordinate k, and while this coordinate k is being output, the x-coordinate address is From the generation unit 11, the X coordinate is O~127
is output. After this, every time the X coordinate reaches 127,
The coordinates are accumulated by 1 and output as +'l and k+2. The output coordinates of both address generators 11 and 12 are input to the address converter 13, where L=x0M−
It is converted to the physical address of y.

即ち、このアドレス変換部13の出力としては128に
、128に+1.128に+2.・・・128に+12
7.128 (k+1>、128 (k+1>+1とい
うように連続する数のアドレスとして出力され、この物
理アドレスによって前記表示メモリ1の描画位置を指定
するようになっている。
That is, the output of this address converter 13 is 128, 128, +1.128, +2. ...+12 to 128
7.128 (k+1>, 128 (k+1>+1) are output as consecutive numbers of addresses, and the drawing position in the display memory 1 is specified by this physical address.

ここで、X座標がN−1に達し、キャラクタTの描画が
終了すると、X座標がNとなるが、この時シフトレジス
タ21の上位2ビツト目に1″が立ち、論理積回路22
.論理和回路25が共に成立して論理和回路25より旧
Ohが出力される。
Here, when the X coordinate reaches N-1 and the drawing of the character T is completed, the X coordinate becomes N, but at this time, 1'' is set in the upper two bits of the shift register 21, and the AND circuit 22
.. The OR circuit 25 is established and the old Oh is output from the OR circuit 25.

そうすると、アドレス変換部13にはwaitがかけら
れてアドレス変換が一旦中止され、描画プロセッサ10
にはX座標を初期値Oにセットすべき割込み信号が出力
される。このため、(1^画プロセッFJ10G、1y
アドレス発生部12よりy座標Nに代えてy座標Oを発
生ざぜるように制御する。従っで、アドレス変換部13
からは、表示メモリ1の1ライン目のアドレスに対応す
る物理アドレス0.1.2.・・・126,127が出
力され、表示メモリ1の境界線をまたいだ2領域での描
画が可能となる。そして、この後はy座標かに−1にな
るまでアドレス指定を行なうことにより、ディスプレイ
2の1フレ一ム分の描画が終了する。
Then, a wait is applied to the address conversion unit 13 to temporarily stop the address conversion, and the drawing processor 10
An interrupt signal to set the X coordinate to the initial value O is output. For this reason, (1^ image processor FJ10G, 1y
The address generator 12 is controlled to generate a y-coordinate O in place of the y-coordinate N. Therefore, the address conversion section 13
, the physical addresses 0.1.2 .corresponding to the address of the first line of display memory 1. . . 126 and 127 are output, making it possible to draw in two areas that straddle the boundary line of the display memory 1. After this, addressing is continued until the y-coordinate becomes -1, thereby completing the drawing of one frame on the display 2.

このような描画が終了したら、次にこの表示メモリ1の
内容を読み出す際に、第4図に示すように読み出し開始
アドレスをa→bに代えて行なうことにより、上述した
表示画面のスクロールアップが可能となる。
Once such drawing is completed, the next time the contents of the display memory 1 are read out, the readout start address is changed from a to b as shown in Fig. 4, thereby making it possible to scroll up the display screen as described above. It becomes possible.

このように、本実施例にあっては、表示メモリ1の境界
線をy座標が越えたら次のy座標を強制的に初期(11
[0にもどすようにしているので、表示メモリ1の境界
をまたいだ2領域に描画を行なうことができ、表示画面
のスクロールアップを容易に行なうことが可能になる。
As described above, in this embodiment, when the y-coordinate exceeds the boundary line of the display memory 1, the next y-coordinate is forcibly initialized (11
[Since the value is reset to 0, drawing can be performed in two areas that straddle the boundary of the display memory 1, and the display screen can be easily scrolled up.

尚、本発明は上記実施例に限定されるものではなく、本
発明の要旨の範囲内で種々の変形実施が可能である。
Note that the present invention is not limited to the above embodiments, and various modifications can be made within the scope of the gist of the present invention.

[発明の効果] 以上詳述したように本発明によれば、表示メモリの境界
線をya標が越えたらy座標を強制的に初期値Oにもど
すことにより、表示メモリの境界をまたいだ2領域に描
画を行なうことができ、表示画面のスクロールアップを
容易に行なうことができる。
[Effects of the Invention] As detailed above, according to the present invention, when the ya mark crosses the boundary line of the display memory, the y coordinate is forcibly returned to the initial value O. Drawing can be done in the area, and the display screen can be easily scrolled up.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の表示コントローラのうちの描画アドレ
ス制御部のブロック図、第2図は表示メモリの一例を示
す概略説明図、第3図は表示装置の構成を示すブロック
図、第4図は表示メモリへの描画及びその表示画面を示
す概略説明図である。 1・・・表示メモリ、2・・・ディスプレイ、3・・・
表示コントローラ、10・・・描画プロセッサ、11・
・・Xアドレス発生部、 12・・・yアドレス発生部、 1臥飽コマン)°′ l:χf12グダ
FIG. 1 is a block diagram of a drawing address control section of the display controller of the present invention, FIG. 2 is a schematic explanatory diagram showing an example of a display memory, FIG. 3 is a block diagram showing the configuration of a display device, and FIG. 4 FIG. 2 is a schematic explanatory diagram illustrating drawing to a display memory and its display screen. 1...Display memory, 2...Display, 3...
Display controller, 10... Drawing processor, 11.
...

Claims (1)

【特許請求の範囲】[Claims] 表示コントローラによってM(x=0〜M−1)×N(
y=0〜N−1)の表示メモリへの描画及びその読み出
しを制御し、前記表示メモリの内容をディスプレイに表
示する表示装置において、前記表示コントローラは、描
画コマンドを入力して各描画点毎の座標を決定する描画
プロセッサと、この描画プロセッサの出力に基づきx座
標(x=0〜M−1)を出力するxアドレス発生部と、
前記描画プロセッサの出力に基づき描画開始アドレスよ
り1づつ加算されたy座標を出力するyアドレス発生部
と、この両アドレス発生部の出力に基づきL=x+M・
yの物理アドレスに変換して前記表示メモリに出力する
アドレス変換部と、y座標がN−1に達したことを検出
し、この検出後のy座標を初期値0にセットする情報を
前記描画プロセッサに出力するy座標制御部とで構成し
たことを特徴とする表示装置。
M(x=0~M-1)×N(
In a display device that controls drawing to and reading from a display memory (y = 0 to N-1) and displays the contents of the display memory on a display, the display controller inputs a drawing command to control drawing for each drawing point. a drawing processor that determines the coordinates of the drawing processor; an x-address generation unit that outputs the x-coordinate (x=0 to M-1) based on the output of the drawing processor;
A y-address generation unit outputs a y-coordinate incremented by 1 from the drawing start address based on the output of the drawing processor, and L=x+M・based on the outputs of both address generation units.
an address conversion unit that converts the physical address of y into a physical address and outputs it to the display memory; and an address conversion unit that detects that the y coordinate has reached N-1 and sets the y coordinate to an initial value of 0 after this detection. 1. A display device comprising: a y-coordinate control section that outputs an output to a processor.
JP61074630A 1986-03-31 1986-03-31 Display unit Pending JPS62231287A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61074630A JPS62231287A (en) 1986-03-31 1986-03-31 Display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61074630A JPS62231287A (en) 1986-03-31 1986-03-31 Display unit

Publications (1)

Publication Number Publication Date
JPS62231287A true JPS62231287A (en) 1987-10-09

Family

ID=13552712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61074630A Pending JPS62231287A (en) 1986-03-31 1986-03-31 Display unit

Country Status (1)

Country Link
JP (1) JPS62231287A (en)

Similar Documents

Publication Publication Date Title
JPS6113291A (en) Control circuit and method for generating display area
JPS62231287A (en) Display unit
JPS58159578A (en) Display
JPS6323188A (en) Character display unit
JP2871164B2 (en) Image processing device
JPS60144789A (en) Character/graphic display controller
JP3354725B2 (en) Display device
JPS5845715B2 (en) Graphics Hiyoji Souchi
JPS62204389A (en) Clipping/shielding method by any polygons
JPS58194090A (en) Display unit
JP2956342B2 (en) Image display control device
JPS59185A (en) Crt display unit
JPS60175082A (en) Font arrangement control circuit for braun tube display
JPS58203492A (en) Character display control system
JPS59151186A (en) Character display
JPS60254083A (en) Overlap display unit
JPS62163093A (en) Microcomputer apparatus
JPS58205186A (en) Display unit
JPS63195696A (en) Fast lithography
JPS60258587A (en) Symbol generator
JPH08115072A (en) Dot display device
JPH05108053A (en) Character display device
JPS6120985A (en) Controller for crt display unit
JPS59126282U (en) Character display device for CRT
JPS6159391A (en) Stil picture moving circuit