JPS6222632A - 電子フオ−カス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ アレイ状に配列された複数の検出素子からの得られた電
゛気信号を電子的に集束させ、さらにその集束する焦点
距離を時間的に変化させる電子フォーカス装置の遅延デ
ータ発生に関する。

［発明の技術的背景とその問題点］ 従来の超音波診断装置は第４図の構成図に示されるよう
に、例えば６４〜９６個の超音波振動素子３５が一列に
配列されている。パルサ３６はこれらの振動素子３５に
各々に独立して接続され、各振動素子３５より超音波を
発生させるために高電圧パルスを発生する。例えば振動
素子３５の配列の中心軸に対して角度θの方向の距離１
の点Ｐに超音波を集束させるときＣＰ（Ｊ３０は各振動
素子３５からの送波される超音波が点Ｐにほぼ同時刻に
到着するように各振動素子３５に接続されているパルサ
３６の高電圧パルスの発生タイミングを制御する。この
ように超音波は点Ｐに集束される。

次に点Ｐ付近で反射された超音波エコーは各振動素子３
５と点Ｐとの距離差によって生じる時間的ずれを持って
各振動素子３５に帰って来る。超音波振動素子３５はこ
の超音波エコーを電気信号に変換するとともにそれを増
幅する増幅回路３７を介して遅延回路３４に供給する。

遅延回路３４は点Ｐと各振動素子間との距頗差による時
間的ずれがなくなるように、各超音波エコー信号をそれ
ぞれ遅延させる。そして時間的ずれがなくなるように整
相された超音波エコー信号は加算される。このように受
信のときも超音波は集束される。

画像構成部３８はこの加算された信号を処理する。表示
部３９はこの画像構成部３　Ｂ　ｈＳ　ｌらの処理され
た信号を超音波の送受波方向と対応させて表示する。Ｃ
ＰＵ３０によって順次この超音波送受波方向θを変えな
がら走査することによって超音波振動素子３５配列の中
心軸を中心として拡がった例えば２５６本の走査線で扇
状の断層像が表示される。

この断層像の方位方向の分解能を上げるために、遅延回
路３４は超音波が反射してくる時間によって集束点を変
化させることが行われている。すなわち深さ方向に集束
領域を複数の段階に分け、それぞれの領域からの超音波
エコーをそれぞれの各集束領域の集束点に集束させる。

超音波エコーは浅部より深部にかけて時間とともに反射
してくるので超音波エコーの集束点を時間とともに変化
させる。

従来この超音波エコーの集束点を変えることは電子フォ
ーカス装置４０で制御される。　□すなわちＣＰＵ３０
は扇状に拡がった走査線ごとにまた各集束領域ごとに各
振動素子３５からの超音波エコー信号に加えられる遅延
期間が演算される。例えば走査線が２５６本集束領域が
１６段階、振動素子が９６個の場合は２５６Ｘ１６Ｘ９
６個遅延データが走査をする前に演算され第ｌＲＡＭ３
１に蓄積される。そして転送のノイズの影響を押えるた
めに、ＣＰＵ３０からの制御信号により走査量のブラン
ク期間中、すなわち、受波していないときに第１　ＲＡ
Ｍ３１よりその走査線の集束領域ごとの各遅延素子に与
えられる遅延時間が第２ＲＡＭ３２に転送される。そし
てこの第２ＲＡＭ３２より超音波エコーの受波時間に応
じそれぞれの集束領域の遅延時間がレジスタ３３に与え
られる。レジスタ３３はこれらの遅延時間を各遅延素子
に与える。

［背景技術の問題点］ 第１　ＲＡＭ３１は大容量の記憶素子を必要とする。ま
た、これらの計算を全てＣＰ（Ｊ３０で演算するためＣ
ＰＬＪ３０の処理の負担は大きい。

しかも第２ＲＡＭ３２からレジスタ３３への転送方法は
、段数が例えば１６段の場合、第３図の八に示されるよ
うに、段数の転送時間）（ａと、第２ＲＡＭ３２への書
込み時間Ｗａとに大きく分けられる。段数の転送時間Ｘ
ａは１６分割され、段数単位で素子数のデータをレジス
タ３３へ転送するのに必要である。しかし、第２ＲＡＭ
への書込み時間Ｗａでは、第１　ＲＡＭ３１から第２Ｒ
ＡＭ３２への段数と素子数との多数のデータ転送が行な
われるため、遅延回路３４などのアナログ回路へのノイ
ズの影響が大きくなる。そのため書込み時間Ｗａの間は
、遅延回路３４は動作させないようにしである。この時
間Ｗａは、段数と素子数が多いほど長くなり、この時間
が長ければ、遅延回路３４が動作させられないため超音
波発生レートを変えなければエコーデータ受信時間が短
くなる。

また超音波発生レートを変えると、その周期が長くなる
ため、リアルタイム性が悪くなる。

［発明の目的］ 本発明は、上記問題点を解決するためになされたもので
、ＣＰＵの負担を軽減すること及び、第１　ＲＡＭから
第２ＲＡＭへのデータ量を低減することとを目的とする
。

［発明の概要］ この目的を達成するために本発明では、それぞれ焦点距
離の異なる１種類以上の遅延データを２進数のデジタル
信号として発生するデータ発生部と、これら遅延データ
をそれぞれビットシフトさせるピッＩ−シフタ部と、前
記各ビットシフタ部からの出力を加算処理する加算処理
部と、前記ビットシフタ部及び前記加算処理部の出力の
うち１つを選択する選択部と、この選択部からの出力に
より検出素子からの信号を順次焦点距離を変えながら集
束させる遅延部とを備えたことを特徴とする電子フォー
カス装置である。

−〇− し発明の実施例］ まず、本発明の詳細な説明する。

各素子で検出された信号はその素子の位置ににつて次式
で表わされる遅延時間ｔｄが与えられる。

ただし、Ｘは索子配列の中心からの距離、θは超音波ビ
ームの偏向角、Ｃは媒質中での音速、「１は焦点距離で
ある。

この（１）式において第１項はビーム偏向のための遅延
時間、第２項は超音波の集束の遅延時間である。従来は
これら遅延時間は各集束距離ごとに求められ蓄積されて
いた。

本願発明ではビーム偏向のための遅延時間と、集束のた
めの遅延時間とを分けて蓄積する。しかも集束のための
遅延時間をビットシフトさせるものである。このことに
よって２　Ｆｌ、４　Ｆｌ、８　Ｆｌ。

・・・もしくは１／２・Ｆｌ、１／４　・Ｆｌ、１／８
　・Ｆｌの遅延時間を得ることができる。このビットシ
フ１〜された集束のための遅延時間と偏向のための遅延
時間を加算したものを各遅延回路に与えるものである。

さらに複数の異なる集束のための遅延時間を用意し、ビ
ットシフトもしくはビットシフトしないものをそれぞれ
組み合せて焦点距離を細くしてもよい。

以下、図面を参照して本発明の一実施例である超音波診
断装置を説明する。

第１図は同実施例のブロック図である。尚第４図と同じ
箇所には同一符号を付し、詳細な説明を略す。電子フォ
ーカス装置４１のＣＰＵ２０は、走査線ごとに各遅延素
子に与えられる遅延時間を２進数で演算し、ＲＡＭ２１
に転送する。この遅延時間は偏向のための遅延時間と２
種類の集束のための遅延時間である。ＲＡＭ２１は、走
査線間の超音波を受波しないブランク期間にその走査線
の各遅延素子に与えられる遅延時間データを段演算部２
２へ転送する。段演算部２２は、各集束領域ごとの遅延
時間をロジック回路を用いて行い、その結果をレジスタ
３３へ転送する。段演算部２２は振動素子数分の段演算
回路２３を備えている。

次に段演算回路２３について第２図のブロック図を参照
して説明する。ＲＡ　Ｍ　２．１から供給される２種類
の集束のための遅延時間とビーム偏向のための遅延時間
はそれぞれ入゛力端子□ａｔａ　−ａ　。

□ａｔａ−ｂに入力される。ラッチ１ａ、１ｂは入力端
子Ｄａｔａ　−ａ　、　□ａｔａ−ｂと接続され、２種
類の集束のための遅延時間を受信遅延制御部５０からの
制御信号ｃｋによってラッチする。ビットシフタ２　ａ
、　２　ｂはラッチ１ａ、１ｂからの遅延時間を受信遅
延制御部５０の制御信号５ＥＬ１及び５ＥＬ２によって
ビットシフトさせ、それぞれの出力１゜ｍを３個の加算
器３ａ、３ｂ、３ｃ及びマルチプレクサ４で構成される
論理演算部１０へ供給する。

加算器３とはビットシフタ２　ａ、　２ｂからの出力を
加算し、その加算値である（Ｉ　−ｚｎ　）／２をマル
チプレクサ４及び加算器３ａ、３ｂに供給する。

加算器３ａはビットシフタ２ａの出力１と加算器３Ｃの
出力（１＋ｍ　）／２を加算し、その加算値（３１＋ｍ
　）／４をマルチプレクサ４に供給する。

加算器３ｂはピッ１−シフタ２ｂの出力ｍと加算器３Ｃ
の出力（１＋ｌ１１）／２を加算し、その値（１＋３ｍ
）／４をマルチプレクサ４に供給する。

マルチプレクサ４は受信遅延制御部５０からの制御信号
５ＥＬ３によってそれぞれ供給された５人力のＩ、（３
１＋ｍ　）／４．　　（Ｉ　＋ｍ　）／２゜（１＋３ｍ
　＞／４．　ｒｎのうち１つを選択し、減算部１１へ供
給する。この減算部１１の２の補数器５はマルチプレク
サ４の出力の２の補数を求め、加算器６へ供給する。加
算器６はＲＡＭ２１から供給される偏向のための遅延時
間と２の補数器５の出力を加算し、その出力データをレ
ジスタ３３に供給する。

この出力データが各素子の遅延時間を決める。

その時間を調整するのが本実施例では、シフトレジスタ
２　ａ、　２　ｂのシフト数と、マルチプレクサ４の選
択であり、これらを適当に組合せることで焦点距離を変
えることができる。

このビットシフト及びこの選択により、例えば２種類の
遅延時間の焦点距離Ｆ１．Ｆ２をそれぞれＦｌ　＝２０
ミリ、Ｆ２　＝３０ミリとすると次のような結果が得ら
れる。

１）Ｆ１＝２０ ２＞　　（４Ｆ　１・Ｆ２　）／　（Ｆ１＋３Ｆ２　）
＝２１．８ ３）（２Ｆ１　・Ｆ２　）／　（Ｆｌ　十Ｆ２　）４）
（４Ｆ１　・Ｆ２　）／　（３Ｆ１　＋Ｆ２　）＝２６
．７ ５）Ｆ２　＝３０ ６）（８Ｆ１　・Ｆ２　）／　（Ｆ２　＋６Ｆ１　）＝
（８Ｆ１　　・Ｆ２　）／　（６Ｆ１　＋Ｆ２　）７）
（２Ｆ２　・２Ｆ１　）／（Ｆ２　＋２Ｆ１　）＝（４
Ｆ１　・Ｆ２　）／（２Ｆ１　＋Ｆ２　）＝３４．３ ８）（４Ｆ２　（２Ｆ１　））／（３Ｆ２　千２Ｆ１　
）−（８Ｆ１　・Ｆ２　）／　（２Ｆ１　＋３Ｆ２　）
−３６，９ ９）２Ｆ１　　＝４０ １０）　　（４・　２Ｆ１　　・　２Ｆ２　　）／　　
（２Ｆ１　　＋３　　・２Ｆ２　） ＝（１６Ｆ１　　・　Ｆ２　　＞／　（２Ｆ１　　＋６
Ｆ２　　）−（８Ｆ１　　・Ｆ２　）／（Ｆｉ　＋３Ｆ
２　）＝４３．　６ １１）　　（２・　２Ｆ１　　・　２Ｆ　　２）／　（
２Ｆ１　　＋２Ｆ２　） ＝（４Ｆ１　　・　Ｆ２　　）／　（Ｆｌ　　＋Ｆ２　
　）＝４８ １２＞（４・　２Ｆ１　　・　２Ｆ２）／（３・　２Ｆ
１　千２Ｆ２　） ＝（１６Ｆ１　　・　Ｆ２　　）／　（６Ｆ１　　＋２
Ｆ２　　）＝＜８Ｆ１　　・　Ｆ２　　）／　（３Ｆ１
　　＋Ｆ２　　）＝５３．　３ １３）２Ｆ２　　＝６０ （以下余白） １４）（４・２Ｆ２　　・４Ｆ１　　）／　（２Ｆ２　
　＋３　・４Ｆ１　） −（２・１６Ｆ１　・　Ｆ２　　）／　（１２Ｆｉ　　
＋２Ｆ２　） ＝（１６Ｆ１　　・Ｆ２　　）／　（６Ｆ１　　＋Ｆ２
　　）＝６４ １５）（２・２Ｆ２・４Ｆ１　）　／　（２Ｆ２　十４
Ｆ１　） −（８Ｆ１　　・Ｆ２　　）／　（２Ｆ１　　＋Ｆ２　
　）＝６８．　６ １６）　（４，２Ｆ２・４Ｆ１）／（３・２Ｆ２十４Ｆ
１　） −（１６Ｆ１　　・Ｆ２　　）　／　（２’Ｆ１　　＋
３　Ｆ２　　）＝７３．　８ １７）　　２Ｆ１　　＝４　Ｆｌ　　＝８０１８）（４
・４Ｆ１　　・４．Ｆ２　　）／　（４Ｆ１　　＋３　
・４Ｆ２　） ＝（１６・Ｆｌ　・Ｆ２　　）／　（Ｆｌ　＋３Ｆ２　
　）＝、８７．３ １９）　　（２・　４Ｆ１　　・　４Ｆ２　　）／　（
４Ｆ１　　＋４Ｆ２　） ＝（８Ｆ１　　・Ｆ２　　）／　（Ｆｌ　　＋Ｆ２　　
）＝９６ ２０）（４・４Ｆ１　　・４Ｆ２）／（３・４Ｆ１　＋
４Ｆ２　） ＝（１６Ｆ１　　・Ｆ２　　）／　（３Ｆ１　　＋Ｆ２
　　）＝１０６．　７ ２１）２Ｆ２＝４Ｆ２−１２０ ２２）　　（４・４Ｆ２　　・８Ｆ１　　）／（４Ｆ２
　　＋３　・８Ｆ１　） ＝（３２Ｆ１　　・Ｆ２　　）／　（６Ｆ１　　＋Ｆ２
　　）＝１２８ ２３）　　（２・４Ｆ２　　・８Ｆ１　　）／（４Ｆ２
　　＋８Ｆ１　） （１６Ｆ１　　・Ｆ２　　）／　（２Ｆ１　　＋Ｆ２　
　）＝１３７．　１ （以下余白） ２４、＞（４・　４Ｆ２　　・　８Ｆｉ）／（３・　４
Ｆ２　＋８Ｆ１　） ＝（３２Ｆ１　　・　Ｆ２）／（２Ｆ１　　→−３Ｆ２
　）＝１４７．７ ２５）２Ｆ１　　＝８Ｆ１　　＝１６０尚上記の値は簡
単のためＦｌ　＝２０．Ｆ２　＝３０としたが、実際は
（１）式の第２項の値である。

以上のようにＦｌ　＝２０．Ｆ２　＝３０とし、ＳＥ　
１１．Ｓ　Ｅ　Ｆ２．Ｓ　Ｅ　Ｆ３の制御信号により数
々のフォーカス点が得られる。ざらにｌ”ｉ、Ｆ２の値
も変えればフォーカス点の位置も多様になる。

このような構成にすることにより、ＲＡＭ２１には２種
類の集束のための遅延時間と偏向のための遅延時間を供
給するだけでよいので、第３図Ｂ。

Ｃのタイムチャート図のようにレジスタ２３への転送時
間ｗｂ、ｗｃが大幅に短くなる。この短縮でＢのように
１画像を作る時間が短くなるためフレーｌい数が多くな
り、またＣのように１画像を作る時間をそのままにし段
数を１８に増すことにより、より深い部位の診断ができ
る。さらに第２ＲＡＭ３２を必要としないためコンバク
１〜化と低消費電力化がはかられる。

第２図では、ビットシフタや３つの加算器を用いたが、
本発明は上述し且つ図面に示す実施例にのみ限定される
ことなく、要旨を逸脱しない範囲内で様々に変えて応用
することができる。例えばビットシフタはクロック信号
によってビットシフトするシフトレジスタに、また加算
器は３つに限らず多数用いることもできる。さらに実施
例では、超音波ビームを扇状に走査する超音波診断装置
を用いたが、その伯の超音波診断装置にもまたさらに他
に超音波以外に光や電波を用いた電子顕微鏡を含む光学
システムやレーダにも応用することができる。

［発明の効果］ 本発明は以上のように、ＣＰＵの負担を軽減すると共に
、ＲＡＭからレジスタへのデータ転送量を低減すること
ができる。

【図面の簡単な説明】

第１図は本発明による電子フォーカス装置のブロック図
、第２図は本発明による電子フォーカス装置の段演算回
路図、第３図は本発明と従来とを比較する段数のタイミ
ングチャートを示す図、第４図は従来の電子フォーカス
装置のブロック図である。 データ発生部・・・５０．ビットシフタ部・・・２　ａ
、　２ｂ加算処理部・・・３ａ、３ｂ、３ｃ、　　　選
択部・・・４遅延部・・・３４

Claims (1)

【特許請求の範囲】
1. それぞれ焦点距離の異なる１種類以上の遅延データを２
   進数のデジタル信号として発生するデータ発生部と、こ
   れら遅延データをそれぞれビットシフトさせるビットシ
   フタ部と、前記各ビットシフタ部からの出力を加算処理
   する加算処理部と、前記ビットシフタ部及び前記加算処
   理部の出力のうち１つを選択する選択部と、この選択部
   からの出力により検出素子からの信号を順次焦点距離を
   変えながら集束させる遅延部とを備えたことを特徴とす
   る電子フォーカス装置。