JPS62226264A - マルチプロセツサシステムのデ−タ転送遅延時間選択方式 - Google Patents
マルチプロセツサシステムのデ−タ転送遅延時間選択方式Info
- Publication number
- JPS62226264A JPS62226264A JP61068291A JP6829186A JPS62226264A JP S62226264 A JPS62226264 A JP S62226264A JP 61068291 A JP61068291 A JP 61068291A JP 6829186 A JP6829186 A JP 6829186A JP S62226264 A JPS62226264 A JP S62226264A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- delay time
- processor
- transfer delay
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010187 selection method Methods 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ通信網におけるデータ転送方式に関し、
特に、マルチプロセッサシステムのデータ転送遅延時間
選択方式に関する。
特に、マルチプロセッサシステムのデータ転送遅延時間
選択方式に関する。
従来、データ転送遅延時間の選択方式における遅延時間
選択のバリエーションは、同一プロセッサ内で優先及び
非優先データ転送という制御で実現されていた。
選択のバリエーションは、同一プロセッサ内で優先及び
非優先データ転送という制御で実現されていた。
このため、データ転送遅延時間の各種要求元に対して、
優先ランク付けが２段階となるため。
優先ランク付けが２段階となるため。
優先データ転送要求源のトラヒック量に依存して、デー
タ転送遅延時間が変動するので、要求源に対して希望す
るデータ転送遅延時間を保証することが困難になるとい
う欠点があった。
タ転送遅延時間が変動するので、要求源に対して希望す
るデータ転送遅延時間を保証することが困難になるとい
う欠点があった。
本発明の目的は、上述した欠点全除去することにある。
本発明によれば、データ転送遅延時間選択の機能を複数
の第１のプロセッサを用い、負荷分散構成により実現す
るマルチプロセッサシステムであって、負荷分散選択制
御用の少なくとも一つの第２のプロセッサを前記マルチ
プロセッサシステム内に設け、負荷分散を行なう上記複
数の第１のプロセッサは、自らのデータ転送遅延時間に
関する負荷情報を、上記第２のプロセッサに一定時間毎
に通知し、上記第２のプロセッサは、あらかじめ、デー
タ転送遅延時間の要求値により上記複数の第１のプロセ
ッサを二つ以上のクラスにクラス分けをし、各クラスに
対応する第１のプロセッサをあらかじめ定めておき、上
記第２のプロセッサは、データ転送遅延時間選択の要求
があった際に、その要求に該当スルクラスの１つの第１
のプロセッサを選択することにより、デー声転送遅延時
間選択の要求全実現することを特徴とするマルチプロセ
ッサシステムのデータ転送遅延時間選択方式が得られる
。
の第１のプロセッサを用い、負荷分散構成により実現す
るマルチプロセッサシステムであって、負荷分散選択制
御用の少なくとも一つの第２のプロセッサを前記マルチ
プロセッサシステム内に設け、負荷分散を行なう上記複
数の第１のプロセッサは、自らのデータ転送遅延時間に
関する負荷情報を、上記第２のプロセッサに一定時間毎
に通知し、上記第２のプロセッサは、あらかじめ、デー
タ転送遅延時間の要求値により上記複数の第１のプロセ
ッサを二つ以上のクラスにクラス分けをし、各クラスに
対応する第１のプロセッサをあらかじめ定めておき、上
記第２のプロセッサは、データ転送遅延時間選択の要求
があった際に、その要求に該当スルクラスの１つの第１
のプロセッサを選択することにより、デー声転送遅延時
間選択の要求全実現することを特徴とするマルチプロセ
ッサシステムのデータ転送遅延時間選択方式が得られる
。
即ち１本発明のマルチプロセッサシステムのデータ転送
遅延時間選択方式は、第２のプロセッサが、データ転送
遅延時間の各種要求値を２つ以上にクラス分けをし、各
クラス毎に１つ以上の第１のプロセッサをあらかじめ対
応づけておき、データ転送遅延時間の要求があったとき
に、上記対応関係から１つの第１のプロセッサを選択す
ることにより、希望するデータ転送遅延時間を提供する
ものである。
遅延時間選択方式は、第２のプロセッサが、データ転送
遅延時間の各種要求値を２つ以上にクラス分けをし、各
クラス毎に１つ以上の第１のプロセッサをあらかじめ対
応づけておき、データ転送遅延時間の要求があったとき
に、上記対応関係から１つの第１のプロセッサを選択す
ることにより、希望するデータ転送遅延時間を提供する
ものである。
次に９本発明について図面全参照して説明する。
第２図は本発明が適用されるパケット交換網の網構成で
ある。データ転送遅延時間を要求する端末ＴＡはＡ局に
収容され２通信相手の端末ＴＢはＢ局に収容されている
。Ａ局とＢ局の局間伝送路として、 ａｌ、 ａ２．
ｂ、 ｃの４つの伝送路がある。
ある。データ転送遅延時間を要求する端末ＴＡはＡ局に
収容され２通信相手の端末ＴＢはＢ局に収容されている
。Ａ局とＢ局の局間伝送路として、 ａｌ、 ａ２．
ｂ、 ｃの４つの伝送路がある。
第１図は第２図におけるＡ局のマルチプロセッサシステ
ム構成図である。光バス１ｏに負荷分散全行なう複数の
第１のプロセッサ（以下、負荷分散プロセッサと称す）
Ｐｌ 、 Ｐ２． Ｐ３． Ｐａが接続され、これら
負荷分散プロセッサＰ１〜Ｐ４は局間伝送路ａ１． ａ
２． ｂ、 ｃ ’にそれぞれ有し、第２図のＡ局とＢ
局の局間伝送路ａ１． ａ２． ｂ、 ｃと対応してい
る。光バス１０には更に、負荷分散選択制御用の第２の
プロセッサ（以下、負荷分散選択制御プロセッサと称す
）Ｐａが接続されている。
ム構成図である。光バス１ｏに負荷分散全行なう複数の
第１のプロセッサ（以下、負荷分散プロセッサと称す）
Ｐｌ 、 Ｐ２． Ｐ３． Ｐａが接続され、これら
負荷分散プロセッサＰ１〜Ｐ４は局間伝送路ａ１． ａ
２． ｂ、 ｃ ’にそれぞれ有し、第２図のＡ局とＢ
局の局間伝送路ａ１． ａ２． ｂ、 ｃと対応してい
る。光バス１０には更に、負荷分散選択制御用の第２の
プロセッサ（以下、負荷分散選択制御プロセッサと称す
）Ｐａが接続されている。
第３図は負荷情報の転送方法を示したものであり、負荷
分散プロセッサＰ１ 、 Ｐ２． Ｐ３． Ｐａの各各
は、負荷分散選択制御プロセッサＰａに光バス１０全介
して自らの負荷情報（伝送路、バッファメモＩＪ、ＣＰ
Ｕの各使用率）を一定時間毎に信号１１ 、１２．１３
．１４の各々を介して転送する。負荷分散選択制御プロ
セッサＰａは各負荷分散プロセッサよシ一定時間おきに
負荷情報を受信することにより、負荷の変動状況を把握
できる。
分散プロセッサＰ１ 、 Ｐ２． Ｐ３． Ｐａの各各
は、負荷分散選択制御プロセッサＰａに光バス１０全介
して自らの負荷情報（伝送路、バッファメモＩＪ、ＣＰ
Ｕの各使用率）を一定時間毎に信号１１ 、１２．１３
．１４の各々を介して転送する。負荷分散選択制御プロ
セッサＰａは各負荷分散プロセッサよシ一定時間おきに
負荷情報を受信することにより、負荷の変動状況を把握
できる。
第４図は負荷分散選択制御プロセッサ（第３図のＰａ）
の構成図である。負荷情報は光バス１０を介して、レシ
ーバおで取込み、信号分析部５により負荷情報信号を判
別して負荷情報制御部３２に蓄えられる。端末（第１図
における端末ＴＡ）からのデータ転送遅延時間の要求は
パケット交換網においては発呼要求パケットに表示され
るが、その要求値によるクラス分けは、 ＣＰＵ４４に
より行なわれる。このクラス分は処理は１例えば遅延時
間を高速、中速、低速の３段階としたとき、遅延時間の
要求値が高速であれば第１図における負荷分散プロセッ
サＰ４が選択され。
の構成図である。負荷情報は光バス１０を介して、レシ
ーバおで取込み、信号分析部５により負荷情報信号を判
別して負荷情報制御部３２に蓄えられる。端末（第１図
における端末ＴＡ）からのデータ転送遅延時間の要求は
パケット交換網においては発呼要求パケットに表示され
るが、その要求値によるクラス分けは、 ＣＰＵ４４に
より行なわれる。このクラス分は処理は１例えば遅延時
間を高速、中速、低速の３段階としたとき、遅延時間の
要求値が高速であれば第１図における負荷分散プロセッ
サＰ４が選択され。
低速ならば第１図における負荷分散プロセッサＰ３ある
いはＰｌが選択されるようにあらかじめ対応関係をもた
せてクラス情報を得ることによ９９行なわれる。ＣＰＵ
４４は負荷分散プロセッサ選択要求全上記クラス情報と
共に信号線３５を介して送信制御部あに要求する。送信
制御部路は負荷分散プロセッサ選択要求信号全信号線３
３ヲ介して負荷情報制御部３２に依頼する。
いはＰｌが選択されるようにあらかじめ対応関係をもた
せてクラス情報を得ることによ９９行なわれる。ＣＰＵ
４４は負荷分散プロセッサ選択要求全上記クラス情報と
共に信号線３５を介して送信制御部あに要求する。送信
制御部路は負荷分散プロセッサ選択要求信号全信号線３
３ヲ介して負荷情報制御部３２に依頼する。
負荷情報制御部３２の詳細機能は第５図に示してｂる。
第４図から離れて第５図を参照して説明をする。負荷分
散プロセッサからの負荷情報は信号線３１全介して受信
制御部７２が受信すると、演算処理ユニット７５に通知
される。演算処理ユニット７５はクラス情報から負荷分
散プロセッサを判別し、該当負荷分散プロセッサの負荷
情報全更新する。記憶メモＩ７５Ｑ内の負荷情報５１．
５２．５３．５４及び規制メモリ６０の４種類の情報６
１．６２．６３．６４は第３図の負荷分散プロセッサＰ
１ 、 Ｐ２． Ｐ３． Ｐ４の４プロセツサに対応し
ている。演算処理ユニット７５はこの対応関係により記
憶メモＩ７５Ｑの更新処理を行なう。記憶メモリ（３）
は負荷分散プロセッサ毎に負荷情報種別として伝送路使
用率を示すＬＩＮＥとバッファメモリ使用率ＢＵＦとプ
ロセッサ使用率ＣＰＵ１記憶する。規制メモリ６ｏは規
制値を固定的に記憶しており、記憶メモリ５０の負荷情
報種別と対応しておシ、各種別ごとに規制値以下の条件
で要求源（端末ＴＡ）からのデータ転送遅延時間要求の
可否を判定する。これらの判定は演算処理ユニット７５
により行なわれる。
散プロセッサからの負荷情報は信号線３１全介して受信
制御部７２が受信すると、演算処理ユニット７５に通知
される。演算処理ユニット７５はクラス情報から負荷分
散プロセッサを判別し、該当負荷分散プロセッサの負荷
情報全更新する。記憶メモＩ７５Ｑ内の負荷情報５１．
５２．５３．５４及び規制メモリ６０の４種類の情報６
１．６２．６３．６４は第３図の負荷分散プロセッサＰ
１ 、 Ｐ２． Ｐ３． Ｐ４の４プロセツサに対応し
ている。演算処理ユニット７５はこの対応関係により記
憶メモＩ７５Ｑの更新処理を行なう。記憶メモリ（３）
は負荷分散プロセッサ毎に負荷情報種別として伝送路使
用率を示すＬＩＮＥとバッファメモリ使用率ＢＵＦとプ
ロセッサ使用率ＣＰＵ１記憶する。規制メモリ６ｏは規
制値を固定的に記憶しており、記憶メモリ５０の負荷情
報種別と対応しておシ、各種別ごとに規制値以下の条件
で要求源（端末ＴＡ）からのデータ転送遅延時間要求の
可否を判定する。これらの判定は演算処理ユニット７５
により行なわれる。
ここで第４図に戻って説明する。負荷情報制御部３２は
データ転送遅延時間要求の受付は可否の判断を行ない、
その結果を信号線３３ヲ介して送信制御部路に通知する
。送信制御部°３８は上記可否の結果を信号線３４ヲ介
してＣＰＵ４４に通知する。結果が否であれば負荷分散
選択制御プロセッサは切断パケットで表示して端末に通
知する（第１図）。結果が可のときはＣＰＵ４４は上述
の発呼要求パケットをＢ局（第２図）宛に送信できるこ
とになる。発呼要求パケット情報はＣＰＵ４４から送信
制御部あ、送信バッファ制御部４０、ドライバ４２．光
バス１０ヲ介して目的の負荷分散プロセッサに送信され
更に局間伝送路全経由してＢ局（第２図）宛に送信され
る。
データ転送遅延時間要求の受付は可否の判断を行ない、
その結果を信号線３３ヲ介して送信制御部路に通知する
。送信制御部°３８は上記可否の結果を信号線３４ヲ介
してＣＰＵ４４に通知する。結果が否であれば負荷分散
選択制御プロセッサは切断パケットで表示して端末に通
知する（第１図）。結果が可のときはＣＰＵ４４は上述
の発呼要求パケットをＢ局（第２図）宛に送信できるこ
とになる。発呼要求パケット情報はＣＰＵ４４から送信
制御部あ、送信バッファ制御部４０、ドライバ４２．光
バス１０ヲ介して目的の負荷分散プロセッサに送信され
更に局間伝送路全経由してＢ局（第２図）宛に送信され
る。
第２図において、Ｂ局は発呼要求パケットヲＡ局よシ受
信すると、端末ＴＢ宛に着呼パケットが送信され、端末
ＴＢは着呼受付バケツＩｆ端末ＴＡ宛に送信され、端末
ＴＡは接続完了バヶｉ受信して呼の設定が完了する。こ
の後、端末ＴＡと端末ＴＢ間でパケット網が提供するデ
ータ転送遅延時間の要求値が保証された通信パスを使用
して通信が行なわれる。なお、第２図のＢ局ではＡ局の
負荷分散プロセッサと相互に接続された負荷分散プロセ
ッサがデータ転送処理を行なっているため、同等な負荷
量になることは容易に類推される。
信すると、端末ＴＢ宛に着呼パケットが送信され、端末
ＴＢは着呼受付バケツＩｆ端末ＴＡ宛に送信され、端末
ＴＡは接続完了バヶｉ受信して呼の設定が完了する。こ
の後、端末ＴＡと端末ＴＢ間でパケット網が提供するデ
ータ転送遅延時間の要求値が保証された通信パスを使用
して通信が行なわれる。なお、第２図のＢ局ではＡ局の
負荷分散プロセッサと相互に接続された負荷分散プロセ
ッサがデータ転送処理を行なっているため、同等な負荷
量になることは容易に類推される。
なお、第４図において、２７は受信バッファ制御部、２
９は受信制御部、３７は制御バスである。
９は受信制御部、３７は制御バスである。
〔発明の効果〕
以上説明したように本発明では、第２のプロセッサＣ負
荷分散選択制御プロセッサ）が、データ転送遅延時間の
各種要求値を２つ以上のクラス分は全し、各クラス毎に
第１のプロセッサ（負荷分散プロセッサ）との対応づけ
を定めておくことにより、データ転送遅延時間の幅広い
要求に対して柔軟に対応が可能となシ、第１のプロセッ
サ（負荷分散プロセッサ）の負荷量規制を設けることに
より受付けたデータ転送遅延時間の保証も実現できる効
果がある。
荷分散選択制御プロセッサ）が、データ転送遅延時間の
各種要求値を２つ以上のクラス分は全し、各クラス毎に
第１のプロセッサ（負荷分散プロセッサ）との対応づけ
を定めておくことにより、データ転送遅延時間の幅広い
要求に対して柔軟に対応が可能となシ、第１のプロセッ
サ（負荷分散プロセッサ）の負荷量規制を設けることに
より受付けたデータ転送遅延時間の保証も実現できる効
果がある。
第１図は本発明の一実施例によるマルチプロセッサシス
テムの負荷分散構成図、第２図は本発明が適用されるパ
ケット交換網の網構成全示した図、第６図は第１図のマ
ルチプロセッサシステムにおける負荷分散プロセッサの
負荷情報転送図、第４図は第１図の負荷分散選択制御プ
ロセッサＰａの機能ブロック図、第５図は第４図の負荷
情報制御部３２のブロック図である。 Ｐ１〜Ｐ４・・・負荷分散プロセッサ（第１のプロセッ
サ）。 Ｐａ・・・負荷分散選択制御プロセッサ（第２のプロセ
ッサ）。 １０・・・光バス。 ＴＡ、ＴＢ・・・端末。 Ｂ１． ａ２． ｂ、 ｅ ・・・伝送路。 第３図
テムの負荷分散構成図、第２図は本発明が適用されるパ
ケット交換網の網構成全示した図、第６図は第１図のマ
ルチプロセッサシステムにおける負荷分散プロセッサの
負荷情報転送図、第４図は第１図の負荷分散選択制御プ
ロセッサＰａの機能ブロック図、第５図は第４図の負荷
情報制御部３２のブロック図である。 Ｐ１〜Ｐ４・・・負荷分散プロセッサ（第１のプロセッ
サ）。 Ｐａ・・・負荷分散選択制御プロセッサ（第２のプロセ
ッサ）。 １０・・・光バス。 ＴＡ、ＴＢ・・・端末。 Ｂ１． ａ２． ｂ、 ｅ ・・・伝送路。 第３図
Claims (1)
- １、データ転送遅延時間選択の機能を複数の第１のプロ
セッサを用い、負荷分散構成により実現するマルチプロ
セッサシステムであって、負荷分散選択制御用の少なく
とも一つの第２のプロセッサを前記マルチプロセッサシ
ステム内に設け、負荷分散を行なう上記複数の第１のプ
ロセッサは、自らのデータ転送遅延時間に関する負荷情
報を、上記第２のプロセッサに一定時間毎に通知し、上
記第２のプロセッサは、あらかじめ、データ転送遅延時
間の要求値により上記複数の第１のプロセッサを二つ以
上のクラスにクラス分けをし、各クラスに対応する第１
のプロセッサをあらかじめ定めておき、上記第２のプロ
セッサは、データ転送遅延時間選択の要求があった際に
、その要求に該当するクラスの１つの第１のプロセッサ
を選択することにより、データ転送遅延時間選択の要求
を実現することを特徴とするマルチプロセッサシステム
のデータ転送遅延時間選択方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61068291A JPS62226264A (ja) | 1986-03-28 | 1986-03-28 | マルチプロセツサシステムのデ−タ転送遅延時間選択方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61068291A JPS62226264A (ja) | 1986-03-28 | 1986-03-28 | マルチプロセツサシステムのデ−タ転送遅延時間選択方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62226264A true JPS62226264A (ja) | 1987-10-05 |
| JPH0588020B2 JPH0588020B2 (ja) | 1993-12-20 |
Family
ID=13369522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61068291A Granted JPS62226264A (ja) | 1986-03-28 | 1986-03-28 | マルチプロセツサシステムのデ−タ転送遅延時間選択方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62226264A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7002276B2 (en) * | 2000-11-11 | 2006-02-21 | Robert Bosch Gmbh | Armature with coated laminate bundle |
| US7120774B2 (en) | 1999-12-30 | 2006-10-10 | Intel Corporation | Efficient management of memory access requests from a video data stream |
| US8565227B2 (en) | 2003-05-22 | 2013-10-22 | Nec Corporation | Mobile IP data communication system comprising a mobile router that detects a change in connection status |
-
1986
- 1986-03-28 JP JP61068291A patent/JPS62226264A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7120774B2 (en) | 1999-12-30 | 2006-10-10 | Intel Corporation | Efficient management of memory access requests from a video data stream |
| US7002276B2 (en) * | 2000-11-11 | 2006-02-21 | Robert Bosch Gmbh | Armature with coated laminate bundle |
| US8565227B2 (en) | 2003-05-22 | 2013-10-22 | Nec Corporation | Mobile IP data communication system comprising a mobile router that detects a change in connection status |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0588020B2 (ja) | 1993-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920007482B1 (ko) | 데이타 패킷 경로 지정장치 | |
| JPH02142259A (ja) | 経路決定方式 | |
| US4926415A (en) | Local area network system for efficiently transferring messages of different sizes | |
| CN101442435B (zh) | 分布式系统的业务数据管理方法、装置及分布式系统 | |
| US5546377A (en) | Efficient distributed method for computing max-min fair rates of a limited resource in ATM networks | |
| US20160196073A1 (en) | Memory Module Access Method and Apparatus | |
| EP1006694A2 (en) | Communications method and communications system | |
| CN116235469A (zh) | 网络芯片和网络设备 | |
| CN112311693B (zh) | 业务数据的传输方法和装置 | |
| US6249819B1 (en) | Method for flow controlling ATM traffic | |
| JPH03132127A (ja) | パケット通信方法と通信端末装置 | |
| JP2839024B2 (ja) | バッファ制御装置 | |
| US5408468A (en) | Queueing system for switches having fast circuit properties | |
| JPS62226264A (ja) | マルチプロセツサシステムのデ−タ転送遅延時間選択方式 | |
| US20030163619A1 (en) | Buffer controller and buffer control method | |
| JP2002532991A (ja) | ネットワークを介して接続を確立するための方式 | |
| CN101981939B (zh) | Uma中的媒体网关优先路由电路分配技术 | |
| JPH0756868A (ja) | 分散型データ処理方式 | |
| JPH04229744A (ja) | 時分割多重伝送システム | |
| JP3082297B2 (ja) | タスク制御方式 | |
| CN113504976A (zh) | 软件定义网络架构调度方法、系统、终端设备及存储介质 | |
| JP2529775B2 (ja) | 伝送路選択方式 | |
| JPH01225259A (ja) | トラヒック監視方式 | |
| JP3408501B2 (ja) | 伝送装置、伝送システム及びクロスコネクトマップ切替方法 | |
| JP2594313B2 (ja) | 半二重セション管理処理方式 |