JPS6222516B2 - - Google Patents
Info
- Publication number
- JPS6222516B2 JPS6222516B2 JP2603479A JP2603479A JPS6222516B2 JP S6222516 B2 JPS6222516 B2 JP S6222516B2 JP 2603479 A JP2603479 A JP 2603479A JP 2603479 A JP2603479 A JP 2603479A JP S6222516 B2 JPS6222516 B2 JP S6222516B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- control device
- output control
- offline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Description
【発明の詳細な説明】
本発明は、電子データ交換機に関し、特にその
運転方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to electronic data exchanges, and more particularly to their mode of operation.
第１図に従来の構成例を示す。第１図に於て、
１は主記憶部、２は中央制御部、３はデータチヤ
ネル部、４はバス、５はアイソレーシヨン信号、
６は入出力制御装置を夫々示す。ここでバス４の
うち一方をオンライン系、他方をオフライン系と
すると、オンライン系は、自系がオフライン系か
らの妨害を受けないように、アイソレーシヨン信
号５を出力する。アイソレーシヨン信号５は出力
された系とは反対の系のすべて又は一部の入力を
禁止するために、オフライン系は入出力制御装置
６を使用することはできなくなる。 FIG. 1 shows an example of a conventional configuration. In Figure 1,
1 is a main memory section, 2 is a central control section, 3 is a data channel section, 4 is a bus, 5 is an isolation signal,
6 indicates input/output control devices, respectively. Here, if one of the buses 4 is an online system and the other is an offline system, the online system outputs an isolation signal 5 so that its own system is not interfered with by the offline system. Since the isolation signal 5 prohibits input to all or part of the system opposite to the system to which it is output, the offline system cannot use the input/output control device 6.
第２図は入出力装置を伴なつた従来の構成例を
示す図である。第２図に於て、７はバス、８はバ
ス選択フリツプフロツプ、９は入出力装置を夫々
示し、２系統のバス７のうちどちらと、即ちどち
らの入出力制御装置６と接続すべきかを示すもの
である。第１図と同様に、オンライン系からアイ
ソレーシヨン信号５が出力されている限りオフラ
イン系は入出力装置９を使用することはできな
い。 FIG. 2 is a diagram showing an example of a conventional configuration involving an input/output device. In FIG. 2, 7 is a bus, 8 is a bus selection flip-flop, and 9 is an input/output device, which indicates which of the two buses 7 should be connected, that is, which input/output control device 6 should be connected. It is something. As in FIG. 1, the offline system cannot use the input/output device 9 as long as the isolation signal 5 is output from the online system.
従つて、従来の技術では、オンライン系、オフ
ライン系、両系で入出力制御装置、入出力装置を
スプリツト状態（分割状態）で使用することはで
きないという欠点があつた。 Therefore, the conventional technology has the drawback that input/output control devices and input/output devices cannot be used in a split state (divided state) in both online and offline systems.
本発明は従来の上記事情に鑑みてなされたもの
であり、従つて本発明の目的は、入出力制御装置
にキースイツチを設けてアイソレーシヨン信号を
無効にし、かつ入出力装置のバス選択フリツプフ
ロツプの制御命令を無効にすることにより、上記
欠点を解決し、オフライン系からも入出力制御装
置、入出力装置を使用できるようなシステムの新
規なスプリツト構成方式を提供することにある。 The present invention has been made in view of the above-mentioned conventional circumstances, and an object of the present invention is to disable an isolation signal by providing a key switch in an input/output control device, and to disable a bus selection flip-flop of the input/output device. The object of the present invention is to provide a novel split configuration method for a system that solves the above-mentioned drawbacks by invalidating control commands and allows input/output control devices and input/output devices to be used even from an offline system.
本発明の上記目的は、装置全体の制御を行う中
央制御部と、プログラム、データ等の格納媒体で
ある主記憶部と、２つのバスに夫々接続された二
重化されている入出力制御装置と、それらを制御
するデータチヤネル部とからなる構成の装置に於
て、前記入出力制御装置にキースイツチを設け、
前記入出力制御装置の一方をオンライン、他方を
オフラインとして同時にスプリツト状態で使用で
きることを特徴とするシステムスプリツト構成方
式、及び／又は上記構成と、上記の二重化されて
いる入出力制御装置にそれぞれバスによつて接続
される複数個の入出力装置とからなる構成に於
て、上記入出力制御装置内に中央制御部から出さ
れる入出力装置のバス選択フリツプフロツプを制
御する命令を無効とする手段を設けたことを特徴
とするシステムスプリツト構成方式、によつて達
成される。 The above-mentioned object of the present invention is to provide a central control unit that controls the entire device, a main storage unit that is a storage medium for programs, data, etc., and a redundant input/output control unit that is connected to two buses, respectively. In a device configured to include a data channel section for controlling them, a key switch is provided in the input/output control device,
A system split configuration method characterized in that one of the input/output control devices can be used in a split state simultaneously with one being online and the other offline, and/or the above configuration and the dualized input/output control device each having a bus In a configuration consisting of a plurality of input/output devices connected by a plurality of input/output devices, the input/output control device includes means for invalidating a command issued from a central control section to control a bus selection flip-flop of the input/output devices. This is achieved by a system split configuration method, which is characterized by the following.
次に本発明をその良好な実施例について図面を
参照しながら詳細に説明する。 Next, preferred embodiments of the present invention will be explained in detail with reference to the drawings.
第３図は本発明の一実施例を示すブロツク構成
図である。図に於て、入出力制御装置６にアイソ
レーシヨン信号５をゲートするオフラインキース
イツチ１０が設けられている。このオフラインキ
ースイツチ１０を“オン”にしてアイソレーシヨ
ン信号５が入力するANDゲートの他の入力を
“０”にすることにより、他系からのアイソレー
シヨン信号５を無効にすることができる。入出力
制御装置６の中の２つのオフラインスイツチ１０
のうちで、オフライン系バスに接続されている方
を“オン”とした入出力制御装置６をオフライン
用入出力制御装置とし、反対にどちらのオフライ
ンスイツチ１０も“オフ”とした入出力制御装置
６をオンライン用入出力制御装置とする。 FIG. 3 is a block diagram showing one embodiment of the present invention. In the figure, the input/output control device 6 is provided with an off-line key switch 10 for gating the isolation signal 5. By turning on this offline key switch 10 and setting the other inputs of the AND gate to which the isolation signal 5 is input to 0, the isolation signal 5 from another system can be invalidated. . Two offline switches 10 in the input/output control device 6
Among them, the input/output control device 6 with the one connected to the offline bus set to "on" is used as the offline input/output control device, and conversely, the input/output control device with both offline switches 10 set to "off" 6 is an online input/output control device.
オンライン系からアイソレーシヨン信号５が出
力されると、オンライン用入出力制御装置はオフ
ライン系からは使用できないが、オフライン用入
出力制御装置はオフラインキースイツチ１０がア
イソレーシヨン信号５を無効にするために、オフ
ライン系から使用することができる。もつとも、
オンライン系からもオフライン用入出力制御装置
を使用できるが、それは禁止しておく。従つて、
入出力制御装置６をオンライン、オフラインとス
プリツトし、同時に使用することができる。 When the isolation signal 5 is output from the online system, the online input/output control device cannot be used from the offline system, but the offline input/output control device uses the offline key switch 10 to disable the isolation signal 5. Therefore, it can be used offline. However,
Although the offline input/output control device can be used from the online system, this is prohibited. Therefore,
The input/output control device 6 can be split online and offline and used simultaneously.
第４図は入出力装置を伴なつた本発明の他の実
施例を示す図である。上述したように、１０のオ
フラインスイツチによりオフライン系からもオフ
ライン用入出力制御装置６を使用できるのである
が、オフライン系のエラーにより、オンライン入
出力制御装置につながつている入出力装置９のバ
ス選択フリツプフロツプ８を変えてしまうことを
防止しなければならない。そのために、判定部１
１と例えば命令デコーダにより構成される実施部
１２とでオンライン系動作への妨害を防止してい
る。すなわち、実施部１２には判定部１１を介し
てアイソレーシヨン信号５及びバス４を介してバ
ス選択フリツプフロツプ制御命令が入力し、実施
部１２はそれらの入力に基づいて３入力ゲートの
１入力にゲート信号を出力する。アイソレーシヨ
ン信号５が出力されていると、オフラインキース
イツチ１０の状態にかかわらず、バス選択フリツ
プフロツプ制御命令を無効にする。オフラインキ
ースイツチ１０が“オフ”の時には、入力はアイ
ソレーシヨン信号５により禁止されているため
に、特にバス選択フリツプフロツプ制御命令を禁
止しなくてもよいが、判定条件を簡単にするため
に、上記のようにアイソレーシヨン信号５のみで
行う。 FIG. 4 shows another embodiment of the invention with an input/output device. As mentioned above, the offline input/output control device 6 can be used from the offline system using the offline switch 10, but due to an error in the offline system, the bus selection of the input/output device 9 connected to the online input/output control device is disabled. Changing the flip-flop 8 must be prevented. For this purpose, the determination unit 1
1 and an execution unit 12 composed of, for example, an instruction decoder, to prevent interference with online operations. That is, the isolation signal 5 and the bus selection flip-flop control command are input to the execution unit 12 via the determination unit 11 and the bus 4, and the execution unit 12 selects one input of the three-input gate based on these inputs. Outputs gate signal. When the isolation signal 5 is output, the bus selection flip-flop control command is invalidated regardless of the state of the offline key switch 10. When the offline key switch 10 is "off", input is inhibited by the isolation signal 5, so there is no need to specifically inhibit the bus selection flip-flop control command; however, in order to simplify the judgment conditions, This is performed using only the isolation signal 5 as described above.
こうして、オンライン系、オフライン系両系が
オンライン系への障害防止も考慮されて、スプリ
ツト状態で入出力制御装置、入出力装置を使用す
ることができる。 In this way, both the online and offline systems can use the input/output control device and the input/output device in a split state, taking into consideration prevention of failures to the online system.
本発明は、以上説明したように、入出力制御装
置にキースイツチを設け、アイソレーシヨン信号
を無効にし、かつバス選択フリツプフロツプ制御
命令を無効にすることにより、オンライン系、オ
フライン系両系より完全なスプリツト状態（分割
状態）で入出力制御装置および入出力装置を使用
できる効果がある。 As explained above, the present invention provides a key switch in the input/output control device, disables the isolation signal, and disables the bus selection flip-flop control command. This has the advantage that the input/output control device and the input/output device can be used in a split state.
第１図は従来の構成例を示すブロツク図、第２
図は入出力装置を伴なつた従来の構成例を示すブ
ロツク図、第３図は本発明の一実施例を示すブロ
ツク図、第４図は入出力装置を伴なつた本発明の
他の実施例を示すブロツク図である。
１…主記憶部、２…中央制御部、３…データチ
ヤネル部、４…バス、５…アイソレーシヨン信
号、６…入出力制御装置、７…バス、８…バス選
択フリツプフロツプ、９…入出力装置、１０…オ
フラインキースイツチ、１１…バス選択フリツプ
フロツプ制御命令無効判定部、１２…バス選択フ
リツプフロツプ制御命令無効実施部。
Figure 1 is a block diagram showing a conventional configuration example, Figure 2 is a block diagram showing an example of a conventional configuration.
The figure is a block diagram showing a conventional configuration example with an input/output device, FIG. 3 is a block diagram showing one embodiment of the present invention, and FIG. 4 is another embodiment of the present invention with an input/output device. FIG. 2 is a block diagram showing an example. DESCRIPTION OF SYMBOLS 1... Main memory section, 2... Central control section, 3... Data channel section, 4... Bus, 5... Isolation signal, 6... Input/output control device, 7... Bus, 8... Bus selection flip-flop, 9... Input/output Apparatus: 10... Off-line key switch, 11... Bus selection flip-flop control command invalidity determining unit, 12... Bus selection flip-flop control command invalidation execution unit.
Claims (1)
ラム、データ等の格納媒体である主記憶部と、２
つのバスに夫々接続された二重化されている入出
力制御装置と、それらを制御するデータチヤネル
部とからなる構成の装置に於て、前記入出力制御
装置にキースイツチを設け、前記入出力制御装置
の一方をオンライン、他方をオフラインとして同
時にスプリツト状態で使用できることを特徴とす
るシステムスプリツト構成方式。 ２ 上記特許請求の範囲第１項記載の構成と、上
記の二重化されている入出力制御装置にそれぞれ
バスによつて接続される複数個の入出力装置とか
らなる構成に於て、上記入出力制御装置内に中央
制御部から出される入出力装置のバス選択フリツ
プフロツプを制御する命令を無効とする手段を設
けたことを特徴とするシステムスプリツト構成方
式。[Claims] 1. A central control unit that controls the entire device; a main storage unit that is a storage medium for programs, data, etc.; 2.
In a device configured with a duplex input/output control device connected to two buses, and a data channel section for controlling them, a key switch is provided in the input/output control device, and a key switch is provided in the input/output control device. A system split configuration method characterized by the fact that one side can be used online and the other offline at the same time in a split state. 2. In a configuration consisting of the configuration described in claim 1 above and a plurality of input/output devices each connected to the duplex input/output control device by a bus, the input/output A system split configuration method characterized in that a control device is provided with means for invalidating a command issued from a central control unit to control a bus selection flip-flop of an input/output device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2603479A JPS55118293A (en) | 1979-03-06 | 1979-03-06 | System split constitution system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2603479A JPS55118293A (en) | 1979-03-06 | 1979-03-06 | System split constitution system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55118293A JPS55118293A (en) | 1980-09-11 |
| JPS6222516B2 true JPS6222516B2 (en) | 1987-05-18 |
Family
ID=12182413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2603479A Granted JPS55118293A (en) | 1979-03-06 | 1979-03-06 | System split constitution system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55118293A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6417403U (en) * | 1987-07-20 | 1989-01-27 |
-
1979
- 1979-03-06 JP JP2603479A patent/JPS55118293A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6417403U (en) * | 1987-07-20 | 1989-01-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55118293A (en) | 1980-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2886856B2 (en) | Redundant bus connection method | |
| JPS6222516B2 (en) | ||
| US4627035A (en) | Switching circuit for memory devices | |
| JPS5822409A (en) | Sequence controller | |
| JPH0554480B2 (en) | ||
| JPH05307491A (en) | Method and device for switching multiplexing processor | |
| JPS59226933A (en) | Communication controller | |
| JPH0520107A (en) | Dual controller | |
| JPH0264845A (en) | Electronic computer multiplexing main control part | |
| JPH0827761B2 (en) | Dual-system simultaneous writing method for dual memory | |
| JP2946541B2 (en) | Redundant control system | |
| JPS604498B2 (en) | How to combine an electronic computer and a direct memory access device | |
| JPH0622020B2 (en) | Peripheral bus controller in redundant information processing system | |
| JPH04263333A (en) | Memory duplication system | |
| JPS60134352A (en) | Duplex bus control device | |
| JPH04284554A (en) | Computer system | |
| JPS6285358A (en) | Memory copying system | |
| JPH02287717A (en) | Dual file storage device | |
| JPS5932807B2 (en) | Clock switching method | |
| JPS58139259A (en) | Storage controlling system | |
| JPH0157376B2 (en) | ||
| JPS61175846A (en) | Memory access controlling system | |
| JPS60117333A (en) | Constitution control system | |
| JPS6367707B2 (en) | ||
| JPS63306750A (en) | Digital line control system |