JPS62224967A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS62224967A JPS62224967A JP6902986A JP6902986A JPS62224967A JP S62224967 A JPS62224967 A JP S62224967A JP 6902986 A JP6902986 A JP 6902986A JP 6902986 A JP6902986 A JP 6902986A JP S62224967 A JPS62224967 A JP S62224967A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aperture
- silicon
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000001459 lithography Methods 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 claims abstract 2
- 239000012535 impurity Substances 0.000 claims abstract 2
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体基板上に形成した膜の開孔部にポリシ
リコン膜の島を形成する工程を含む半導体装置の製造方
法に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method of manufacturing a semiconductor device including a step of forming islands of polysilicon film in openings of a film formed on a semiconductor substrate.
従来の技術
半導体装置、たとえばバイポーラトランジスタを製造す
る場合、第２図ａのように、半導体基板１のベース領域
２上に形成した絶縁膜、たとえば酸化シリコン膜３に開
孔を形成し、その上にヒ素をドープしたポリシリコン膜
４を形成し、熱処理してエミッタ領域６を形成する。BACKGROUND ART When manufacturing a semiconductor device, for example a bipolar transistor, as shown in FIG. A polysilicon film 4 doped with arsenic is formed and heat treated to form an emitter region 6.
次に、エミッタ領域５上のポリシリコン膜４のみを残す
ために、その部分の上にレジストマスクを設けて、この
ポリシリコン膜４をエツチングするが、このとき、マス
クずれのため、上記レジストマスクを開孔、すなわち、
エミツタ窓のちょうど上に形成することができない場合
、その状態でポリシリコン膜４をエツチングすると、こ
のポリシリコン膜４が除去された瞬間にエツチングを終
３ ・＼−１
了しなくてはならず、それがオーバエッチになると、第
２図すのように、エミッタ領域のシリコンもエツチング
されてし甘う。実際上も、大面積のウェハ上で、前述の
ようなマスクずれのあるとき、ポリシリコン膜４のみの
エツチングをウェハ内の全域で同時に終了することは困
難であり、第２図すの状態がウェハ内のある部分で生じ
ることは避けがたい。このような状態が生じると、電極
を形成した場合に、エミッタとベースとの短絡状態が生
じたり、エミッタ、ベース間のリーク電流が増大したり
する。そこで、エミッタ領域上を完全におおうポリシリ
コン膜の島を形成する技術が必要である。Next, in order to leave only the polysilicon film 4 on the emitter region 5, a resist mask is provided on that part and this polysilicon film 4 is etched. Drill the hole, i.e.
If the polysilicon film 4 cannot be formed just above the emitter window and the polysilicon film 4 is etched in that state, the etching must be completed the moment this polysilicon film 4 is removed. If it becomes overetched, the silicon in the emitter region will also be etched, as shown in Figure 2. In practice, when there is mask misalignment as described above on a large-area wafer, it is difficult to finish etching only the polysilicon film 4 over the entire area of the wafer at the same time, and the situation shown in Figure 2 is It is unavoidable that this occurs in some part of the wafer. If such a state occurs, when an electrode is formed, a short circuit between the emitter and the base may occur, or leakage current between the emitter and the base may increase. Therefore, a technique is needed to form an island of polysilicon film that completely covers the emitter region.
発明が解決しようとする問題点
上記のようにエミツタ窓を完全におおうポリシリコン膜
の島を形成するためには、マスク合せによって、このポ
リシリコン膜上に形成するレジストのマスク合せの際に
、そのマスクずれを生じないようにする必要がある。特
に微細パターンの場合、この種のマスクずれの可能性は
高くなる。本発明は、上記のようなマスクあわせを用い
ることなく、簡単にエミツタ窓を完全におおうポリシリ
コン膜の島を形成することのできる半導体装置の製造方
法を実現するものである。Problems to be Solved by the Invention In order to form an island of polysilicon film that completely covers the emitter window as described above, during mask alignment of the resist to be formed on this polysilicon film, It is necessary to prevent the mask from shifting. Particularly in the case of fine patterns, the possibility of this type of mask displacement increases. The present invention realizes a method of manufacturing a semiconductor device that can easily form a polysilicon film island that completely covers an emitter window without using the above-mentioned mask alignment.
問題点を解決するだめの手段
本発明は、要約するに半導体基板に酸化シリコン膜を形
成する工程、前記酸化シリコン膜の上に窒化シリコン膜
を蒸着形成する工程、前記窒化シリコン膜に、リソグラ
フィにより、開孔を形成する工程、前記酸化シリコン膜
に、前記開孔を通じて、前記窒化シリコン膜下へのサイ
ドエッチを含む碗状の窪みを形成する工程、前記酸化シ
リコン膜の碗状の窪み底部に前記窒化シリコン膜の開孔
と同形の開孔を形成する工程、ポリシリコンを蒸着し、
同ポリシリコン膜を前記酸化シリコン膜の開化部および
前記碗状の窪みの一部にまたがる島状に形成する工程を
そなえだ半導体装置の製造方法である。Means for Solving the Problems In summary, the present invention includes a step of forming a silicon oxide film on a semiconductor substrate, a step of forming a silicon nitride film by vapor deposition on the silicon oxide film, and a step of forming a silicon nitride film on the silicon nitride film by lithography. a step of forming an opening in the silicon oxide film; a step of forming a bowl-shaped depression including side etching below the silicon nitride film through the opening; a step of forming a bowl-shaped depression in the silicon oxide film at the bottom of the bowl-shaped depression; forming an opening having the same shape as the opening in the silicon nitride film, depositing polysilicon;
This method of manufacturing a semiconductor device includes a step of forming the polysilicon film in an island shape spanning the open portion of the silicon oxide film and a part of the bowl-shaped recess.
作用
本発明の製造方法によれば半導体基板上の酸化６ベーノ
シリコン膜に形成された開孔を確実におおい、かつ、と
の開孔から外れることなく、′ポリシリコン膜を形成す
ることができる。Effect: According to the manufacturing method of the present invention, it is possible to reliably cover the openings formed in the hexabenosilicon oxide film on the semiconductor substrate and form a polysilicon film without leaving the openings. can.
実施例
以下に、本発明の方法を、バイポーラトランジスタのエ
ミッタ領域を形成するのに適用した実施例によって説明
する。EXAMPLE In the following, the method of the invention will be explained by way of an example in which it is applied to forming an emitter region of a bipolar transistor.
第１図ａ −ｆは、ｎｐｎ形バイポーラトランジスタが
形成される過程を示した工程順断面図である。先ず、第
１図乙のように、コレクタ領域となるｎ形シリコン基板
６の中にベース領域７を形成する。次いで、第１図すの
ように、上記ベース領域７の上に酸化シリコン膜８を蒸
着形成する。こののち、第１図Ｃのように、上記酸化シ
リコン膜８の上に窒化シリコン膜９を蒸着形成し、レジ
スト１０のマスクを用いて、形成するエミツタ窓と同じ
窓幅の窓・全上記窒化シリコン９に形成し、これに続い
て、フッ酸系の水溶液によって、酸化シリコンを途中ま
でエツチングする。このとき鉛直方向だけでなく、水平
方向へも酸化シリコン膜８６ページ
がエツチングされ、ここに碗状の窪みが形成される。FIGS. 1A to 1F are process-order cross-sectional views showing the process of forming an npn type bipolar transistor. First, as shown in FIG. 1B, a base region 7 is formed in an n-type silicon substrate 6 that will become a collector region. Next, as shown in FIG. 1, a silicon oxide film 8 is formed on the base region 7 by vapor deposition. Thereafter, as shown in FIG. The silicon oxide is formed on silicon 9, and then the silicon oxide is etched halfway with a hydrofluoric acid-based aqueous solution. At this time, 86 pages of the silicon oxide film are etched not only in the vertical direction but also in the horizontal direction, and a bowl-shaped depression is formed here.
次に、第１図ｄのように、残りの酸化シリコン膜８のう
ちの碗状の窪みの底部を異方性エツチングによって、レ
ジスト１ｏのパターンと同形の窓を形成するように、エ
ツチングする。そしてレジメ）１０を除去した後、ヒ素
を含有したポリシリコン膜１１を蒸着する。このとき、
湿式エツチングによって酸化シリコン膜８がサイドエッ
チングされた部分つまり、碗状の窪みの底の一部でポリ
シリコン膜１１は切れる。そして、第１図θのように、
熱処理をおこなってエミッタ領域１２を形成してから、
ベースコンタクト窓１３を形成する。Next, as shown in FIG. 1d, the bottom of the bowl-shaped depression in the remaining silicon oxide film 8 is etched by anisotropic etching so as to form a window having the same shape as the pattern of the resist 1o. After removing the regime 10, a polysilicon film 11 containing arsenic is deposited. At this time,
The polysilicon film 11 is cut at the part where the silicon oxide film 8 is side-etched by wet etching, that is, at a part of the bottom of the bowl-shaped recess. Then, like θ in Figure 1,
After performing heat treatment to form the emitter region 12,
A base contact window 13 is formed.
それからレジスト９およびポリシリコン膜１１をバリヤ
としてイオン注入をおこない、熱処理をおこなってグラ
フトベース領域１４を形成する。そして最後に、第１図
ｆのように、電極となる金属を蒸着し、レジスト９のリ
フトオフあるいはエツチングによって電極１５を形成す
る。このエツチングの際にエミッタ部分以外に残ったポ
リシリコ７ペー７
ンも同時に除去する。Then, ion implantation is performed using resist 9 and polysilicon film 11 as a barrier, and heat treatment is performed to form graft base region 14. Finally, as shown in FIG. 1F, a metal to be an electrode is deposited, and the electrode 15 is formed by lifting off or etching the resist 9. At the time of this etching, the polysilico 7 pages remaining in areas other than the emitter area are also removed at the same time.
以上のようにして形成したバイポーラトランジスタでは
、エミッタ形成用のポリシリコン膜がずれることなく完
全にエミッタ部分をおおうことになる。In the bipolar transistor formed as described above, the polysilicon film for forming the emitter completely covers the emitter portion without shifting.
発明の効果
本発明の製造方法によれば、半導体基板上に形成した膜
にあけた窓上にマスク合せをおこなわずに、完全に窓を
おおって、同窓とほぼ同じ面積のポリシリコン膜の島を
形成することができ、マスク合せによって、上記のポリ
シリコンの島を形成する場合に生じるずれは起らない。Effects of the Invention According to the manufacturing method of the present invention, an island of polysilicon film having approximately the same area as the window is formed by completely covering the window without performing mask alignment on the window formed on the film formed on the semiconductor substrate. The above-mentioned shift that occurs when forming polysilicon islands does not occur due to mask alignment.
第１図ａ−ｆは、本発明の製造方法によりバイポーラト
ランジスタを製作する過程を示す工程順断面図、第２図
は従来の技術によってバイポーラトランジスタを形成し
た工程順断面図である。
６・・・・・・ｎ形シリコン基板、７・・・・・・ベー
ス領域、８・・・・・・酸化シリコン膜、９・・・・・
・窒化シリコン膜、１０・・・・・・レジスト、１１・
・・・・・ポリシリコン膜、１２・・・・・エミッタ領
域、１３・・・・・ベースコンタクト窓、１４・・・・
・・グラフトベース領域、１５・・・・・・金属電極。
代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図
α1A to 1F are step-by-step cross-sectional views showing the process of manufacturing a bipolar transistor using the manufacturing method of the present invention, and FIG. 2 is a step-by-step cross-sectional view showing the process of manufacturing a bipolar transistor using a conventional technique. 6... N-type silicon substrate, 7... Base region, 8... Silicon oxide film, 9...
・Silicon nitride film, 10...Resist, 11.
... Polysilicon film, 12 ... Emitter region, 13 ... Base contact window, 14 ...
...Graft base region, 15...Metal electrode. Name of agent: Patent attorney Toshio Nakao and 1 other person 2nd
Figure α
Claims (2)
記酸化シリコン膜の上に窒化シリコン膜を蒸着形成する
工程、前記窒化シリコン膜に、リソグラフィにより、開
孔を形成する工程、前記酸化シリコン膜に、前記開孔を
通じて、前記窒化シリコン膜下へのサイドエッチを含む
碗状の窪みを形成する工程、前記酸化シリコン膜の碗状
の窪み底部に前記窒化シリコン膜の開孔と同形の開孔を
形成する工程、ポリシリコンを蒸着し、同ポリシリコン
膜を前記酸化シリコン膜の開孔部および前記碗状の窪み
の一部にまたがる島状に形成する工程をそなえた半導体
装置の製造方法。(1) A step of forming a silicon oxide film on a semiconductor substrate, a step of depositing a silicon nitride film on the silicon oxide film, a step of forming an opening in the silicon nitride film by lithography, and a step of forming an opening in the silicon oxide film. forming a bowl-shaped depression including side etching under the silicon nitride film through the opening, an opening having the same shape as the opening in the silicon nitride film at the bottom of the bowl-shaped depression in the silicon oxide film; A method for manufacturing a semiconductor device, comprising the steps of: forming a polysilicon film, and forming the polysilicon film into an island shape spanning an opening in the silicon oxide film and a part of the bowl-shaped depression.
を含有するものでなる特許請求の範囲第１項記載の半導
体装置の製造方法。(2) The method of manufacturing a semiconductor device according to claim 1, wherein the island-shaped polysilicon film contains an impurity source for forming a diffusion region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6902986A JPS62224967A (en) | 1986-03-27 | 1986-03-27 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6902986A JPS62224967A (en) | 1986-03-27 | 1986-03-27 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62224967A true JPS62224967A (en) | 1987-10-02 |
Family
ID=13390746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6902986A Pending JPS62224967A (en) | 1986-03-27 | 1986-03-27 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62224967A (en) |
-
1986
- 1986-03-27 JP JP6902986A patent/JPS62224967A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994400A (en) | Method of fabricating a semiconductor device using a tri-layer structure and conductive sidewalls | |
| EP0372476A2 (en) | Semiconductor device having a reduced parasitic capacitance and manufacturing method thereof | |
| JPH0340501B2 (en) | ||
| JP3098848B2 (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| EP0786816B1 (en) | Bipolar transistor having an improved epitaxial base region and method of fabricating the same | |
| JPS62224967A (en) | Manufacture of semiconductor device | |
| JPS63207177A (en) | Manufacture of semiconductor device | |
| JPH0313745B2 (en) | ||
| JPH05102175A (en) | Manufacture of semiconductor device | |
| JPS6220711B2 (en) | ||
| JPH09213949A (en) | Semiconductor device manufacturing method | |
| JPH04290273A (en) | Manufacture of silicon nitride capacitor | |
| JP2890550B2 (en) | Method for manufacturing semiconductor device | |
| JP2576664B2 (en) | Method for manufacturing NPN transistor | |
| JPS61230367A (en) | Manufacture of semiconductor device | |
| JPS6022506B2 (en) | Manufacturing method for semiconductor devices | |
| KR950010878B1 (en) | Bipolar transistor manufacturing process | |
| JPH0362947A (en) | Semiconductor device and manufacture thereof | |
| JPH0330293B2 (en) | ||
| JPH0136709B2 (en) | ||
| JPS62298170A (en) | Manufacture of semiconductor device | |
| JPH03175639A (en) | Semiconductor device | |
| JPS6148974A (en) | Manufacture of transistor | |
| JPS6386476A (en) | Manufacture of semiconductor integrated circuit device | |
| JPS63289864A (en) | Manufacture of bipolar transistor |