JPS6222459A - 半導体装置用パツケ−ジ - Google Patents
半導体装置用パツケ−ジInfo
- Publication number
- JPS6222459A JPS6222459A JP16256185A JP16256185A JPS6222459A JP S6222459 A JPS6222459 A JP S6222459A JP 16256185 A JP16256185 A JP 16256185A JP 16256185 A JP16256185 A JP 16256185A JP S6222459 A JPS6222459 A JP S6222459A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- glass
- package
- amorphous
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Products (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置のパッケージに関するものであり
、更に詳しく述べるならば、半導体装置のパッケージ組
立実装工程においてパッケージの封止信幀性を飛躍的に
向上することができる半導体装置用パッケージに関する
ものである。
、更に詳しく述べるならば、半導体装置のパッケージ組
立実装工程においてパッケージの封止信幀性を飛躍的に
向上することができる半導体装置用パッケージに関する
ものである。
従来の技術
現在使用されている半導体集積回路装置のパッケージ法
は、大別すると、樹脂封止型、ガラス−セラミック封止
型、積層セラミック型に分類される。これらパッケージ
法は、信転性および価格の点で長短があり、両者を比較
考量して用途に応じて巧みに使い分けられている。ｒＥ
ち、信鎖性は、三者の方法の比較では、積層セラミック
型が最も優れ、次いでガラス−セラミック封止型であり
、その次が樹脂封止型である。一方、価格の面ではこの
逆である。この中でガラス−セラミック封止型が、信頼
性、価格において丁度中間的な位置に存在し、信頼性と
低価格化の両立が強く望まれているパッケージである。
は、大別すると、樹脂封止型、ガラス−セラミック封止
型、積層セラミック型に分類される。これらパッケージ
法は、信転性および価格の点で長短があり、両者を比較
考量して用途に応じて巧みに使い分けられている。ｒＥ
ち、信鎖性は、三者の方法の比較では、積層セラミック
型が最も優れ、次いでガラス−セラミック封止型であり
、その次が樹脂封止型である。一方、価格の面ではこの
逆である。この中でガラス−セラミック封止型が、信頼
性、価格において丁度中間的な位置に存在し、信頼性と
低価格化の両立が強く望まれているパッケージである。
第２図は、そのガラス−セラミック封止型パッケージの
分解部品配列斜視図である。但し、半導体装置及びアル
ミニウムワイヤなど一部は省略して示しである。
分解部品配列斜視図である。但し、半導体装置及びアル
ミニウムワイヤなど一部は省略して示しである。
このガラス−セラミック封止型パッケージは、半導体チ
ップを納めてメタライズ底面にグイボンディングする凹
部１２が中央に形成されたアルミナのようなセラミック
ベース１４を有している。そのセラミックベース１４の
上面周囲には、鉛ガラスのような低融点ガラス層１６が
形成されている。
ップを納めてメタライズ底面にグイボンディングする凹
部１２が中央に形成されたアルミナのようなセラミック
ベース１４を有している。そのセラミックベース１４の
上面周囲には、鉛ガラスのような低融点ガラス層１６が
形成されている。
そのようなセラミックベース１４の凹部１２を囲むよう
に、リードフレームから裁断されるリード１８が載せら
れ、それらリード１８と半導体チップとにアルミニウム
ワイヤの各端がワイヤボンディングされている。更に、
その上に、アルミナのようなセラミックキャップ２０が
載せられている。そのセラミ、クキャップ２０は、半導
体チップとアルミニウムワイヤの部分を囲む凹部が下側
に形成され、更に、下面周囲に鉛ガラスのような低融点
ガラス層２２が形成されている。
に、リードフレームから裁断されるリード１８が載せら
れ、それらリード１８と半導体チップとにアルミニウム
ワイヤの各端がワイヤボンディングされている。更に、
その上に、アルミナのようなセラミックキャップ２０が
載せられている。そのセラミ、クキャップ２０は、半導
体チップとアルミニウムワイヤの部分を囲む凹部が下側
に形成され、更に、下面周囲に鉛ガラスのような低融点
ガラス層２２が形成されている。
従って、セラミックベース１４とセラミックキャップ２
０とが、低融点ガラス層１６と２２でリード１８を間に
挾むように重ねられて、加熱されて低融点ガラス層Ｉ６
と２２がリード１８を固定しつつ互いに融着して、セラ
ミックベース１４とセラミックキャップ２２とを封止す
る。
０とが、低融点ガラス層１６と２２でリード１８を間に
挾むように重ねられて、加熱されて低融点ガラス層Ｉ６
と２２がリード１８を固定しつつ互いに融着して、セラ
ミックベース１４とセラミックキャップ２２とを封止す
る。
一方、現在の半導体集積回路装置の動向は、小型化、多
機能化が叫ばれ、上記のガラス−セラミック封止型パッ
ケージの半導体集積回路においてもその波を受けている
。このことは、多機能化に応じて半導体集積回路チップ
そのものが大きくなり、外部端子接続用リード数が増え
ることを意味し、また、小型化に対応して、ＤＩＰ型（
２方向外部リード）からＱｕａｄ型（４方向外部リード
）への移行や外部端子接続用リード数の増大に伴うパッ
ケージのガラス封止部面積の減少等の傾向がある。
機能化が叫ばれ、上記のガラス−セラミック封止型パッ
ケージの半導体集積回路においてもその波を受けている
。このことは、多機能化に応じて半導体集積回路チップ
そのものが大きくなり、外部端子接続用リード数が増え
ることを意味し、また、小型化に対応して、ＤＩＰ型（
２方向外部リード）からＱｕａｄ型（４方向外部リード
）への移行や外部端子接続用リード数の増大に伴うパッ
ケージのガラス封止部面積の減少等の傾向がある。
したがって、ガラスとセラミック、ガラスとリードフレ
ーム間の接合力が、従来のままでは半導体装置の組立工
程や使用時における熱サイクルによって接着性が低下し
た場合には、気密性が低下し、界面からリークが発生す
るなどの問題がある。
ーム間の接合力が、従来のままでは半導体装置の組立工
程や使用時における熱サイクルによって接着性が低下し
た場合には、気密性が低下し、界面からリークが発生す
るなどの問題がある。
発明が解決しようとする問題点
以上述べたように、従来使用されているパフケ。
−ジでは、ガラスとの接着力が低いために、ガラス封止
面積が減少するに伴いパッケージの封止信頼性が十分で
なくなる傾向にある。
面積が減少するに伴いパッケージの封止信頼性が十分で
なくなる傾向にある。
そこで、本発明は、ガラスとの接着力が高く且つ信頼性
があるパッケージを提供せんとするものである。
があるパッケージを提供せんとするものである。
更に詳述するならば、本発明は、半導体装置パッケージ
におけるガラス封止部面積が減少しても、パフケージの
気密性に十分な信頼性を与えることができるパッケージ
を提供せんとするものである。
におけるガラス封止部面積が減少しても、パフケージの
気密性に十分な信頼性を与えることができるパッケージ
を提供せんとするものである。
問題点を解決するための手段
そこで本件出願の発明者らは、セラミックとガラスとの
封止信頼性について、種々検討した結果、次のような事
実を確認した。
封止信頼性について、種々検討した結果、次のような事
実を確認した。
（１１ガラス封止時、セラミックとガラスとの接合性よ
りも、セラミックの表面を非晶質化したときのそのセラ
ミックの非晶質化面とガラスとの接合性の方が飛躍的に
上昇する。
りも、セラミックの表面を非晶質化したときのそのセラ
ミックの非晶質化面とガラスとの接合性の方が飛躍的に
上昇する。
（２） セラミック表面を非晶質化する場合だけでな
く、セラミック表面に非晶質セラミック被膜を付着した
場合も、同様のガラス接合性の改善効果が得られる。
く、セラミック表面に非晶質セラミック被膜を付着した
場合も、同様のガラス接合性の改善効果が得られる。
（３） これらの非晶質セラミック層の厚みは、少な
くとも、０．０５μｍ以上あれば、ガラス封止性の向上
に効果がある。
くとも、０．０５μｍ以上あれば、ガラス封止性の向上
に効果がある。
これらの確認できた事実に基づき、本発明者らは、ガラ
ス−セラミック封止型の半導体集積回路装置の信頼性の
向上をねらって、種々検討した結果、本発明に至った。
ス−セラミック封止型の半導体集積回路装置の信頼性の
向上をねらって、種々検討した結果、本発明に至った。
すなわち、本発明によるならば、ガラスとの封止部の表
面に非晶質セラミック層を設けたことを特徴とする半導
体装置用パッケージが提供される。
面に非晶質セラミック層を設けたことを特徴とする半導
体装置用パッケージが提供される。
作 用
このようにセラミックのガラスとの少なくとも封止部表
面を非晶質セラミック層とすることによりガラスとの封
止性が向上する。その理由は、次の如くである。
面を非晶質セラミック層とすることによりガラスとの封
止性が向上する。その理由は、次の如くである。
一般に、ガラス封止性を支配する重要な因子としては、
ガラスのセラミックに対するぬれ性の良否が挙げられ、
ぬれ性が良好な場合には、接合界面部に拡散層が生じ強
固な接合状態が得られることが知られている。
ガラスのセラミックに対するぬれ性の良否が挙げられ、
ぬれ性が良好な場合には、接合界面部に拡散層が生じ強
固な接合状態が得られることが知られている。
ところで、低融点ガラス封止パッケージでは、半導体素
子に対する熱の影響を小さくするために、５００℃以下
の低温でガラス−セラミック間の接合が行われるので、
かかる拡散層は、形成されないのが一般的でありだ。
子に対する熱の影響を小さくするために、５００℃以下
の低温でガラス−セラミック間の接合が行われるので、
かかる拡散層は、形成されないのが一般的でありだ。
そこで、封止部の減少をカバーして高い封止信幀性を得
るためには、ガラス−セラミック間の拡散接合が生じや
すい様にすることが必要である。
るためには、ガラス−セラミック間の拡散接合が生じや
すい様にすることが必要である。
本発明において、セラミック表面に設けた非晶質セラミ
ック層は、結晶質セラミック層に比して、活性度が著し
く大きく、封止ガラスとの接合界面での拡散が生じやす
く、それだけ信転性の高い接合が得られ、従来のセラミ
ックとガラスとの封止性に比較して極めて高い信転性の
ある封止を実現できるものと考えられる。
ック層は、結晶質セラミック層に比して、活性度が著し
く大きく、封止ガラスとの接合界面での拡散が生じやす
く、それだけ信転性の高い接合が得られ、従来のセラミ
ックとガラスとの封止性に比較して極めて高い信転性の
ある封止を実現できるものと考えられる。
なお、このようにセラミックのガラス封止部表面に非晶
質の層を設ける方法としては、ＰＶＤ法、又はＣＶＤ法
などのコーティング法によって表面に非晶質層を被覆す
る方法を使用してもよいし、表面層を、イオンボンバ−
ド、電子線ボンバード、或いはレーザービーム照射など
により非晶質化する方法を使用してもよい。
質の層を設ける方法としては、ＰＶＤ法、又はＣＶＤ法
などのコーティング法によって表面に非晶質層を被覆す
る方法を使用してもよいし、表面層を、イオンボンバ−
ド、電子線ボンバード、或いはレーザービーム照射など
により非晶質化する方法を使用してもよい。
又、非晶質表面層の厚みは、本発明の効果の面から、０
．０５μｍ以上で充分である。一方、非晶質層を必要以
上に厚くすることは、非晶質セラミック層形成コストが
上るのみで、実用的ではない。
．０５μｍ以上で充分である。一方、非晶質層を必要以
上に厚くすることは、非晶質セラミック層形成コストが
上るのみで、実用的ではない。
そこで、接合信鯨性の効果と非晶質セラミック層形成コ
ストとの両立を考えるならば、最も有効な範囲は、０．
０５〜ＩＯμｍである。 へ尚
、本発明における非晶質セラミック層は、ガラス封止さ
れる部位に形成されることが必要であるが、他の部位に
まで形成されたとしても差しつかえない。用いられるセ
ラミックとしては、現在広く用いられているＭ２Ｏ，の
他、ＭＮ 、 Ｓ ｉ Ｃ、Ｓ ｉ Ｏｚなどを主成分
とするセラミックを用いてもよいし、ベースのセラミッ
クの材質と表面層の非晶質セラミックの材質が同種の場
合でも、異種の場合でも本発明を適用することができる
。
ストとの両立を考えるならば、最も有効な範囲は、０．
０５〜ＩＯμｍである。 へ尚
、本発明における非晶質セラミック層は、ガラス封止さ
れる部位に形成されることが必要であるが、他の部位に
まで形成されたとしても差しつかえない。用いられるセ
ラミックとしては、現在広く用いられているＭ２Ｏ，の
他、ＭＮ 、 Ｓ ｉ Ｃ、Ｓ ｉ Ｏｚなどを主成分
とするセラミックを用いてもよいし、ベースのセラミッ
クの材質と表面層の非晶質セラミックの材質が同種の場
合でも、異種の場合でも本発明を適用することができる
。
また、本発明がＤ［Ｐ型、Ｑｕａｄ型の両パッケージに
適用可能なことは、言うまでもない。
適用可能なことは、言うまでもない。
実施例
次に、本発明を実施例によって説明する。
第１図は、本発明によるセラミックをパッケージとして
利用した場合を図解する半導体装置の誇張拡大断面図で
ある。
利用した場合を図解する半導体装置の誇張拡大断面図で
ある。
第１図に示す半導体装置は、ＤＩＰ型ガラス・セラミッ
ク封止パッケージを採用したものであり、セラミックベ
ース３０の凹部３２にグイボンディングされた半導体チ
ップ３４を有している。そのセラミックベース３０の凹
部３２を囲む周辺部には、低融点ガラスＮ３６が形成さ
れている。
ク封止パッケージを採用したものであり、セラミックベ
ース３０の凹部３２にグイボンディングされた半導体チ
ップ３４を有している。そのセラミックベース３０の凹
部３２を囲む周辺部には、低融点ガラスＮ３６が形成さ
れている。
そのようなセラミックベース３０の凹部３２を囲む低融
点ガラス層３６の上に、リードフレームのリード部３８
が載せられている。そして、セラミックベース３０．セ
ラミックキャンプ４６のガラス封止される部位に、非晶
質セラミック１１４２が形成されている。
点ガラス層３６の上に、リードフレームのリード部３８
が載せられている。そして、セラミックベース３０．セ
ラミックキャンプ４６のガラス封止される部位に、非晶
質セラミック１１４２が形成されている。
また、リードフレームのリード部３８と半導体チップ３
４とに、アルミニウムワイヤ４４の各端がワイヤボンデ
ィングされている。
４とに、アルミニウムワイヤ４４の各端がワイヤボンデ
ィングされている。
更に、セラミックベース３０に重ねられるセラミックキ
ャンプ４６は、セラミックベース３０の凹部３２に対応
してその凹部３２より大きな凹部４８が形成され、凹部
３２と４８とによって画定される空間に半導体チップ３
４とアルミニウムワイヤ４４とが収容されるようになさ
れている。そして、セラミックキャップ４６の凹部４８
を囲む周辺部にも、低融点ガラス層５０が形成されてい
る。
ャンプ４６は、セラミックベース３０の凹部３２に対応
してその凹部３２より大きな凹部４８が形成され、凹部
３２と４８とによって画定される空間に半導体チップ３
４とアルミニウムワイヤ４４とが収容されるようになさ
れている。そして、セラミックキャップ４６の凹部４８
を囲む周辺部にも、低融点ガラス層５０が形成されてい
る。
かくして、リードフレームのリード部３８を挾むように
してセラミックベース３０にセラミックキャンプ４６が
重ねられて、例えば、約４００℃〜５００℃の温度で封
止処理される。
してセラミックベース３０にセラミックキャンプ４６が
重ねられて、例えば、約４００℃〜５００℃の温度で封
止処理される。
上述した構成において、９２重量％Ｍ２０．からなるベ
ース及びキャップのガラス封止部品に、各種表面処理を
施したサンプルを用いて実験に供した結果、第１表に示
した結果が得られた。
ース及びキャップのガラス封止部品に、各種表面処理を
施したサンプルを用いて実験に供した結果、第１表に示
した結果が得られた。
なお、上記第１表のデータ作成の際使用したガラス封止
性評価法は、次の如くである。
性評価法は、次の如くである。
ガラス封止は、一般に用いられている低融点封止ガラス
を用いて封止温度４５０℃で行った後、−６５℃〜＋１
５０℃のヒートサイクルを１００回経た後、Ｈｅ’Ｊ−
タディテクターでファインリークの有無を測定した。な
お、使用したＤＩＰ型ガラス・セラミック封止パッケー
ジの最小リークバス（封止長さ）は０．７ｍ暖である。
を用いて封止温度４５０℃で行った後、−６５℃〜＋１
５０℃のヒートサイクルを１００回経た後、Ｈｅ’Ｊ−
タディテクターでファインリークの有無を測定した。な
お、使用したＤＩＰ型ガラス・セラミック封止パッケー
ジの最小リークバス（封止長さ）は０．７ｍ暖である。
第 １ 表
以上の表から、表面に非晶質層を設けていない例１に比
べ、表面に非晶質層を設けた例２〜８が、リークテスト
の結果が良好であることがわかろう。
べ、表面に非晶質層を設けた例２〜８が、リークテスト
の結果が良好であることがわかろう。
以上の結果から明らかなように、本発明によりセラミッ
クの表面に形成された非晶質セラミック層を介して行う
ガラス封止は、従来のセラミック（表面が結晶質となっ
ている）に比較して、封止の信幀性を大幅に向上させ、
且つ、半導体素子の大型化やパッケージの小型化の動向
に十分対応できることが実証された。
クの表面に形成された非晶質セラミック層を介して行う
ガラス封止は、従来のセラミック（表面が結晶質となっ
ている）に比較して、封止の信幀性を大幅に向上させ、
且つ、半導体素子の大型化やパッケージの小型化の動向
に十分対応できることが実証された。
以上、本発明による金属材料を、リードフレームを用い
た場合について説明したが、ガラスとの“封止信幀性が
必要なパッケージならば、第２図のタイプに限らず、適
用できることは明らかであるう。
た場合について説明したが、ガラスとの“封止信幀性が
必要なパッケージならば、第２図のタイプに限らず、適
用できることは明らかであるう。
発明の詳細
な説明したように、本発明によるパッケージはガラスの
封止信韻性を著しく向上することができる。従って、ガ
ラス封止面積が小さくなってもパッケージの封止の信幀
性を十分確保することができ、半導体素子の大型化やパ
ッケージの小型化の動向に十分対応できる。
封止信韻性を著しく向上することができる。従って、ガ
ラス封止面積が小さくなってもパッケージの封止の信幀
性を十分確保することができ、半導体素子の大型化やパ
ッケージの小型化の動向に十分対応できる。
第１図は、本発明による半導体装置用パッケージの断面
図、そして、第２図は、ガラス−セラミックス封止型パ
ッケージの分解部品配列斜視図である。 〔主な参照番号〕 １２・・セラミックベース１４の凹部、１４・・セラミ
ックベース、１６ ・・低融点ガラス層、１８・・リ
ードフレームから裁断されたリード、２０・・セラミッ
クキャップ、 ２２・・低融点ガラス層、 ３０・・セラミックベース
、３２・・セラミックベース３０の凹部、３４・・半導
体チップ、 ３６・・低融点ガラス層、３８・・リード
フレームのリード部、 ４０・・リード部３８のガラス封止部、４２・・非晶質
セラミック層、 ４４・・アルミニウムワイヤ、 ４６・・セラミックキャップ＼ ４８・・セラミックキャップ４６の凹部、５０・・低融
点ガラス層、
図、そして、第２図は、ガラス−セラミックス封止型パ
ッケージの分解部品配列斜視図である。 〔主な参照番号〕 １２・・セラミックベース１４の凹部、１４・・セラミ
ックベース、１６ ・・低融点ガラス層、１８・・リ
ードフレームから裁断されたリード、２０・・セラミッ
クキャップ、 ２２・・低融点ガラス層、 ３０・・セラミックベース
、３２・・セラミックベース３０の凹部、３４・・半導
体チップ、 ３６・・低融点ガラス層、３８・・リード
フレームのリード部、 ４０・・リード部３８のガラス封止部、４２・・非晶質
セラミック層、 ４４・・アルミニウムワイヤ、 ４６・・セラミックキャップ＼ ４８・・セラミックキャップ４６の凹部、５０・・低融
点ガラス層、
Claims (4)
- （１）セラミックベースとセラミックキャップと所要の
形状のリードフレームを、低融点ガラスで一体化・気密
封止してなる半導体装置用パッケージにおいて、少なく
ともガラス封止されるセラミックの表面層に非晶質のセ
ラミックが設けられていることを特徴とする半導体装置
用パッケージ。 - （２）セラミックがＡｌ＿２Ｏ＿３、ＡｌＮ、ＳｉＣ、
ＳｉＯ＿２を主成分とするものであることを特徴とする
特許請求の範囲第１項記載の半導体装置用パッケージ。 - （３）非晶質のセラミックが表面のイオンボンバ−ド、
電子線ボンバード、レーザビーム照射又はイオンインプ
ランテーションで改質された非晶質のセラミックである
ことを特徴とする特許請求の範囲第１項記載の半導体装
置用パッケージ。 - （４）非晶質のセラミックがＰＶＤ法又はＣＶＤ法によ
り被覆された非晶質のセラミックであることを特徴とす
る特許請求の範囲第１項記載の半導体装置用パッケージ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16256185A JPS6222459A (ja) | 1985-07-22 | 1985-07-22 | 半導体装置用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16256185A JPS6222459A (ja) | 1985-07-22 | 1985-07-22 | 半導体装置用パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6222459A true JPS6222459A (ja) | 1987-01-30 |
| JPH0574941B2 JPH0574941B2 (ja) | 1993-10-19 |
Family
ID=15756927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16256185A Granted JPS6222459A (ja) | 1985-07-22 | 1985-07-22 | 半導体装置用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6222459A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02244660A (ja) * | 1989-03-15 | 1990-09-28 | Nec Corp | 紫外線消去型メモリｉｃ |
| US8018510B2 (en) | 2004-05-31 | 2011-09-13 | Panasonic Corporation | Summing signals in pixel units of solid-state imager |
-
1985
- 1985-07-22 JP JP16256185A patent/JPS6222459A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02244660A (ja) * | 1989-03-15 | 1990-09-28 | Nec Corp | 紫外線消去型メモリｉｃ |
| US8018510B2 (en) | 2004-05-31 | 2011-09-13 | Panasonic Corporation | Summing signals in pixel units of solid-state imager |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0574941B2 (ja) | 1993-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4784974A (en) | Method of making a hermetically sealed semiconductor casing | |
| US4656499A (en) | Hermetically sealed semiconductor casing | |
| US4630095A (en) | Packaged semiconductor device structure including getter material for decreasing gas from a protective organic covering | |
| US5436407A (en) | Metal semiconductor package with an external plastic seal | |
| US4931854A (en) | Low capacitance integrated circuit package | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPS6222459A (ja) | 半導体装置用パツケ−ジ | |
| CA1201211A (en) | Hermetically sealed semiconductor casing | |
| JPH04293245A (ja) | ガラス封止型セラミックパッケージ | |
| JPS617645A (ja) | 半導体装置用金属材料 | |
| JPS60206054A (ja) | リ−ドフレ−ム | |
| GB2046024A (en) | Circuit assembly | |
| JPS6115355A (ja) | 半導体装置用リ−ドフレ−ム | |
| US5623167A (en) | Semiconductor device | |
| JPS5992552A (ja) | 半導体装置 | |
| JPS60120541A (ja) | 半導体装置 | |
| JPH0884042A (ja) | パッケージ部材 | |
| JPH06216313A (ja) | 樹脂封止半導体装置 | |
| JPS61127155A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS6246550A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS5848952A (ja) | Ｉｃ用リ−ドフレ−ム | |
| JPS6236287Y2 (ja) | ||
| JPH04171966A (ja) | 半導体装置の製造方法 | |
| JPS6390157A (ja) | 半導体装置の封止方法 | |
| JPH02303052A (ja) | 半導体パッケージ |