JPS62224035A - Tape carrier device - Google Patents

Tape carrier device

Info

Publication number
JPS62224035A
JPS62224035A JP6568386A JP6568386A JPS62224035A JP S62224035 A JPS62224035 A JP S62224035A JP 6568386 A JP6568386 A JP 6568386A JP 6568386 A JP6568386 A JP 6568386A JP S62224035 A JPS62224035 A JP S62224035A
Authority
JP
Japan
Prior art keywords
device hole
resin
tape
semiconductor chip
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6568386A
Other languages
Japanese (ja)
Inventor
Keiji Miyamoto
宮本 圭二
Kazuo Kojima
和夫 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6568386A priority Critical patent/JPS62224035A/en
Publication of JPS62224035A publication Critical patent/JPS62224035A/en
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To enable the surface to be wholly flattened, by projecting conductive layers, which are connected with lead terminals in the range of a gap between an outer periphery of a semiconductor integrated circuit chip and an inner periphery of the device hole, inside the device hole. CONSTITUTION:Respective conductive layers 6A and 6F are provided with terraced barrier parts 11, which are projected planely inside the device hole and over almost all the periphery of the device hole, and whose terminal ends neighboring the device hole 3 come nearly to the center of the gap between the outer periphery of a semiconductor chip 4 connected with the lead terminals 8 and 9 and the inner periphery of the device hole 3. Therefore, when the surface of the semiconductor chip 4 adhesively connected with the lead terminals 8 and 9 is coated with resin, the resin, which is situated on the upper part of the gap between the outer periphery of the semiconductor chip 4 and the inner periphery of the device hole 3, is essentially prevented from invading the lower part by the barrier parts 11. Hence, the surface of the coating resin can be wholly flattened without causing locally recessed parts on the resin.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテープキャリア装置に係り、例えば半導体集積
回路が搭載されて成るICカードに適用して有効な技術
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a tape carrier device, and relates to a technique that is effective when applied to, for example, an IC card equipped with a semiconductor integrated circuit.

〔従来技術〕[Prior art]

半湛体4JS積回路チップの実装技術であるワイヤレス
ボンディング技術の1種として、テープキャリア方式が
ある。斯るテープキャリア方式は、例えば、昭和59年
11月30日オーム社発行のrT、SIハンドブックJ
P410及びP411に記載されるように、ポリイミド
樹脂などによって映画のフィルム状に形成されたキャリ
アテープの1こま毎に、導電パターンによってリード部
が形成され、そのリード部の先端のリード端子に、半導
体集積回路チップの所定の電極パッドが結合される。そ
のチップは必要に応じて樹脂で封止されて成る。
A tape carrier method is one type of wireless bonding technology that is a mounting technology for semi-contained 4JS integrated circuit chips. Such a tape carrier system is described, for example, in rT, SI Handbook J, published by Ohmsha on November 30, 1981.
As described in P410 and P411, a lead part is formed by a conductive pattern for each frame of a carrier tape formed like a movie film using polyimide resin, etc., and a lead terminal at the tip of the lead part is connected to a semiconductor. Predetermined electrode pads of the integrated circuit chip are bonded. The chip is sealed with resin as necessary.

本発明者等は、斯るテープキャリア方式によってキャリ
アテープに実装した半導体集積回路をIC(インテグレ
ーテッド・サーキット)カード、即ち、従来の磁気スト
ライプだけを有するIDカードやクレジットカードのよ
うなカードに対して半導体記憶回路及びデータ処理回路
等をそれに搭載して記憶容量の増大や適用範囲の拡大を
可能とするカード、に適用することを検討した。即ち、
1面に必要な導電パターンが形成されたキャリアテープ
に、半導体集積回路チップを挿入可能なデバイスホール
をそのテープに貫通させ、そのデバイスホールの内側に
突出する導電パターンの先端に、半導体集積回路チップ
の電極パッドを結合してそのチップを樹脂で封止する。
The present inventors have developed a semiconductor integrated circuit mounted on a carrier tape using such a tape carrier method for use in IC (Integrated Circuit) cards, that is, cards such as conventional ID cards and credit cards that only have a magnetic stripe. We therefore considered applying this method to cards that can be equipped with semiconductor storage circuits, data processing circuits, etc. to increase storage capacity and expand the scope of application. That is,
A device hole into which a semiconductor integrated circuit chip can be inserted is passed through the carrier tape, which has a necessary conductive pattern formed on one side, and the semiconductor integrated circuit chip is inserted at the tip of the conductive pattern that protrudes inside the device hole. The electrode pads of the chip are bonded together and the chip is sealed with resin.

そのようにして実装された半導体集積回路チップ及び導
電パターンの1ユニツトを所定の形状に打ち抜かれたキ
ャリアテープと共にカードに埋設する。
One unit of the semiconductor integrated circuit chip and conductive pattern thus mounted is embedded in a card together with a carrier tape punched into a predetermined shape.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、デバイスホールは、半導体集積回路チップを
導電パターンの先端にボンディングする場合の組み立て
誤差もしくは位置合せ誤差や半導体集積回路チップ自体
の外形寸法誤差により、半導体集積回路チップの外形寸
法公差の上限よりも大きく形成しておく必要がある。
By the way, the device hole is larger than the upper limit of the external dimensional tolerance of the semiconductor integrated circuit chip due to assembly errors or alignment errors when bonding the semiconductor integrated circuit chip to the tip of the conductive pattern, and external dimensional errors of the semiconductor integrated circuit chip itself. It needs to be made large.

しかしながら、本発明者等の検討によれば、上記のよう
なサイズ設定によってデバイスホールの内周縁と半導体
集積回路チップの外周縁との間に比較的大きな間隙があ
ると、斯る回路チップ表面及びその周囲に樹脂塗布のよ
うな方法により保護被膜を形成する場合に同樹脂の流動
性によりその間隙の部分に対応する保護被膜の表面が局
部的に窪んでしまうこと、そのような窪みを容易に平坦
化することが難しいこと、及びそのままの状態でカード
基板に埋設されると、カードの表面に凹凸が生じ、また
、その部分に磁気ストライプを設ける仕様のカードの場
合には、斯る磁気ストライプに対して正確な磁気読み取
りができなくなるという問題が明らかにされた。
However, according to the studies of the present inventors, if there is a relatively large gap between the inner periphery of the device hole and the outer periphery of the semiconductor integrated circuit chip due to the size setting as described above, the surface of the circuit chip and When a protective film is formed around it by a method such as resin coating, the surface of the protective film corresponding to the gap may be locally depressed due to the fluidity of the resin, and such depressions can be easily created. It is difficult to flatten the card, and if the card is buried in the card board as it is, the surface of the card will be uneven.In addition, if the card is designed to have a magnetic stripe in that area, the magnetic stripe The problem has been revealed that accurate magnetic reading cannot be performed.

本発明の目的は、キャリアテープに実装された回路チッ
プをコーティングするする樹脂から成るような保護材も
しくはチップコーテイング材の表面が局部的に窪むこと
なくそれを全体的に平坦化することができるテープキャ
リア装置を提供することにある。
An object of the present invention is to flatten the entire surface of a protective material or chip coating material, such as a resin coating a circuit chip mounted on a carrier tape, without causing local depressions. An object of the present invention is to provide a tape carrier device.

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving problems]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、デバイスホールに挿入され且つキャリアテー
プのリード端子に結合される半導体集積回路チップの外
周縁と、デバイスホールの内周縁との間隙の範囲で、上
記リード端子につながるような導電層を、デバイスホー
ルの内側へ突出させることによって、コーテイング材に
対する障壁部を構成して成るものである。
In other words, a conductive layer connected to the lead terminals of the device is inserted into the device hole and connected to the lead terminals within the gap between the outer periphery of the semiconductor integrated circuit chip and the inner periphery of the device hole. By protruding into the hole, it forms a barrier against the coating material.

〔作 用〕[For production]

上記手段によれば、半導体集積回路チップの外周縁とデ
バイスホールの内周縁との間の上部に位置するコーテイ
ング材は、障壁部によって下方への侵入がある程度阻止
されるので、それによって。
According to the above means, the coating material located above between the outer peripheral edge of the semiconductor integrated circuit chip and the inner peripheral edge of the device hole is prevented from penetrating downward to some extent by the barrier portion.

その部分のコーテイング材の表面が局部的に窪むことな
くその表面を全体的に平坦化するものである。
The purpose is to flatten the surface of the coating material as a whole without causing any local depressions in the surface of the coating material.

〔実施例〕〔Example〕

第1図は本発明に係るテープキャリア装置の1実施例を
示す平面図である。
FIG. 1 is a plan view showing one embodiment of a tape carrier device according to the present invention.

同図に示されるテープキャリア装置は、特に制限されな
いが、ポリイミド樹脂、ガラスエポキシ樹脂、もしくは
ポリエステル樹脂などによって映画のフィルム状に形成
された絶縁性旦つ可撓性のキャリアテープ1を基体とし
ている。斯る基体の長手方向の両側縁部には、所定ピッ
チで複数のスプロケラトホール2が穿設されている。第
1図には、キャリアテープ1の1こま分に相当する部位
における1ユニツトの構成が示されているが、実際には
、そのような構成をキャリアテープの長手方向に複数設
けてテープキャリア装置を構成することができる。
The tape carrier device shown in the figure is based on an insulating and flexible carrier tape 1 made of polyimide resin, glass epoxy resin, polyester resin, etc. in the shape of a movie film, although it is not particularly limited. . A plurality of sprocket holes 2 are bored at a predetermined pitch on both longitudinal edges of the base. Although FIG. 1 shows the configuration of one unit at a portion corresponding to one frame of carrier tape 1, in reality, a plurality of such configurations are provided in the longitudinal direction of the carrier tape to form a tape carrier device. can be configured.

同図に示されるテープキャリア装置は、第1図に示され
るその1ユニツト分がカード基板に埋設されてICカー
ドに適用され得るものである。
The tape carrier device shown in the figure can be applied to an IC card by having one unit of the tape carrier device shown in FIG. 1 embedded in a card board.

第1図において破!&3は、キャリアテープ1に設けら
れたデバイスホールであり、ICカードに必要とされる
記憶回路やデータ処理回路などを含む半導体集積回路チ
ップC以下単に半導体チップとも記す)4が所定の間隙
をもって挿入可能にされるサイズとされている。斯るデ
バイスホール3は、キャリアテープ1における1ユニツ
ト分の右側に貫通形成される。ここで、上記半導体チッ
プ4とデバイスホール3との間隙は、斯る半導体チップ
4をデバイスホール3に挿入してその半導体チップ4の
電極パッドを後述するリード端子にボンディングする場
合の組み立て誤差や半導体チップ4自体の外形寸法誤差
に応じて設定される。
Broken in Figure 1! &3 is a device hole provided in the carrier tape 1, into which a semiconductor integrated circuit chip C (hereinafter simply referred to as a semiconductor chip) 4 containing a memory circuit, data processing circuit, etc. required for an IC card is inserted with a predetermined gap. It is said that the size is possible. The device hole 3 is formed through the carrier tape 1 on the right side of one unit. Here, the gap between the semiconductor chip 4 and the device hole 3 is determined by the assembly error when inserting the semiconductor chip 4 into the device hole 3 and bonding the electrode pads of the semiconductor chip 4 to the lead terminals described later. It is set according to the external dimension error of the chip 4 itself.

キャリアテープ1の表面には、図示のような各種パター
ンにされた導電層6A乃至6Fが電気鍍金形成されてい
る。
The surface of the carrier tape 1 is electroplated with conductive layers 6A to 6F in various patterns as shown.

導電層6A乃至6Fは、特に制限されないが、銅箔から
構成されており、夫々の後で説明するような部分に錫メ
ッキ層や金メッキ層が形成されている。このような導電
層6A乃至6Fは、例えば、スプロケットホール2及び
デバイスホール3のような各種の孔が設けられた約12
0μのような厚さのキャリアテープ1の表面に約35μ
のような厚さの銅箔を接着し1次に図示のような残存パ
ターンとなるように斯る銅箔を選択エツチング除去し、
しかる後残っているli4 flj、すなhち図示のよ
うなパターンにされた銅箔に上記の錫や金を選択メッキ
することによって形成することができる。
Although the conductive layers 6A to 6F are not particularly limited, they are made of copper foil, and a tin plating layer or a gold plating layer is formed on each portion as will be explained later. Such conductive layers 6A to 6F have approximately 12 holes provided with various holes such as sprocket holes 2 and device holes 3, for example.
Approximately 35μ on the surface of carrier tape 1 with a thickness of 0μ
Copper foil with a thickness of
Thereafter, the remaining li4flj, that is, the patterned copper foil as shown in the figure, can be formed by selectively plating the above-mentioned tin or gold.

この実施例にしたがうと、特に制限されないが、キャリ
アテープ1上に、すなわち、キャリアテープ1における
1ユニツト分の左側に、ICカードの直接の外部端子と
して機能する8個の外部端子5A乃至5Hが各導電層と
一体的に形成されている。なお、外部端子5A乃至5H
は、例えば銅メッキのような方法によって、その高さが
必要に応じて高くされる。ここで、通常ICカードにお
いては、国際標準化機構(ISO)における国際規格(
I S)により、当該カードの投入を受けてそれを処理
する処理回路に接続可能な8個の外部端子を有すること
とされている。これに応じて、特に制限されないが、本
実施例の場合、外部端子5A乃至5Eは、半導体チップ
4に、基準クロック信号を供給する端子、リセット信号
を供給する端子、一方の基準電位を供給する端子、他方
の基準電位を供給する端子、及び半導体チップ4との間
でシリアルデータを入出力する端子として夫々機能する
ようにされる。外部端♀5F乃至5Hは予備端子とされ
る。斯る外部端子5A乃至5Eは、その耐腐蝕性の向上
及び接触抵抗の低減化の考慮のもとてその表面部分に全
鍍金が施される。
According to this embodiment, eight external terminals 5A to 5H, which function as direct external terminals of the IC card, are provided on the carrier tape 1, that is, on the left side of one unit on the carrier tape 1, although this is not particularly limited. It is formed integrally with each conductive layer. In addition, external terminals 5A to 5H
is increased in height as required, for example by methods such as copper plating. Here, for normal IC cards, the international standard (ISO) established by the International Organization for Standardization (ISO)
According to IS), it has eight external terminals that can be connected to a processing circuit that receives and processes the card. Accordingly, although not particularly limited, in the case of this embodiment, the external terminals 5A to 5E supply the semiconductor chip 4 with a terminal that supplies a reference clock signal, a terminal that supplies a reset signal, and one of the reference potentials. It functions as a terminal, a terminal that supplies the other reference potential, and a terminal that inputs and outputs serial data between it and the semiconductor chip 4, respectively. External terminals ♀5F to 5H are used as spare terminals. The surfaces of these external terminals 5A to 5E are fully plated in order to improve their corrosion resistance and reduce their contact resistance.

導電層6A乃至6Fは、デバイスホール3の囲りのキャ
リアテープ1の表面において、そのデバイスホール3を
比較的広い範囲に亘って取り囲み、且つ、全体として概
略方形状を成すように形成されている。キャリアテープ
1の表面の導電層6A乃至6Fが形成されていない部分
は、分離領域7とみなされる1分離領域7の幅は、デバ
イスホール3の囲りの部分において図示のように狭くさ
れている。各導[Ji56A乃至6Fの一部は、デバイ
スホール3の内側へ突出されて半導体チップ4の金メツ
キバンプ電極から成るような電極パッド14 (第2図
参照)に結合可能なリード端子8及び9とされる。これ
ら導電層6A乃至6Fは、錫鍍金が施された銅箔から構
成され、夫々同一の膜厚で形成される。リード端子8及
び9と半導体チップ4の複数の電極パッド14とは、適
当なボンディングツールの使用によって互いに同時にボ
ンディングされる。すなわち、キャリアテープ1の裏面
からそのデバイスホール3に半導体チップ4が挿入され
ボンディングツールによってリード端子8及び9が半導
体ペレット4の電極パッドに押し付は加熱されると、そ
れによって形成される金と錫の共晶合金によってそれら
両者が接着される。
The conductive layers 6A to 6F are formed on the surface of the carrier tape 1 around the device hole 3 so as to surround the device hole 3 over a relatively wide range and to form a generally rectangular shape as a whole. . The portion of the surface of the carrier tape 1 where the conductive layers 6A to 6F are not formed is regarded as the separation region 7.1 The width of the separation region 7 is narrowed in the portion surrounding the device hole 3 as shown in the figure. . A portion of each conductor [Ji 56A to 6F has lead terminals 8 and 9 that protrude inside the device hole 3 and can be coupled to an electrode pad 14 (see FIG. 2) such as a gold-plated bump electrode of the semiconductor chip 4. be done. These conductive layers 6A to 6F are made of tin-plated copper foil, and are formed to have the same thickness. The lead terminals 8 and 9 and the plurality of electrode pads 14 of the semiconductor chip 4 are simultaneously bonded to each other using a suitable bonding tool. That is, when the semiconductor chip 4 is inserted into the device hole 3 from the back side of the carrier tape 1 and the lead terminals 8 and 9 are pressed against the electrode pads of the semiconductor pellet 4 by a bonding tool and heated, the gold and gold formed thereby are heated. A eutectic alloy of tin bonds them together.

ここで、導電層6A乃至6Fのうち6A乃至6Eは、そ
れぞれの所望部分が配線層10とされ夫々上記外部端子
5A乃至5Eに結合されている。したがって、それら導
電層6A乃至6Eから突出するリード端子8は、夫々半
導体チップ4の、斯る外部端子に対応する電極パッド1
4に結合される。
Here, desired portions of conductive layers 6A to 6E of conductive layers 6A to 6F serve as wiring layers 10, and are coupled to external terminals 5A to 5E, respectively. Therefore, the lead terminals 8 protruding from the conductive layers 6A to 6E are connected to the electrode pads 1 of the semiconductor chip 4 corresponding to the external terminals, respectively.
Combined with 4.

第1図にしたがうと、導電層6Fは、ICカードの外部
端子に結合されていない。それ故に、導電層6Fから突
出するリード端子9は、ICカードの機能上実際のデー
タ処理には使用されない、しかしながら、斯るリード端
子9は、半導体チップ4をキャリアテープ1に支える強
度を増すための力学的な構造上の機能を有し、また、キ
ャリアテープ1上において半導体チップ4をテスティン
グする際にそのリード端子9につながる導電層6Fをテ
スティング用の電極として使用可能にする機能を有する
According to FIG. 1, the conductive layer 6F is not coupled to the external terminals of the IC card. Therefore, the lead terminals 9 protruding from the conductive layer 6F are not used for actual data processing due to the functionality of the IC card.However, such lead terminals 9 are used to increase the strength of supporting the semiconductor chip 4 on the carrier tape 1. It also has a function of enabling the conductive layer 6F connected to the lead terminals 9 to be used as a testing electrode when testing the semiconductor chip 4 on the carrier tape 1. have

」二記各導電層6A乃至6Fは、デバイスホール3に隣
接する位置の端縁が、リード端子8及び9に結合される
半導体チップ4の外周縁とデバイスホール3の内周縁と
の間隙のほぼ中間まで、そのデバイスホールの内側へそ
のデバイスホールのほぼ全周に亘って平面的に突出され
て成るテラス状の障壁部11を有する。この障壁部11
は、導′こ層6A乃至6Fと一体的に形成されることに
よってその表面は導電層6A乃至6Fと一体的な平面を
成す。よって、リード端子8及び9に接着結合された半
導体チップ4の表面を樹脂でコーティングするとき、半
導体チップ4の外周縁とデバイスホール3の内周縁との
間の上部に位置する流動性のある樹脂は、斯る障壁部1
1によって下方への侵入が実質的に度阻止される。コー
ティングされた樹脂は、その後の加熱処理などによって
硬化される。それによって、その部分の樹脂の表面が局
部的に窪むことはなく、しかもデバイスホール3の回り
は極めて細い分離領域7を除き比較的広い範囲に互って
平坦な導電層6A乃至6Fが成膜されているから、コー
ティング用樹脂の表面を全体的に平坦化することができ
る。
2. Each of the conductive layers 6A to 6F has an edge adjacent to the device hole 3 that is approximately equal to the gap between the outer edge of the semiconductor chip 4 connected to the lead terminals 8 and 9 and the inner edge of the device hole 3. A terrace-shaped barrier portion 11 is provided which projects planarly to the inside of the device hole over almost the entire circumference of the device hole. This barrier part 11
are formed integrally with the conductive layers 6A to 6F, so that their surfaces form an integral plane with the conductive layers 6A to 6F. Therefore, when coating the surface of the semiconductor chip 4 adhesively bonded to the lead terminals 8 and 9 with resin, the fluid resin located above between the outer periphery of the semiconductor chip 4 and the inner periphery of the device hole 3 is coated with resin. is such a barrier part 1
1 substantially prevents downward penetration. The coated resin is then cured by heat treatment or the like. As a result, the surface of the resin in that area is not locally depressed, and flat conductive layers 6A to 6F are formed over a relatively wide area around the device hole 3, except for the extremely thin separation region 7. Since it is coated with a film, the entire surface of the coating resin can be flattened.

ここで、障壁部11の突出量は、上記のようなコーテイ
ング材のデバイスホール内周縁と半導体チップ外周縁と
の間隙への侵入を少なくさせるために、できるだけ大き
くされる方が望ましい。他方、障壁部11は、それがボ
ンディングツールなどに不所望に接触されてしまった場
合の不所望な応力の発生を防ぐために、半導体チップ4
への不所望な接触を防ぐため、その突出量が制限された
方が望ましい。実施例において対象とされる半導体チッ
プ4は、例えば、第2図のように、その電極パッド14
が銅チップの外周縁近くに配置されている。それに応じ
てボンディングツール13は比較的大きくされる。これ
に応じて1本実施例の障壁部11の突出量(先端部の位
置)は、半導体チップ4の外周縁とデバイスホール3の
内周縁との間隙のほぼ中間に位置するようにされる。
Here, it is preferable that the amount of protrusion of the barrier portion 11 is made as large as possible in order to reduce the amount of the coating material that enters the gap between the inner periphery of the device hole and the outer periphery of the semiconductor chip. On the other hand, the barrier part 11 protects the semiconductor chip 4 from occurring in order to prevent the generation of undesired stress when the barrier part 11 comes into undesired contact with a bonding tool or the like.
It is desirable that the amount of protrusion be limited in order to prevent unwanted contact with the surface. For example, as shown in FIG. 2, the semiconductor chip 4 targeted in the embodiment has its electrode pads 14
is placed near the outer periphery of the copper chip. The bonding tool 13 is accordingly made relatively large. Accordingly, the amount of protrusion (position of the tip) of the barrier portion 11 in this embodiment is set to be located approximately in the middle of the gap between the outer peripheral edge of the semiconductor chip 4 and the inner peripheral edge of the device hole 3.

特に制限されないが、上記障壁部11は、リード端子8
及び9と一体的に構成されている。この場合、コーテイ
ング材の前述のような間隙への侵入を防ぐため、障壁部
11の広さはできるだけ大きいほうが望ましい。そのた
めに、各リード端子が障壁部11から直接的に突出する
ような構成にされてよい。しかしながら、この実施例に
従うと。
Although not particularly limited, the barrier portion 11 may include the lead terminal 8
and 9. In this case, in order to prevent the coating material from entering the gap as described above, it is desirable that the width of the barrier portion 11 is as large as possible. For this purpose, each lead terminal may be configured to directly protrude from the barrier portion 11. However, according to this example.

次に説明するような理由によって、リード端子8及び9
の側部に切り込み12が設定される。第1図によると、
切り込み12は、その一部が上記分離領域7によって代
替されている。斯る切り込み12は、特に制限されない
が、デバイスホール3の外方まで即ちキャリアテープ1
上まで延在されている。斯る切り込み12は、・導電層
6A乃至6Fを形成するときの選択エツチングによって
形成することができる。
For reasons explained below, lead terminals 8 and 9
A notch 12 is set on the side of the. According to Figure 1,
A portion of the notch 12 is replaced by the separation region 7 described above. The cut 12 is not particularly limited, but it extends to the outside of the device hole 3, that is, to the carrier tape 1.
extended to the top. Such a cut 12 can be formed by selective etching when forming the conductive layers 6A to 6F.

切り込み12は1次の理由によって設けられる。The cut 12 is provided for the following reasons.

すなわち、半導体ペレット4の電極パッド14とリード
端子8及び9とを接合させる場合には、先ず、半導体ペ
レット4がボンディング装置のボンディングステージ上
に置かれる。ボンディングステージの移動などによって
斯る半導体ペレット4我キヤリアテープ1の下方に位置
される。半尊体ペレット4とキャリアテープ1とが適当
に離されている状態において、断る半導体ペレット4の
電極パッド14とリード端子8及び9との位置袷が行な
われる。その後、キャリアテープ1の下降などによって
、半導体ペレット4のf?!tiバッド14の上端とリ
ード端子8及び9の下端とが一致するようにされる。そ
の後、第2図に示されるように、内部に加熱ヒータが設
けられたようなボンディングツール13によってり−・
ド端子8及び9が電極パッド14に押し付けられ且つ加
熱される。
That is, when bonding the electrode pad 14 of the semiconductor pellet 4 and the lead terminals 8 and 9, the semiconductor pellet 4 is first placed on the bonding stage of the bonding apparatus. The semiconductor pellet 4 is positioned below the carrier tape 1 by moving the bonding stage or the like. In a state where the semiconductor pellet 4 and the carrier tape 1 are appropriately separated, the electrode pads 14 of the semiconductor pellet 4 and the lead terminals 8 and 9 are aligned. Thereafter, as the carrier tape 1 is lowered, the f? ! The upper end of the ti pad 14 and the lower ends of the lead terminals 8 and 9 are made to coincide. Thereafter, as shown in FIG. 2, the bonding tool 13, which has a heater inside, is used.
The terminals 8 and 9 are pressed against the electrode pad 14 and heated.

これによって、半導体チップ4の電極パッド14がリー
ド端子8及び9に結合される。このようなボンディング
の際、電極パッド14の上端とリード端子8及び9の上
端との相対的な高さは、半導体チップ4の厚さと電極パ
ッド14の高さの無視し得ないばらつきによって変化さ
れてしまう、そのために、ボンディングの際、夫々の電
極ノ(ラド14の上端位置のばらつきに応じてリード端
子8及び9が下方へ撓むことがある。そのようなとき、
実施例のように、切り込み12が設けられていると、リ
ード端子8及び9の曲げ応力に基因する曲げモーメント
は、斯る切り込み12の介在によってその両側の障壁部
11に伝達されにくくなり、当該障壁部11がリード端
子8及び9と共に下方へ撓むことはなく、上記障壁部1
1の平面状態を良好に維持させることができる。また、
これに応じて、電極パッド14の厚さ寸法などのばらつ
きに応じてリード端子8及び9が下方へ撓むことがあっ
ても、上記障壁部11によって得られるコーテイング材
の局部的な窪み防止効果を良好に発揮させることができ
る。
As a result, the electrode pads 14 of the semiconductor chip 4 are coupled to the lead terminals 8 and 9. During such bonding, the relative height between the upper end of the electrode pad 14 and the upper ends of the lead terminals 8 and 9 is changed by non-negligible variations in the thickness of the semiconductor chip 4 and the height of the electrode pad 14. Therefore, during bonding, the lead terminals 8 and 9 may bend downward depending on variations in the upper end positions of the respective electrodes (rads 14).
When the notches 12 are provided as in the embodiment, the bending moment due to the bending stress of the lead terminals 8 and 9 becomes difficult to be transmitted to the barrier portions 11 on both sides of the lead terminals 8 and 9 due to the notches 12. The barrier portion 11 does not bend downward together with the lead terminals 8 and 9, and the barrier portion 1
1 can be maintained in a good flat state. Also,
Accordingly, even if the lead terminals 8 and 9 may bend downward due to variations in the thickness of the electrode pad 14, the barrier portion 11 can prevent local depressions in the coating material. can be demonstrated well.

この実施例においては、また、上記キャリアテープ1の
裏面において、デバイスホール3の回りに、キャリアテ
ープ1自体の曲げ剛性を高める手段として、とくに制限
されないが、第1図に破線15によって示された平面パ
ターンとされ且つ第3図に示されるように枠状に成形し
て成る所定厚さの樹脂性フィルムから成る補強体として
の突起部が設けられている。第3図において、20は、
エポキシ樹脂から成るコーテイング材である。なお、キ
ャリアテープ1自体の曲げ剛性を高める手段は、キャリ
アテープ1と一体成形されて成る突起部であってもよく
、また、デバイスホール3の回りを特に高剛性とする複
合材料によってキャリアテープ1自体を構成することも
できる。その場合1例えば、キャリアテープ1をガラス
エポキシ樹脂で形成するなら、デバイスホール3の回り
のガラス繊維を特に太くしたり、また、その回りのガラ
ス繊維の密度を高くすることができる。このように、デ
バイスホール3回りの剛性を特に高めれば、テープキャ
リア装置自体の柔軟性を損うことなく、柔軟なキャリア
テープ1に対する半導体チップ4の支持強度を増すこと
ができ、それによって、キャリアテープ1の曲げによっ
て半導体チップ4に生ずるようなりラックの発生を防止
することができる。
In this embodiment, on the back surface of the carrier tape 1, around the device hole 3, as a means for increasing the bending rigidity of the carrier tape 1 itself, although not particularly limited, the area indicated by the broken line 15 in FIG. Protrusions are provided as reinforcing bodies made of a resin film of a predetermined thickness, which is formed into a planar pattern and formed into a frame shape as shown in FIG. In FIG. 3, 20 is
A coating material made of epoxy resin. Note that the means for increasing the bending rigidity of the carrier tape 1 itself may be a protrusion formed integrally with the carrier tape 1, or the carrier tape 1 may be made of a composite material having particularly high rigidity around the device hole 3. You can also configure it yourself. In that case 1, for example, if the carrier tape 1 is made of glass epoxy resin, the glass fibers around the device hole 3 can be made particularly thick, and the density of the glass fibers around the device hole 3 can be made high. In this way, by particularly increasing the rigidity around the device hole 3, the support strength of the semiconductor chip 4 to the flexible carrier tape 1 can be increased without impairing the flexibility of the tape carrier device itself. It is possible to prevent the rack from occurring on the semiconductor chip 4 due to bending of the tape 1.

上記外部端子5A乃至5H及び導電層6A乃至6F等主
要部分の回りにおけるキャリアテープ1に、それらを概
略4方から囲むような分離用切り込み16が形成されて
、その内側の部分は例えば3点支持されるようになって
いる。本実施例に従えば、上記分離用切り込み16によ
って囲まれた部分がその3点支持部分から2点鎖線で示
される位置で切断分離されることによって1枚のICカ
ードに搭載されることになる。ICカードへの搭載技術
は特に制限されないが1図示しない樹脂製カード基板の
貫通孔に、上記キャリアテープ1から切断分離したもの
を挿入し、その状態でカード基板の両面を、外部端子5
A乃至5Hを露出させるようにして樹脂製薄板で覆って
、カード基板及び薄板を一体的に熱接着などによって固
定することができる。その場合、上記したように、半導
体チップ4に対するモールド樹脂の表面は、導電層6A
乃至6F、障壁部11.及び切り込み12の作用で局部
的に窪むことなく全体的に平坦にされているから、IC
カードの表面に局部的な凹凸を生ずることはなく、また
、樹脂モールド部分の直上の表面に磁気ストライプを設
けても、その部分は平坦であるから、その部分からの磁
気読み取りが阻害されることもない。
Separation notches 16 are formed in the carrier tape 1 around the main parts such as the external terminals 5A to 5H and the conductive layers 6A to 6F to surround them from approximately four sides, and the inner part is supported at three points, for example. It is now possible to do so. According to this embodiment, the portion surrounded by the separation notch 16 is cut and separated from the three-point support portion at the position indicated by the two-dot chain line, and thereby the IC card is mounted on one IC card. . The mounting technology on the IC card is not particularly limited, but 1. Insert the carrier tape 1 cut and separated from the carrier tape 1 into a through hole of a resin card board (not shown), and in that state, connect both sides of the card board to the external terminals 5.
A to 5H can be exposed and covered with a thin resin plate, and the card substrate and the thin plate can be fixed together by thermal bonding or the like. In that case, as described above, the surface of the molding resin for the semiconductor chip 4 is covered with the conductive layer 6A.
to 6F, barrier section 11. The IC is flattened as a whole without being depressed locally due to the effect of the notches 12.
There is no local unevenness on the surface of the card, and even if a magnetic stripe is placed on the surface directly above the resin molded part, that part is flat, so magnetic reading from that part will not be obstructed. Nor.

なお、テープキャリア装置の各ユニットの回りは、上記
各導電層と同時に形成されるような配線層17によって
取り囲まれ、また、その配線層17は、上記分離用切り
込み16が形成される前において、上記夫々の外部端子
5A乃至5Hに接続されている。配線層17は、ICカ
ードに搭載されて機能するものではなく、上記導電層6
A乃至6F、障壁部11.及び切り込み12などに電気
鍍金を形成するときの導電路として機能するものである
Each unit of the tape carrier device is surrounded by a wiring layer 17 that is formed at the same time as each of the conductive layers, and the wiring layer 17, before the separation notch 16 is formed, It is connected to each of the above external terminals 5A to 5H. The wiring layer 17 is not mounted on an IC card and functions, but is similar to the conductive layer 6 described above.
A to 6F, barrier section 11. It also functions as a conductive path when electroplating is formed on the notches 12 and the like.

上記実施例によれば以下の効果を得るものである。According to the above embodiment, the following effects can be obtained.

(1)デバイスホール3の内周縁と半導体チップ4の外
周縁との間隙のほぼ半分の位置まで障壁部11が突出さ
れているから、リード端子8及び9に接着結合された半
導体チップ4の表面を樹脂でコーティングするとき、半
導体チップ4の外周縁とデバイスホール3の内周縁との
間の上部に位置する流動性のある樹脂は、斯る障壁部1
1によって下方への侵入がある程度阻止されて凝固する
ことにより、その部分の樹脂の表面が局部的に窪むこと
を防止することができる。
(1) Since the barrier portion 11 protrudes to approximately half of the gap between the inner peripheral edge of the device hole 3 and the outer peripheral edge of the semiconductor chip 4, the surface of the semiconductor chip 4 adhesively bonded to the lead terminals 8 and 9 When coating the semiconductor chip 4 with resin, the fluid resin located in the upper part between the outer peripheral edge of the semiconductor chip 4 and the inner peripheral edge of the device hole 3 coats the barrier part 1.
1 prevents the resin from penetrating downward to some extent and solidifies, thereby preventing the surface of the resin in that area from becoming locally depressed.

(2)リード端子8及び9の両側に切り込み12が形成
されているので、リード端子8及び9を半導体チップ4
の電極パッド14に接着するとき、夫々の電極パッド1
4の厚さ寸法のばらつきに応じてリード端子8及び9が
下方へ撓んでも、そのリード端子8及び9の曲げ応力に
基因する曲げモーメントは、斯る切り込み12の介在に
よってその両側の障壁部11に伝達されにくくなり、当
該障壁部11がリード端子8及び9と共に下方へ撓むこ
とはなく、上記障壁部11の平面状態を良好に維持させ
ることができるため、上記障壁部11によって得られる
封止用樹脂の局部的な窪み防止効果を良好に発揮させる
ことができる。
(2) Since the notches 12 are formed on both sides of the lead terminals 8 and 9, the lead terminals 8 and 9 can be connected to the semiconductor chip 4.
When bonding to the electrode pads 14 of the respective electrode pads 1
Even if the lead terminals 8 and 9 bend downward due to variations in the thickness dimensions of the lead terminals 8 and 9, the bending moment due to the bending stress of the lead terminals 8 and 9 is absorbed by the barrier portions on both sides of the lead terminals 8 and 9 due to the intervention of the notches 12. 11, and the barrier portion 11 does not bend downward together with the lead terminals 8 and 9, and the planar state of the barrier portion 11 can be maintained well. The effect of preventing the sealing resin from forming local dents can be effectively exhibited.

(3)特に切り込み12をデバイスホール3の外方まで
延在させると、片持梁を構成するリード端子8及び9と
、片持梁を構成するような障壁部11との間に、片持梁
が一切介在しないことになるので、上記(2)の効果を
最大限に発揮させることができる。
(3) In particular, when the notch 12 is extended to the outside of the device hole 3, a cantilevered Since no beams are involved, the effect of (2) above can be maximized.

(4)デバイスホール3の回りは極めて細い分離領域7
を除き比較的広い範囲に亘って平坦な導電層6A乃至6
Fが成膜されているから、上記障壁部11及び切り込み
12の作用と共にコーティング用樹脂の表面を全体的に
平坦化することができる。
(4) Extremely thin isolation region 7 around device hole 3
The conductive layers 6A to 6 are flat over a relatively wide range except for
Since F is formed into a film, the surface of the coating resin can be flattened as a whole along with the effects of the barrier portion 11 and the notches 12.

(5) PA導電層6A至6Fを夫々電気的に分離する
ための分離領域は7は、極めて細く且つ縦横に形成され
ているので、その分離領域7は、凝固前の流動性あるコ
ーティング用樹脂の不規則な広がりを阻止することがで
きる。
(5) The separation regions 7 for electrically separating the PA conductive layers 6A to 6F are extremely thin and are formed vertically and horizontally, so the separation regions 7 are made of fluid coating resin before solidification. can prevent the irregular spread of

(6)上記効果(1)乃至(5)より、キャリアテープ
lから切断分離した主要部をカード基板に挿入し、その
状態でカード基板の両面を樹脂製薄板で覆って固定する
ことによってテープキャリア装置がICカードに適用さ
れる場合、半導体チップ4に対するモールド樹脂の表面
は局部的に窪むことなく平坦にされているから、ICカ
ードの表面に局部的な凹凸を生ずることはなく、また、
樹脂モールド部分の直上の表面に磁気ストライプを設け
ても、その部分は平坦であるから、その部分からの磁気
読み取りが阻害されることもない。
(6) From the above effects (1) to (5), the main part cut and separated from the carrier tape l is inserted into the card board, and in that state, both sides of the card board are covered and fixed with thin resin plates to make the tape carrier. When the device is applied to an IC card, since the surface of the molding resin for the semiconductor chip 4 is flat without any local depressions, local unevenness does not occur on the surface of the IC card, and
Even if a magnetic stripe is provided on the surface directly above the resin molded portion, since that portion is flat, magnetic reading from that portion will not be obstructed.

(7)デバイスホール3の囲りにおける障壁部11は、
キャリアテープの曲げ剛性を充分に高めることが確認さ
れている。実施例のように、リード端子8.9と障壁部
11とが一体的に構成されている場合、それらの間に分
離領域7のような強度低下をもたらすスペースが存在し
ないので、キャリアテープの曲げ剛性を更に高めること
ができる。
(7) The barrier section 11 around the device hole 3 is
It has been confirmed that this method sufficiently increases the bending rigidity of the carrier tape. When the lead terminals 8.9 and the barrier portion 11 are integrally constructed as in the embodiment, there is no space between them that causes a decrease in strength, such as the separation region 7, so that the carrier tape can be easily bent. Rigidity can be further increased.

これによって、キャリアテープの曲げによって半導体チ
ップに生ずるようなりラックの発生を防止することがで
きる。
This makes it possible to prevent racks from occurring in semiconductor chips due to bending of the carrier tape.

(8)デバイスホール3の近傍において導電層6A乃至
6Fが幅広に形成されている場合、キャリアテープの曲
げ剛性が高められる。
(8) When the conductive layers 6A to 6F are formed wide in the vicinity of the device hole 3, the bending rigidity of the carrier tape is increased.

(9)デバイスホール3の囲りにおけるキャリアテープ
1自体の曲げ剛性を高める手段として、枠状に成形して
成る樹脂性フィルムをキャリアテープ1の裏面に接着し
て成る突起部15を有するから、テープキャリア装置自
体の柔軟性を損うことなく、柔軟なキャリアテープ1に
対する半導体チップ4の支持強度を増すことができ、そ
れによって、キャリアテープ1の曲げによって半導体チ
ップ4に生ずるようなりラックの発生を防止することが
できる。
(9) As a means for increasing the bending rigidity of the carrier tape 1 itself around the device hole 3, the protrusion 15 is formed by adhering a frame-shaped resin film to the back surface of the carrier tape 1; It is possible to increase the support strength of the semiconductor chip 4 against the flexible carrier tape 1 without impairing the flexibility of the tape carrier device itself, thereby preventing the occurrence of racking that occurs in the semiconductor chip 4 due to bending of the carrier tape 1. can be prevented.

(10)上記効果(9)もしくは(7)乃至(9)より
、力学的に使用環境が劣悪であって厚さ寸法が制限され
るようなICカードにテープキャリア装置が適用される
場合、カードの柔軟性を維持しつつ曲げによる半導体チ
ップの損傷を防止することができる。
(10) From the above effects (9) or (7) to (9), when the tape carrier device is applied to an IC card whose usage environment is mechanically poor and whose thickness dimension is limited, the card It is possible to prevent damage to the semiconductor chip due to bending while maintaining its flexibility.

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが1本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能である。
Although the invention made by the present inventor has been specifically described above based on Examples, the present invention is not limited to the above-mentioned Examples, and various modifications can be made without departing from the gist thereof.

例えば、上記実施例のFlを壁部は導電層の一部によっ
て形成したが、それに限定されるものではなく、絶縁性
の樹脂フィルムを接着して構成してもよい。また、障壁
部の突出量はデバイスホールの内周縁と半導体チップの
外周縁との間隙のほぼ中間に限定されるものではなく、
デバイスホールに半導体チップを挿入する邪魔にならず
且つボンディングツールに当接しない範囲で適宜設定可
能である。
For example, although the wall portion of Fl in the above embodiment is formed by a part of the conductive layer, the wall portion is not limited thereto, and may be formed by adhering an insulating resin film. Furthermore, the amount of protrusion of the barrier portion is not limited to approximately the middle of the gap between the inner peripheral edge of the device hole and the outer peripheral edge of the semiconductor chip;
It can be set as appropriate within a range that does not interfere with inserting the semiconductor chip into the device hole and does not come into contact with the bonding tool.

また、障壁部とリード端子との間に形成する切り込みの
深さは、デバイスホールの外方に延在するものに限定さ
れず、適宜設定可能であるが、少なくともデバイスホー
ルの内周縁に至るまで切り込み形成すれば、それよりも
深く形成した場合とほぼ同様の効果を得ることができる
Furthermore, the depth of the cut formed between the barrier part and the lead terminal is not limited to extending outward from the device hole, and can be set as appropriate, but it can be set at least to the inner periphery of the device hole. If the cut is formed, substantially the same effect as if the cut is made deeper can be obtained.

更に、上記実施例では、封止用樹脂の表面を全体的に平
坦化する目的の一環として、導電層をデバイスホールの
回りを取り囲むように比較的広い範囲で形成したが、リ
ード端子と外部端子とをつなぐ配線層の厚さと同じ厚さ
の絶縁性樹脂フィルムを配線層を避けるようにしてデバ
イスホールの回りに接着して形成することもできる。
Furthermore, in the above example, the conductive layer was formed in a relatively wide area surrounding the device hole as part of the purpose of flattening the entire surface of the sealing resin, but the conductive layer was formed in a relatively wide area surrounding the device hole. It is also possible to form an insulating resin film having the same thickness as the wiring layer connecting the device hole by adhering it around the device hole, avoiding the wiring layer.

デバイスホール3の近傍における分離領域7は。The isolation region 7 near the device hole 3 is as follows.

実施例のように直線状にされるのでなく、例えば。Rather than being straightened as in the embodiment, e.g.

くし状に互いに入り組んだパターンにされてもよい。ま
た、ICカードに不所望に加わる曲げ応力の考慮のもと
で、実施例のように水平、垂直方向に延長されるのでな
く、斜め方向に延長されてもよい。
A comb-like intertwined pattern may also be used. Furthermore, in consideration of bending stress that is undesirably applied to the IC card, it may be extended diagonally instead of horizontally and vertically as in the embodiment.

また、上記実施例では、ICカード用の外部端子を備え
たテープキャリア装置について説明したが、それに限定
されるものではなく、外部端子を有しない構成にしても
よい。
Further, in the above embodiment, a tape carrier device including an external terminal for an IC card has been described, but the present invention is not limited thereto, and a configuration without an external terminal may be used.

以上の説明では種として本発明者によってなされた発明
をその背景となった利用分野であるICカードに適用し
た場合について説明したが、それに限定されるものでは
なく、封止樹脂の平坦性を要求されるようなテープキャ
リア装置を搭載可能な種々のものに適用可能である0本
発明は、少なくともデバイスホールに回路チップを挿入
してリード端子にボンディングする条件のものには適用
することができる。
In the above explanation, the invention made by the present inventor is applied to IC cards, which is the background field of application, but the invention is not limited to this, and flatness of the sealing resin is required. The present invention can be applied to various devices capable of mounting a tape carrier device such as the one shown in FIG.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

すなわち、デバイスホールの内周縁と半導体チップの外
周縁との間隙の範囲で障壁部がリードホール内に突出さ
れているから、リード端子にボンディングされた半導体
チップの表面を樹脂で封止するとき、半導体チップの外
周縁とデバイスホールの内周縁との間の上部に位置する
流動性のある封止用樹脂は、斯る障壁部によって下方へ
の侵入がある程度阻止されて凝固することにより、その
部分の封止用樹脂の表面が局部的に窪むことを防止する
ことができる。
That is, since the barrier portion protrudes into the lead hole within the gap between the inner peripheral edge of the device hole and the outer peripheral edge of the semiconductor chip, when the surface of the semiconductor chip bonded to the lead terminal is sealed with resin, The fluid sealing resin located in the upper part between the outer periphery of the semiconductor chip and the inner periphery of the device hole is prevented from penetrating downward to some extent by the barrier and solidifies, thereby sealing the part. It is possible to prevent the surface of the sealing resin from being locally depressed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係るテープキャリア装置の1実施例を
示す平面図、 第2図はリード端子が撓んだ場合における切り込みの作
用説明図、 第3図はデバイスホール回りの横断面図である。 1・・・キャリアテープ、3・・・デバイスホール、4
・・・半導体集積回路チップ、5A乃至5H・・・外部
端子、6A乃至6F昌・・導電層、7・・・分離領域、
8及び9・・・リード端子、11・・・障壁部、12・
・・切り込み、14・・・電極パッド、15・・・突起
部。 第  2  口 第  3  図
Fig. 1 is a plan view showing one embodiment of the tape carrier device according to the present invention, Fig. 2 is an explanatory diagram of the effect of the notch when the lead terminal is bent, and Fig. 3 is a cross-sectional view around the device hole. be. 1...Carrier tape, 3...Device hole, 4
...Semiconductor integrated circuit chip, 5A to 5H...External terminal, 6A to 6F Chang...Conductive layer, 7...Isolation region,
8 and 9... Lead terminal, 11... Barrier part, 12.
...notch, 14...electrode pad, 15...projection. 2nd part 3rd figure

Claims (1)

【特許請求の範囲】 1、回路チップが間隙をもって挿入可能にされるデバイ
スホールを持つ絶縁性のキャリアテープと、そのデバイ
スホールの内側へ突出するように上記キャリアテープの
一方の面に設けられ、デバイスホールに挿入された回路
チップの端子に結合されるリード端子と、キャリアテー
プの上記一方の面から上記デバイスホールの内側へ突出
された障壁部とを含むことを特徴とするテープキャリア
装置。 2、上記障壁部は、上記リード端子と一体的にキャリア
テープの上記一方の面に設けられる導電層で形成されて
成るものであることを特徴とする特許請求の範囲第1項
記載のテープキャリア装置。 3、上記導電層は、キャリアテープの上記一方の面に上
記デバイスホールの回りを取り囲むように形成されて成
ることを特徴とする特許請求の範囲第2項記載のテープ
キャリア装置。 4、上記障壁部は、リード端子の両側に切り込みを有し
て成ることを特徴とする特許請求の範囲第2項又は第3
項記載のテープキャリア装置。 5、上記切り込みは、デバイスホールの外方まで延在す
ることを特徴とする特許請求の範囲第4項記載のテープ
キャリア装置。
[Scope of Claims] 1. An insulating carrier tape having a device hole into which a circuit chip can be inserted with a gap, and provided on one surface of the carrier tape so as to protrude inside the device hole, A tape carrier device comprising: a lead terminal coupled to a terminal of a circuit chip inserted into a device hole; and a barrier portion protruding from the one surface of the carrier tape to the inside of the device hole. 2. The tape carrier according to claim 1, wherein the barrier portion is formed of a conductive layer provided on the one surface of the carrier tape integrally with the lead terminal. Device. 3. The tape carrier device according to claim 2, wherein the conductive layer is formed on the one surface of the carrier tape so as to surround the device hole. 4. Claim 2 or 3, characterized in that the barrier portion has notches on both sides of the lead terminal.
The tape carrier device described in Section 1. 5. The tape carrier device according to claim 4, wherein the cut extends outside the device hole.
JP6568386A 1986-03-26 1986-03-26 Tape carrier device Pending JPS62224035A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6568386A JPS62224035A (en) 1986-03-26 1986-03-26 Tape carrier device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6568386A JPS62224035A (en) 1986-03-26 1986-03-26 Tape carrier device

Publications (1)

Publication Number Publication Date
JPS62224035A true JPS62224035A (en) 1987-10-02

Family

ID=13294052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6568386A Pending JPS62224035A (en) 1986-03-26 1986-03-26 Tape carrier device

Country Status (1)

Country Link
JP (1) JPS62224035A (en)

Similar Documents

Publication Publication Date Title
KR100551641B1 (en) A method of manufacturing a semiconductor device and a semiconductor device
KR940003375B1 (en) Semiconductor device and method of the same
KR100537243B1 (en) Semiconductor device and method for manufacturing the same
US7091064B2 (en) Method and apparatus for attaching microelectronic substrates and support members
JP3269171B2 (en) Semiconductor device and clock having the same
JP3238004B2 (en) Method for manufacturing semiconductor device
US20070194456A1 (en) Flexible circuit substrate for flip-chip-on-flex applications
JP2001185651A (en) Semiconductor device and manufacturing method therefor
US6936922B1 (en) Semiconductor package structure reducing warpage and manufacturing method thereof
JPH10289932A (en) Carrier film and integrated circuit device using thereof
KR100594827B1 (en) Production of semiconductor device
JP3389357B2 (en) Substrate for mounting semiconductor chips
JP2000138317A (en) Semiconductor device and its manufacture
JP3460559B2 (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP3553195B2 (en) Semiconductor device and manufacturing method thereof
US7589402B2 (en) Semiconductor module and manufacturing method thereof
JP4737995B2 (en) Semiconductor device
JPH10256318A (en) Semiconductor device, manufacturing and mounting methods thereof, circuit board mounted with the same, flexible board and manufacture thereof
JPS62224035A (en) Tape carrier device
JP4174008B2 (en) Semiconductor device
JP3672885B2 (en) Semiconductor device
JPS62224033A (en) Tape carrier device
KR100533761B1 (en) semi-conduSSor package
JP2947563B2 (en) Semiconductor device
JP2652222B2 (en) Substrate for mounting electronic components