JPS62219932A - Film carrier lsi - Google Patents
Film carrier lsiInfo
- Publication number
- JPS62219932A JPS62219932A JP6269286A JP6269286A JPS62219932A JP S62219932 A JPS62219932 A JP S62219932A JP 6269286 A JP6269286 A JP 6269286A JP 6269286 A JP6269286 A JP 6269286A JP S62219932 A JPS62219932 A JP S62219932A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- lead terminal
- film carrier
- chip
- base film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000007689 inspection Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高密度実装に適したフィルムキャリアＬＳＩ
に関するものである。[Detailed Description of the Invention] [Industrial Field of Application] The present invention provides a film carrier LSI suitable for high-density packaging.
It is related to.
従来のフィルムキャリアＬＳＩは、ＴＡＢ −ＬＳＩ
（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎ
ｇ ＬＳＩ）とも称され、第５図に示すように、スリ
ット部１ａ・・・とスプロケット穴１ｂ・・・とが形成
された基材フィルム１上に、チップＬＳＩ２、このチッ
プＬＳＩ２と接続されたリード端子部４・・・及び検査
用パッド３・・・が設けられ、上記スリット部１ａ・・
・上におけるリード端子部４・・・と検査用パッド３・
・・との間にはアウターリード部５・・・が形成されて
いた。そして、カット線６に沿って切り出して形成され
たフィルムキャリアＬＳＩは、上記アウターリード部５
・・・を配線基板上の配線パターンと半田付けして実装
されるものであった。The conventional film carrier LSI is TAB-LSI
(tape automated bondin
As shown in FIG. Lead terminal portions 4... and test pads 3... are provided, and the slit portions 1a...
・Lead terminal part 4 on the top and inspection pad 3・
An outer lead portion 5 was formed between the two. The film carrier LSI cut out along the cut line 6 is formed by cutting out the outer lead portion 5.
... was mounted by soldering it to the wiring pattern on the wiring board.
上記基材フィルム１はボリミイド或いはポリエステル等
からなる。また、リード端子部４、アウターリード部５
、及び検査用パッド３は、Ｎｉ或いはＳｎ等のメッキが
なされた銅箔パターンにて形成され、半田付けに容易な
構造となっている。The base film 1 is made of borimide, polyester, or the like. In addition, a lead terminal portion 4, an outer lead portion 5
, and the test pad 3 are formed of a copper foil pattern plated with Ni or Sn, and have a structure that is easy to solder.
ところが、上記従来の構造では、高密度実装に伴いリー
ド端子部４がファインピッチ化されるに従って、当然ア
ウターリード部５も微細化されるが、このアウターリー
ド部５は隣のアウターリード部５との間の方向ｇこは支
持されていないため強度維持が困難となる。このため、
アウターリード部５のフォーミング時に切断が起こり易
い。また、配線パターンとの半田付けの際にブリッジ等
を生じ易くなり、接続が困難となるばかりでなく、アウ
ターリード部５が浮いたり、変形して寸法精度の維持が
困難となり、ファインピッチの位置合わせが不可能とな
る等、製造工程でのハンドリングが困難になるといった
問題を招来するものであった。However, in the above-mentioned conventional structure, as the pitch of the lead terminal portions 4 becomes finer due to high-density packaging, the outer lead portion 5 naturally also becomes finer, but this outer lead portion 5 is different from the adjacent outer lead portion 5. Since the direction g in between is not supported, it becomes difficult to maintain the strength. For this reason,
Cutting is likely to occur during forming of the outer lead portion 5. In addition, bridges are likely to occur when soldering with the wiring pattern, making the connection difficult. In addition, the outer lead portion 5 may float or deform, making it difficult to maintain dimensional accuracy, making it difficult to maintain fine pitch position. This has led to problems such as making it impossible to match and making handling during the manufacturing process difficult.
尚、ファインピッチの接続方式には、他に、ＬＳｔチッ
プにハンプ処理をしてこれを直接配線基板にフェイスダ
ウンボンディングするフリップチップ方式、及びワイヤ
ーボンディング方式等があるが、特にマルチチップの場
合には、チップ状態でしかＬＳＩの検査ができないため
、ＬＳＩ自体の歩留まりが悪い。また基板に実装する際
には、温度等のストレスを受けるため不良率が高くなる
。There are other fine-pitch connection methods, such as the flip-chip method in which the LSt chip is subjected to hump processing and bonded face-down directly to the wiring board, and the wire bonding method, but this method is particularly useful in the case of multi-chip connections. Since the LSI can only be tested in chip form, the yield of the LSI itself is poor. Furthermore, when mounting on a board, the defective rate increases due to stress such as temperature.
更に、不良品の交換に際しては、半田及びＡｕワイヤー
等の除去を必要とし、作業性が極めて悪い等、多数の欠
点を有していた。Furthermore, when replacing a defective product, it is necessary to remove solder, Au wire, etc., which has many drawbacks such as extremely poor workability.
本発明は、上記従来の問題点を考慮してなされたもので
あって、信頼性及び製造工程における作業性を向上する
ことができるフィルムキャリアＬＳＩの提供を目的とす
るものである。The present invention has been made in consideration of the above-mentioned conventional problems, and an object of the present invention is to provide a film carrier LSI that can improve reliability and workability in the manufacturing process.
本発明のフィルムキャリアＬＳＩは、上記の目的を達成
するために、基材フィルム上に、チップＬＳＩと、この
チップＬＳＩに接続されたリード端子部とを設け、リー
ド端子部を基材フィルムに固定し、リード端子部を支持
することができるように構成したことを特徴とするもの
である。In order to achieve the above object, the film carrier LSI of the present invention includes a chip LSI and a lead terminal section connected to the chip LSI on a base film, and fixes the lead terminal section to the base film. However, it is characterized in that it is configured to be able to support the lead terminal portion.
本発明の一実施例を第１図に基づいて以下に説明す為。 An embodiment of the present invention will be described below based on FIG.
本発明に係るフィルムキャリアＬＳＩは、第１図に示す
ように、基材フィルム１０上に、樹脂モールドされたチ
ップＬＳＩＩＩが設けられており、上記チップＬＳＩＩ
Ｉと接続された長さの異なるリード端子部１３・・・が
交互に配設された構成である。上記基材フィルム１０は
ボリミイド或いはポリエステル等からなり、長手方向の
両側にスプロケット穴１０ｂ・・・が形成されている。As shown in FIG. 1, the film carrier LSI according to the present invention includes a resin-molded chip LSIII provided on a base film 10, and the chip LSII
This is a structure in which lead terminal portions 13 of different lengths connected to I are alternately arranged. The base film 10 is made of bolimide, polyester, or the like, and has sprocket holes 10b formed on both sides in the longitudinal direction.
また、上記リード端子部１３・・・はＮｉ或いはＳｎ等
のメッキがなされた銅箔パターンにて形成され、先端部
には検査用パッド１２が形成されている。そして、フィ
ルムキャリアＬＳＩは、上記基材フィルム１０及び基材
フィルム１０上のチップＬＳＩＩＩとリード端子部１３
・・・とをカット線１４或いはカット線１５から切り出
して形成される。Further, the lead terminal portions 13 are formed of a copper foil pattern plated with Ni or Sn, and a test pad 12 is formed at the tip. The film carrier LSI includes the base film 10, the chip LSIII on the base film 10, and the lead terminal portion 13.
. . . are cut out from the cut line 14 or the cut line 15.
上記の構成において、カット線１４から切り出されたフ
ィルムキャリアＬＳＩは、第２図の如くフォーミングさ
れる。そして、第３図に示すように、絶縁基板１６上面
に配線パターン１７を形成した平板状のプリント配線基
板１８上に、ヒートシール１９にて、リード端子部１３
・・・と上記配線パターン１７とが接続されることによ
り、実装される。In the above configuration, the film carrier LSI cut out from the cut line 14 is formed as shown in FIG. Then, as shown in FIG. 3, the lead terminal portions 13 are heat-sealed 19 onto a flat printed wiring board 18 on which a wiring pattern 17 is formed on the upper surface of the insulating substrate 16.
... and the wiring pattern 17 are connected to each other to be mounted.
また、カット線１５で切り出されたフィルムキャリアＬ
ＳＩは、第４図に示すように、このフィルムキャリアＬ
ＳＩに対応する凹部１８ａを形成したプリント配線基板
１８上に同様の方法で実装される。上記凹部１８ａは貫
通構造としてもよい。Also, the film carrier L cut out along the cut line 15
SI is the film carrier L as shown in FIG.
It is mounted in a similar manner on a printed wiring board 18 in which a recess 18a corresponding to the SI is formed. The recess 18a may have a penetrating structure.
このような実装構造では、上記第３図の例に比べて薄型
実装を行うことができる。尚、上記ヒートシール１９は
、例えば金属粒子を接着剤の中に配向したものであり、
これら金属粒子及び接着剤の除去は溶剤にて容易に行え
、かつ修理等が極めて簡便にでき、特にマルチチップ実
装において大きな効果を発揮するものである。With such a mounting structure, thinner mounting can be performed compared to the example shown in FIG. 3 above. Note that the heat seal 19 is, for example, one in which metal particles are oriented in an adhesive,
These metal particles and adhesive can be easily removed using a solvent, and repairs can be made extremely easily, which is particularly effective in multi-chip mounting.
上述したようにフィルムキャリアＬＳＩをプリント配線
基板１８上に実装する際には、第１図の如くリード端子
部１３・・・がファインピッチ化されている場合であっ
ても、リード端子部１３・・・が基材フィルム１０に固
定されていることにより、簡単かつ確実に実装を行い得
る。As mentioned above, when mounting the film carrier LSI on the printed wiring board 18, even if the lead terminal parts 13 are fine pitched as shown in FIG. ... are fixed to the base film 10, so that mounting can be easily and reliably performed.
本発明のフィルムキャリアＬＳＩは、以上にように、基
材フィルム上に、チップＬＳＩと、このチップＬＳＩに
接続されたリード端子部とを設けた構成であるから、リ
ード端子部が基材フィルムに固定され、支持されている
。従って、リード端子部がファインピッチ化された場合
であっても、以下に示す効果を顕著に奏し得る。As described above, the film carrier LSI of the present invention has a structure in which the chip LSI and the lead terminal portion connected to the chip LSI are provided on the base film, so that the lead terminal portion is attached to the base film. Fixed and supported. Therefore, even if the lead terminal portions have a fine pitch, the following effects can be achieved significantly.
■、製造作業におけるハンドリングが容易である。■Easy to handle during manufacturing work.
２、リード端子部が切断されるようなこともなくフォー
ミング工程を容易に行うことができる。2. The forming process can be easily performed without cutting the lead terminal portion.
３、リード端子部の取り外しを容易に行うことができ、
修理が簡単である。3. The lead terminal part can be easily removed,
Easy to repair.
４、歩留まりを向上することができる。4. Yield can be improved.
以上により、リード端子部がファインピンチであっても
、信頼性及び作業性を大幅に向上することができる。As described above, even if the lead terminal portion is in a fine pinch, reliability and workability can be significantly improved.
第１図は本発明の一実施例を示す平面図、第２図は第１
図に示したフィルムキャリアＬＳＩのフォーミング状態
を示す斜視図、第３図及び第４図は第１図に示したフィ
ルムキャリアＬＳＩの実装構造を示す正面図、第５図は
従来例を示す平面図である。
ＩＯは基材フィルム、１１はチップＬＳＩ、１２は検査
用パッド、１３はリード端子部、１４・１５はカット線
である。
＄５図
１ｂ ３ １ｂ第１図
１０ｂ １０ｂ
第２図
第３図
−へ第４図Fig. 1 is a plan view showing one embodiment of the present invention, and Fig. 2 is a plan view showing an embodiment of the present invention.
3 and 4 are front views showing the mounting structure of the film carrier LSI shown in FIG. 1, and FIG. 5 is a plan view showing the conventional example. It is. IO is a base film, 11 is a chip LSI, 12 is a test pad, 13 is a lead terminal portion, and 14 and 15 are cut lines. $5 Figure 1b 3 1b Figure 1 10b 10b Figure 2 Figure 3- to Figure 4
Claims (1)
ＳＩに接続されたリード端子部とを設けたことを特徴と
するフィルムキャリアＬＳＩ。1. Chip LSI and this chip L on the base film
A film carrier LSI characterized by having a lead terminal section connected to an SI.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6269286A JPS62219932A (en) | 1986-03-20 | 1986-03-20 | Film carrier lsi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6269286A JPS62219932A (en) | 1986-03-20 | 1986-03-20 | Film carrier lsi |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62219932A true JPS62219932A (en) | 1987-09-28 |
Family
ID=13207595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6269286A Pending JPS62219932A (en) | 1986-03-20 | 1986-03-20 | Film carrier lsi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62219932A (en) |
-
1986
- 1986-03-20 JP JP6269286A patent/JPS62219932A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5795818A (en) | Integrated circuit chip to substrate interconnection and method | |
| US5474957A (en) | Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps | |
| US5029386A (en) | Hierarchical tape automated bonding method | |
| JP2002151626A (en) | Semiconductor device and its manufacturing method, circuit board and electronic equipment | |
| JP2007141970A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0621326A (en) | Multiple package module on pc board and its formation method | |
| JP2000031327A (en) | Semiconductor device and its manufacture | |
| JP2003508898A (en) | Microbeam assembly and internal connection method between integrated circuit and substrate | |
| US5883432A (en) | Connection structure between electrode pad on semiconductor device and printed pattern on printed circuit board | |
| US5086335A (en) | Tape automated bonding system which facilitate repair | |
| JPH0558657B2 (en) | ||
| EP0993042A2 (en) | Manufacturing a semiconductor device using a film substrate | |
| JPS62219932A (en) | Film carrier lsi | |
| JPH0529363A (en) | Wiring board | |
| JP2002324873A (en) | Semiconductor device and its manufacturing method | |
| JP2974840B2 (en) | Semiconductor element mounting method | |
| JP4175339B2 (en) | Manufacturing method of semiconductor device | |
| JPH03209793A (en) | Solder connecting structure for glass board | |
| JPH01128532A (en) | Manufacture of semiconductor device | |
| JP4260766B2 (en) | Semiconductor device | |
| JPH01157541A (en) | Semiconductor device | |
| JPH0258361A (en) | Board for mounting electronic parts with lead | |
| JPH0436115Y2 (en) | ||
| JPS61225827A (en) | Mounting structure of semiconductor element | |
| JPS6343897B2 (en) |