JPS62216440A - Communication control method - Google Patents
Communication control methodInfo
- Publication number
- JPS62216440A JPS62216440A JP5873486A JP5873486A JPS62216440A JP S62216440 A JPS62216440 A JP S62216440A JP 5873486 A JP5873486 A JP 5873486A JP 5873486 A JP5873486 A JP 5873486A JP S62216440 A JPS62216440 A JP S62216440A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission line
- error
- processor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000004891 communication Methods 0.000 title claims description 12
- 230000005540 biological transmission Effects 0.000 claims abstract description 24
- 230000006870 function Effects 0.000 abstract description 2
- 101100463786 Zea mays PG14 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
パリティチェック機能を有する伝送路を2重化して、デ
ータ転送誤りの発見されなかった伝送路のデータを採用
する事により、誤り再送制御等の煩雑な手続きを不要と
した。[Detailed Description of the Invention] [Summary] Complicated procedures such as error retransmission control can be eliminated by duplicating transmission paths with a parity check function and using data from transmission paths in which no data transfer errors have been detected. Made unnecessary.
本発明はディジタルのデータ通信システムを利用して、
例えば列車の座席予約や不動産情報等の情報検索を行う
場合に、加入者からの入力信号をディジタル化して符号
化したデータを計算機専用の用語に変換する装置等にお
ける、通信制御方法の改良に関するものである。The present invention utilizes a digital data communication system to
For example, related to improvements in communication control methods for devices that convert input signals from subscribers into digital and encoded data into computer-specific terminology when searching for information such as train seat reservations or real estate information. It is.
この際、何らかの理由により転送データに誤りが発生し
た場合、上記装置内の受信側のマイクロコンピュータに
おいてその誤りを検出して、同マイクロコンピュータか
らの誤り通知信号を送信側のマイクロコンピュータに送
り、送信側のマイクロコンピュータ内のプロセッサが自
動的に再送を行うようにした制御機構により、信頼性の
高いデータ通信が実現できるようにしているが、上記制
御機構を製作するに当たっては、出来るだけ安価に出来
る事が望ましい。At this time, if an error occurs in the transferred data for some reason, the error is detected in the receiving microcomputer in the above device, and an error notification signal is sent from the same microcomputer to the transmitting microcomputer, and the data is transmitted. Highly reliable data communication is achieved through a control mechanism in which the processor in the side microcomputer automatically retransmits data.In manufacturing the above control mechanism, we try to make it as inexpensive as possible. things are desirable.
第2図は従来例の通信制御方法を説明するためのブロッ
ク図である。FIG. 2 is a block diagram for explaining a conventional communication control method.
以下に従来例の通信制御方法を用いてデータを転送する
場合の動作について説明する。The operation when transferring data using a conventional communication control method will be described below.
加入者から送られてきた信号のデータは、点線で囲んで
示す送信側のマイクロコンピュータ12内のメモリ (
図示しない)に入力され、同マイクロコンピュータ12
内のプロセッサ1で、あらかじめ作られたソフトウェア
プログラムによる命令により解読し、処理をされた後、
上記データは送信側のバッファメモリ2に書き込まれ、
パリティジェネレー゛夕(以下PGと称する)3により
パリティピントを付加された後、伝送路4を介して、点
線で囲んで示す受信側のマイクロコンピュータ13内の
パリティチェッカ(以下PCと称する)5に送られ、信
号データの誤りの検出が行われる。The data of the signal sent from the subscriber is stored in the memory (
(not shown) and the same microcomputer 12
After being decoded and processed by the processor 1 in the computer according to instructions from a pre-made software program,
The above data is written to buffer memory 2 on the sending side,
After a parity focus is added by a parity generator (hereinafter referred to as PG) 3, the signal is sent via a transmission line 4 to a parity checker (hereinafter referred to as PC) 5 in a microcomputer 13 on the receiving side, which is shown surrounded by a dotted line. Errors in the signal data are detected.
上記PC5において、例えば隣接するプリント板、又は
配線等からの信号のもれこみ等の外莱雑音により発生し
た信号データの誤りが検出されると、誤りを通知する信
号が制御線10、送信側のバッファメモリ2、及び制御
線11を介して送信側のプロセッサ1に送られる。In the PC 5, when an error in signal data caused by external noise such as signal leakage from an adjacent printed board or wiring is detected, a signal notifying the error is sent to the control line 10 and the transmitting side. The data is sent to the transmitting processor 1 via the buffer memory 2 and the control line 11.
送信側プロセッサ1では、あらかじめ作っであるソフト
ウェアプログラムにより、再度転送データを送信側のバ
ッファメモリ2から送る命令を出して、データを受信側
に送る。The transmitting side processor 1 issues a command to send the transfer data again from the transmitting side buffer memory 2 using a pre-written software program, and sends the data to the receiving side.
このようにして、正しいデータが受信側に送られるまで
、上記の過程を数回繰り返す。In this way, the above process is repeated several times until the correct data is sent to the receiver.
尚、上記過程を数回繰り返しても受信側のPO2で誤り
が検出される時は、別に設けたアラーム回路(図示しな
い)により警報を発生して、伝送路やバッファメモリ等
の検査が行われる。If an error is detected in PO2 on the receiving side even after repeating the above process several times, a separately provided alarm circuit (not shown) generates an alarm, and the transmission line, buffer memory, etc. are inspected. .
一方、受信側でPO2によるチェックの結果、正常のデ
ータである事が分かれば、正常通知信号を制御線6、バ
ッファメモリ7、制御線8を介して受信側のプロセッサ
9に送り、又、制御線10、送信側のバッファメモリ2
、制御線11を介して送信側のプロセッサ1にも正常通
知信号を送り、次の信号データの転送の可能な事を通知
する。On the other hand, if it is found that the data is normal as a result of the check by PO2 on the receiving side, a normal notification signal is sent to the receiving side processor 9 via the control line 6, buffer memory 7, and control line 8. Line 10, buffer memory 2 on the sending side
, a normal notification signal is also sent to the transmitting side processor 1 via the control line 11 to notify that the next signal data can be transferred.
しかしながら上述の通信制御方法によると、送信側プロ
セッサにおいて誤り通知信号を解読して、信号データを
再送するようにしたソフトウェアプログラムを製作する
ための人件費が大幅に増大し、製作コストがかかりすぎ
るという問題点があった。However, according to the above-mentioned communication control method, the labor cost for creating a software program that causes the transmitting processor to decode the error notification signal and retransmit the signal data increases significantly, making the production cost too high. There was a problem.
本発明では、第1図に示すように伝送路15、及びそれ
に伴うPCl3、PCl3から成る伝送路系をもう1組
並列に追加して2重化し、並列に信号データの転送を行
い、かつ、受信側のプロセッサ9において、データ転送
誤りの発見されなかった伝送路のデータを採用するよう
にした。In the present invention, as shown in FIG. 1, another transmission line system consisting of the transmission line 15 and accompanying PCl3 and PCl3 is added in parallel to make it redundant, and signal data is transferred in parallel, and The processor 9 on the receiving side uses data from a transmission line in which no data transfer error has been detected.
したがって、本発明では、従来例のように受信側から送
信側に戻す制′4H線を使用せず、したがって送信側の
プロセッサ1内で誤り通知信号を解読して、転送データ
をバッファメモリ2から再送するようにしたソフトウェ
アプログラムをあらかじめ作る事もしない。Therefore, in the present invention, unlike the conventional example, the control line 4H that returns from the receiving side to the transmitting side is not used, and therefore the error notification signal is decoded in the processor 1 on the transmitting side and the transfer data is transferred from the buffer memory 2. There is no need to create a software program to retransmit data in advance.
よって、安価で比較的簡単なハードウェアで、正しい信
号データの転送が実現出来る。Therefore, correct signal data transfer can be achieved with inexpensive and relatively simple hardware.
第1図は本発明による通信制御方法を説明するためのブ
ロック図である。FIG. 1 is a block diagram for explaining a communication control method according to the present invention.
企図を通じて同一符号は同一対象物を示す。The same reference numerals refer to the same objects throughout the design.
例えば加入者から送られてきた信号データは、送信側の
マイクロコンピュータ12内のメモリ (図示しない)
に入力され、プロセッサ1によりバッファメモリ2に書
き込まれる。For example, signal data sent from a subscriber is stored in a memory (not shown) in the microcomputer 12 on the sending side.
and is written into the buffer memory 2 by the processor 1.
上記データは、バッファメモリ2からPO2、及び14
に同時に入力され、それぞれ同一内容のデータにパリテ
ィビットを付加した後、伝送路4.15を介して受信側
のPO2,及び16に送られ、信号データの誤りの検出
が行われる。The above data is stored from buffer memory 2 to PO2 and 14.
After a parity bit is added to each data having the same content, it is sent to PO2 and PO16 on the receiving side via transmission line 4.15, and error detection in the signal data is performed.
PO2、又は16において誤りが検出されると、誤り通
知信号がそれぞれ制御線6.17によりバソファメモリ
7内のステータス情報を格納する領域(図示しない)に
入力され、更に制御線8.18を介してプロセッサ9に
送られ、信号データの誤りをラフ1−ウェアプログラム
により解読するようにする。When an error is detected in PO2 or 16, an error notification signal is inputted via control line 6.17 to an area (not shown) for storing status information in bathophore memory 7, and further via control line 8.18. The signal data is sent to the processor 9 via the rough 1-ware program to decode errors in the signal data.
この際、伝送路4、及び15のどちらの伝送路系から送
られてきた信号データにも誤りが検出されない時は、例
えば伝送路4を介して送られてきた信号データを正常デ
ータとして採用し、プロセッサ9で処理をした後、次の
装置(図示しない)に送出するようにあらかじめ決めて
おく。At this time, if no error is detected in the signal data sent from either transmission line 4 or 15, the signal data sent via transmission line 4, for example, is adopted as normal data. , it is predetermined in advance that the data will be processed by the processor 9 and then sent to the next device (not shown).
又、上記伝送路4からの受信データに誤りが検出された
時は、もう一つの伝送路L5からのデータに誤りがない
事を確認のうえ採用して、プロセッサ9で処理するよう
にする。Further, when an error is detected in the data received from the transmission line 4, it is confirmed that there is no error in the data from the other transmission line L5, and then the data is adopted and processed by the processor 9.
上記2つの伝送路4.15の両方の受信データに誤りを
検出した時は、別に設けたアラーム回路(図示しない)
により警報を発して、伝送路やバッファメモリ等の検査
が行われる。When an error is detected in the received data on both of the above two transmission lines 4.15, a separate alarm circuit (not shown) is installed.
An alarm is issued and the transmission line, buffer memory, etc. are inspected.
以上説明のように、本発明による通信制御方法において
は、伝送路系を2重化して並列に信号データの転送を行
い、かつ、受信側のプロセッサにおいて、データ転送誤
りの発見されなかった伝送路のデータを採用する事によ
り、安価で比較的簡単なハードウェア回路で信頼性の高
い信号データの転送が実現出来る。As explained above, in the communication control method according to the present invention, the transmission line system is duplicated and signal data is transferred in parallel, and the transmission line system in which no data transfer error is detected in the receiving processor By adopting this data, highly reliable signal data transfer can be realized with an inexpensive and relatively simple hardware circuit.
第1図は本発明による通信制御方法を説明するためのブ
ロック図、
第2図は従来例の通信制御方法を説明するためのブロッ
ク図である。
図において
1は送信側のプロセッサ、
2は送信側のバッファメモリ、
3.14はバリティジェ名レーク(P G)、4.15
は伝送路、
5.16はパリティチェッカ(P C)、6.8.17
.18は制御線、
7は受信側のバッファメモリ、
9は受信側のプロセッサ、
12は送信側のマイクロコンピュータ、13は受信側の
マイクロコンピュータ、を示す。FIG. 1 is a block diagram for explaining a communication control method according to the present invention, and FIG. 2 is a block diagram for explaining a conventional communication control method. In the figure, 1 is the processor on the sending side, 2 is the buffer memory on the sending side, 3.14 is the parity generator (PG), and 4.15
is the transmission line, 5.16 is the parity checker (PC), 6.8.17
.. 18 is a control line, 7 is a buffer memory on the receiving side, 9 is a processor on the receiving side, 12 is a microcomputer on the transmitting side, and 13 is a microcomputer on the receiving side.
Claims (1)
はパリティチェックによりデータ転送誤りを検出する伝
送路を2重化して、データ転送誤りの発見されなかった
伝送路のデータを採用するようにした事を特徴とする通
信制御方法。A parity bit is attached to the transmitted data, and the receiving side uses a parity check to detect data transfer errors.The transmission line is duplicated, and the data from the transmission line where no data transfer error is detected is adopted. A communication control method characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5873486A JPS62216440A (en) | 1986-03-17 | 1986-03-17 | Communication control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5873486A JPS62216440A (en) | 1986-03-17 | 1986-03-17 | Communication control method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62216440A true JPS62216440A (en) | 1987-09-24 |
Family
ID=13092737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5873486A Pending JPS62216440A (en) | 1986-03-17 | 1986-03-17 | Communication control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62216440A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01123355A (en) * | 1987-11-09 | 1989-05-16 | Nec Corp | Mutual supervisory control system |
JPH01123356A (en) * | 1987-11-09 | 1989-05-16 | Nec Corp | Mutual supervision control system |
JP2008017175A (en) * | 2006-07-06 | 2008-01-24 | Ricoh Co Ltd | Data processing device |
-
1986
- 1986-03-17 JP JP5873486A patent/JPS62216440A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01123355A (en) * | 1987-11-09 | 1989-05-16 | Nec Corp | Mutual supervisory control system |
JPH01123356A (en) * | 1987-11-09 | 1989-05-16 | Nec Corp | Mutual supervision control system |
JP2008017175A (en) * | 2006-07-06 | 2008-01-24 | Ricoh Co Ltd | Data processing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0330223A2 (en) | Information distribution system | |
JPH02199938A (en) | Data transmission error detection system | |
JPS62216440A (en) | Communication control method | |
JPH04111553A (en) | Arq communication system | |
JPH0158913B2 (en) | ||
JPS615645A (en) | Data transmission method | |
JPS59225646A (en) | Time division multiplex transmission system | |
JPS5829243A (en) | Signal monitoring device of transmission system | |
JPS6239929A (en) | Data transmission equipment | |
JPH0154738B2 (en) | ||
JPS63308425A (en) | Transmission circuit | |
JPS6062260A (en) | Data transfer system | |
JPS62217743A (en) | Communication control system | |
JPS59226536A (en) | Error transfer system | |
JPS59178832A (en) | Simple high-speed transmission system | |
JPH02216522A (en) | Printer with data transmission function | |
JPS63246049A (en) | Transmission communication system | |
JPH03104582A (en) | Robot control device using serial communication | |
JPH06101723B2 (en) | Data transmission method | |
JPS61222335A (en) | Data receiver | |
JPH0426917Y2 (en) | ||
JPS581235A (en) | Transfer system for communication bus data | |
JP2005217487A (en) | Packet transmission system and apparatus | |
JPS5880948A (en) | Circuit control processor | |
JPS60100844A (en) | Parallel communication controller |