JPS62213569A - Phase controlling device - Google Patents
Phase controlling deviceInfo
- Publication number
- JPS62213569A JPS62213569A JP5467286A JP5467286A JPS62213569A JP S62213569 A JPS62213569 A JP S62213569A JP 5467286 A JP5467286 A JP 5467286A JP 5467286 A JP5467286 A JP 5467286A JP S62213569 A JPS62213569 A JP S62213569A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- zero
- trigger
- register
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータを用いて行う位相制御
装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a phase control device using a microcomputer.
例えば、従来の電子写真式複写装置等において、露光用
の光源として広く用いられているー・ロゲンランプは、
その光量が外部入力電圧の変動により電圧の3・8乗に
比例して変化するため、光量を実質的に一定に保つため
に位相制御が行われている0
この種の位相制御を、マイクロコンピュータを用いて行
うためには、デユーティ比制御におけるオフデユーティ
を測定するためのカウンタと、スイッチング素子として
のトライアック(2方向性3端子サイリスタ)をオン嘔
せるトリガを作るための2個のカウンタを必要とする0
とへにおいて、上記装置をCPUを用いて構成すると、
まず、複数のカウンタを内蔵していないCPUの場合、
第4図に外付けのカウンタとOPUとを用いたランプの
露光装置の一従来例を示すように、カウンタ11,12
は外付けを必要とし、これらカウンタに対してそれぞれ
設定値をセットするために16個の入出力ボートが必要
となる0また、アナログ−ディジタル(A/D)変換器
5からの入力用の8個と、他の制御信号用とを含めると
、多数の入出力ボートが必要となる0なお、図中、lは
光源用ノ10ゲンラ/プ、2はトランス、3は整流素子
ブリッジ、4は実効値検知回路−6は比較器、7はその
基準電圧源、8はゼロクロス発生回路、9はトライアッ
ク、10はフォトカプラ及び保護回路を示す0前記11
.12はそれぞれ8ビツトのカウンタ、+3はCPUで
ある。For example, the Rogen lamp, which is widely used as a light source for exposure in conventional electrophotographic copying machines, etc.
Since the amount of light changes in proportion to the 3.8th power of the voltage due to fluctuations in the external input voltage, phase control is performed to keep the amount of light substantially constant. To do this, two counters are required: one to measure the off-duty in duty ratio control, and the other to create a trigger to turn on the triac (bidirectional three-terminal thyristor) as a switching element. 0 If the above device is configured using a CPU,
First, in the case of a CPU that does not have multiple built-in counters,
As shown in FIG. 4, a conventional example of a lamp exposure device using an external counter and an OPU, the counters 11, 12
requires external connection, and 16 input/output ports are required to set the set values for each of these counters.In addition, 8 ports for input from the analog-to-digital (A/D) converter 5 are required. In addition, in the figure, l is for the light source, 2 is a transformer, 3 is a rectifier bridge, and 4 is a rectifier bridge. Effective value detection circuit - 6 is a comparator, 7 is its reference voltage source, 8 is a zero cross generation circuit, 9 is a triac, 10 is a photocoupler and a protection circuit.
.. 12 is an 8-bit counter, and +3 is a CPU.
前記のように、CPU13には多数の入出力ボートが必
要となり、この制御のみに1個のCPUが必要となって
しまうほか、ノ1−ドクエア的にも複雑となるため、何
等の利点も得られないことになる0
〔発明が解決しようとする問題点〕
上記の欠点を補うため、例えば、第5図に一例を示すよ
うに(第4図と同一(相当)構成要素は同一符号で表わ
す)内部にカウンタを内蔵した既存のO)’Ul 4を
用いて露光装置を構成しても、内蔵各カウンタにそれぞ
れ設定値をセットするためには、いったんレジスタに設
定値を格納し、それを第1のカウンタに入力し、また、
つぎの設定値をレジスタに設定したのち、第2のカウン
タに入力しなければならなかった。さらにまた、これら
一連の動作は、割込み(インタラブド)をかけて行うし
かなく、カウンタがオーバフローした時の割込みや、A
/D変換器5からの割込みなどを含めると、多数の割込
みが必要となり、プログラムが複雑となって、高速制御
も困難になるという欠点があった。As mentioned above, the CPU 13 requires a large number of input/output boards, and one CPU is required only for this control, and it also becomes complicated in terms of a single domain, so there is no advantage to it. [Problem to be solved by the invention] In order to compensate for the above-mentioned drawbacks, for example, as shown in FIG. ) Even if an exposure device is configured using an existing O)'Ul 4 with a built-in counter, in order to set the set value for each built-in counter, it is necessary to first store the set value in a register and then input into the first counter, and
After setting the next setting value in the register, it had to be input into the second counter. Furthermore, these series of operations can only be performed using an interrupt (interrupted), such as an interrupt when the counter overflows, or an interrupt when the counter overflows.
Including the interrupts from the /D converter 5, etc., requires a large number of interrupts, making the program complex and making high-speed control difficult.
本発明は、上述従来例の問題点にかんがみてなされたも
ので、前記欠点を除去するとともに、簡単な回路で例え
ば前記のようなランプの露光量制御を行うことのできる
位相制御回路の提供を目的としている。The present invention has been made in view of the above-mentioned problems of the prior art, and aims to provide a phase control circuit that can eliminate the above-mentioned drawbacks and control the exposure amount of a lamp, for example, as described above, with a simple circuit. The purpose is
このため、本発明においては、入力電圧のゼロクロス信
号ごとに、スイッチング素子のオン・オフデユーティ制
御用のトリガ時間を制御するための第2レジスタと第1
カウ/り、核力f)7タの作動によりトリガ時間を制御
するための第2レジスタと第2カウンタ、ならびに前記
ゼロクロス信号入力ごとに始動するアナログ−ディジタ
ル変換器とをマイクロコンピュータに内蔵きせることに
より、前記目的を達成しようとするものである0〔作用
〕
以上のようなCPUの構成により、位相制御回路は簡略
化され、ソフトウェア上においても、プロゲラインタの
効率化に貢献することができる0〔実施例〕
以下に、本発明を実施例に基づいて説明するC)第1図
に、本発明に係る制御回路を備えた複写機等のランプ露
光量dの一実施例回路図、第2図にそのOPUの一部の
ブロック図を示す。Therefore, in the present invention, a second register and a first register are provided for controlling the trigger time for controlling the on/off duty of the switching element for each zero-crossing signal of the input voltage.
a second register and a second counter for controlling the trigger time by the operation of the counter, and an analog-to-digital converter that is started every time the zero-crossing signal is input; [Operation] The above-described CPU configuration simplifies the phase control circuit and contributes to increasing the efficiency of the proger inter even in terms of software. Embodiments] The present invention will be described below based on Examples. shows a block diagram of a part of the OPU.
(構成と動作)
本実施例のCPU15内
従来の制御用マイクロコンビエータに第1/第2のカウ
ンタl 7/+ 9とA/D変換器16とを内軟したこ
とに特徴がある0図図において、21はタイマ部、22
は入力/出力ポードブロック、23は内部バスを示す。(Configuration and Operation) The feature of this embodiment is that the first/second counter l7/+9 and the A/D converter 16 are replaced with the conventional control micro combinator in the CPU 15. In the figure, 21 is a timer section, 22
indicates an input/output port block, and 23 indicates an internal bus.
第1図においては、前出従来例第4,5図と同一(相当
)構成要素は同一符号で示すが、補足的に重複説明する
。1は、複写機等の露光ランプC710ゲンランプ)、
2Fi、ランプ1に印加嘔れた電圧を検出するためのト
ランスであるoトラフ1202次側電圧は、整流素子ブ
リッジ3により全波整流堰れ、実効値検知回路4により
実効値に変換器れ、0PUI5に内蔵壊れ−p A /
D変換器16(第2図)に入力される0こ\におφて
、CPU15内でディジタル化された信号を処理し、ゼ
ロクロスカウンタ17設定用レジスタ18およびオーバ
フローカウンタ19設定用レジスタ20に、次のオン・
オフデユーティの設定値をセットする0たXし、この処
理は、ゼロクロスカウンタ17がカウントアツプしてい
る時間中に行われる0
整流素子ブリッジ3により全波整流堰れた信号は、比較
器6の+(プラス)端子に入力され、基準電圧源7で発
生嘔れた基準電圧と比較される0もし、比較器6の十入
力がOvに近付くと(ゼロクロス信号発生回路8から確
実に信号を出力させるために、基準電圧源7によりOv
よ勺浮がせである)、出力はローレベルとなり、ゼロク
ロス信号発生回路8からCPU l 5にゼロクロス検
知信号を送出する。ゼロクロス信号を受けたCPUl5
は、ゼロクロスカウンタ11に新たな設定値をレジスタ
18により設定したのち、ゼロクロスカウンタ11をス
タートgせ、内部クロックによりカウントアツプを開始
する。このゼロクロスカウンタ11がオーバフローする
までは、スイッチング素子としてのトライアック9はオ
フしている。In FIG. 1, the same (equivalent) components as in FIGS. 4 and 5 of the prior art example described above are indicated by the same reference numerals, but will be explained in a supplementary manner. 1 is an exposure lamp C710 Gen lamp for copying machines, etc.
2Fi, the secondary side voltage of the o-trough 120, which is a transformer for detecting the voltage applied to the lamp 1, is full-wave rectified by the rectifier bridge 3, and converted to an effective value by the effective value detection circuit 4. Built-in broken in 0PUI5-p A/
At 0 input to the D converter 16 (FIG. 2), the digitized signal is processed in the CPU 15, and is stored in the zero cross counter 17 setting register 18 and the overflow counter 19 setting register 20. Next on
This process is performed while the zero cross counter 17 is counting up.The signal full-wave rectified by the rectifying element bridge 3 is output to (plus) terminal, and is compared with the reference voltage generated by the reference voltage source 7. If the ten input of the comparator 6 approaches Ov, the Therefore, Ov is set by the reference voltage source 7.
), the output becomes a low level, and a zero-crossing detection signal is sent from the zero-crossing signal generating circuit 8 to the CPU 15. CPU15 that received the zero cross signal
After setting a new set value in the zero-cross counter 11 using the register 18, the zero-cross counter 11 is started and the internal clock starts counting up. The triac 9 as a switching element remains off until the zero cross counter 11 overflows.
つぎに、ゼロクロスカウンタ11がオーバフローすると
、オーバ70−カウノタ19内部に、レジスタ20より
ロードしたのち、オーバ70−カウンタ19を自動的に
スタートさく、フォトカプラ10に対して、トライアッ
ク9のトリガ信号をオンする。このとき、ゼロクロスカ
ウンタ17iストツプしている。ついで、オーバフロー
カウンタ19が、オンデユーテイ時間分のカウントを終
了すると、フォトカプラlOに対してトライアック9の
トリガ信号をオフする。Next, when the zero cross counter 11 overflows, the over 70 counter 19 is loaded from the register 20, the over 70 counter 19 is automatically started, and the trigger signal of the triac 9 is sent to the photocoupler 10. Turn on. At this time, the zero cross counter 17i is stopped. Then, when the overflow counter 19 finishes counting for the on-duty time, it turns off the trigger signal of the triac 9 to the photocoupler IO.
以上の一連の動作により、ランプ1の光量を一定に制御
するよう構成しである。こ\において、前記2個のカウ
ンタ17.!9は、CPU15の処理とは無関係に動作
するために、CPU15は、設定値計算および他の機能
を行うことができるので制御速度が妨げられることがな
い。Through the series of operations described above, the light amount of the lamp 1 is controlled to be constant. In this case, the two counters 17. ! 9 operates independently of the processing of the CPU 15, so the CPU 15 can perform setting value calculations and other functions, so that the control speed is not hindered.
(割込みのフロー)
第3図に、本実施例のA/D変換終了割込みのフローチ
ャートを示す。CPUl5内部のA/D変換器16(第
2図)は、ゼロクロス信号発生回路8(第1図)から出
力されるゼロクロスパルスにより、実効値を一度だけサ
ンプリングして変換を行う。そして、A/D変換が終了
すると、内部で割込みを発生する。こ\において、第3
図に示すように、ステップS−1において、サンプリン
グした実効値と、光量を決定する基準値とを比較し、常
に基準値に合わせるようにオン−オフデユーティの幅を
決定して各設定レジスタ18.20にその設定値をセッ
トする(S−2)Oこ\において、割込みルーチン以外
のルーチンによって、原稿の濃さに合わせて基準値を変
化嘔せておくと(S−3)、その都度、原稿の濃度に適
合する一定の光量を得ることが可能となる(S−4,S
−5)0この割込みルーチンで行う処理は、ゼロクロス
カウンタ11がオーバフローする前に終了シていればよ
いために、この割込みルーチンでは、A/D変換のデー
タを、どこかのレジスタに格納することのみを行わせて
もよい。(Flow of Interruption) FIG. 3 shows a flowchart of the A/D conversion end interrupt of this embodiment. The A/D converter 16 (FIG. 2) inside the CPU 15 samples and converts the effective value only once using the zero-cross pulse outputted from the zero-cross signal generating circuit 8 (FIG. 1). Then, when the A/D conversion is completed, an interrupt is generated internally. In this, the third
As shown in the figure, in step S-1, the sampled effective value is compared with a reference value that determines the amount of light, and the width of the on-off duty is determined so as to always match the reference value, and each setting register 18. Set the set value in 20 (S-2).If you change the reference value according to the density of the original using a routine other than the interrupt routine (S-3), each time, It becomes possible to obtain a constant amount of light that matches the density of the original (S-4, S
-5) 0 Since the processing performed in this interrupt routine only needs to be completed before the zero cross counter 11 overflows, this interrupt routine stores the A/D conversion data in some register. You may also have them do only that.
(他の応用例)
以上のような本発明によるOPUを用いること・ によ
り、本実施例の複写機露光う/プ光量制御のみならず、
精度の高い位相制御による温度制御や、モータの位相制
御等に応用することもできる。(Other Application Examples) By using the OPU according to the present invention as described above, it is possible to not only control the copying machine exposure/pull light amount of this embodiment, but also
It can also be applied to temperature control using highly accurate phase control, motor phase control, etc.
以上、実施例に基づいて説明してきたように、本発明に
よる構成のCPUを使用することにより、位相制御装箭
の構成を簡略化することができ、プロゲラタングの効率
化にも資することができる。As described above based on the embodiments, by using the CPU configured according to the present invention, the configuration of the phase control device can be simplified and the efficiency of the progeratung can be improved.
第1図は、本発明によるランプ露光装置の一実施例回路
図、第2図はそのCPUの一部のブロック図、第3図は
、第2図における割込みフローチャート、第4図および
第5図は、それぞれ従来のランプ露光装置の2回路例で
ある。
l・・・・・・・・・・・・ランプ
9・・・・・・・・・・・・トライアック(スイッチン
グ素子)
IO・・・・・・・・・フォトカプラ
15・・・・・・・・・CPU(マイクロコンピュータ
)16・・・・・・・・・A/D変換器
17/19・・・・・・・・・ゼロクロス/オーバ70
−カウ/り(第1/第2)
+8/20・・・・・・・・・レジスタ(第1/第2)
21・・・・・・・・・タイマ部
C,PL/旧の内郭(−郭)のプロ・ツク図第2図
第201:1.散けづ割込j与フローチャート第 3
図FIG. 1 is a circuit diagram of an embodiment of a lamp exposure apparatus according to the present invention, FIG. 2 is a block diagram of a part of its CPU, FIG. 3 is an interrupt flowchart in FIG. 2, and FIGS. 4 and 5. are two examples of circuits of a conventional lamp exposure apparatus. l...Lamp 9...Triac (switching element) IO...Photocoupler 15... ...CPU (microcomputer) 16...A/D converter 17/19...Zero cross/over 70
-Cow/Ri (1st/2nd) +8/20・・・・・・Register (1st/2nd)
21... Timer section C, PL/Program diagram of old inner enclosure (- enclosure) Figure 2 201:1. Scattered interruption flowchart No. 3
figure
Claims (1)
入力電圧のゼロクロス信号ごとに、第1のレジスタによ
り自動的にスイッチング素子に対するトリガオフ時間を
設定して始動する第1のカウンタと、該カウンタのオー
バフロー時に、第2のレジスタにより自動的にトリガオ
ン時間を設定して始動し、そのオーバフロー時に該トリ
ガオン信号をオフする第2のカウンタと、前記ゼロクロ
ス信号入力により自動的に始動するアナログ−ディジタ
ル変換器とを内蔵した前記マイクロコンピュータを備え
たことを特徴とする位相制御装置。In a phase control device using a microcomputer,
A first counter that automatically sets and starts the trigger off time for the switching element using a first register for each zero-crossing signal of the input voltage, and a second register that automatically sets the trigger on time for the switching element when the counter overflows. The microcomputer is characterized by having a built-in second counter that is set and started and turns off the trigger-on signal when the trigger-on signal overflows, and an analog-to-digital converter that is automatically started when the zero-crossing signal is input. phase control device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5467286A JPS62213569A (en) | 1986-03-14 | 1986-03-14 | Phase controlling device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5467286A JPS62213569A (en) | 1986-03-14 | 1986-03-14 | Phase controlling device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62213569A true JPS62213569A (en) | 1987-09-19 |
Family
ID=12977272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5467286A Pending JPS62213569A (en) | 1986-03-14 | 1986-03-14 | Phase controlling device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62213569A (en) |
-
1986
- 1986-03-14 JP JP5467286A patent/JPS62213569A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4630218A (en) | Current measuring apparatus | |
GB2146188A (en) | Overload protection in a motor control system | |
KR870003614A (en) | Inverter device | |
JPS62213569A (en) | Phase controlling device | |
GB2108730A (en) | Power control unit | |
JPH03189569A (en) | Voltage measuring device | |
JPS5960891A (en) | Zero cross detector for dimming discharge lamp | |
SU1504759A1 (en) | Device for controlling single-phase bridge-type assymetrical rectifier | |
JPS57108905A (en) | Synchronous queuing system for machine tool with plural movable members | |
JPS6275724A (en) | Constant voltage equipment | |
JPS61262072A (en) | Ac load power controller | |
JP2794443B2 (en) | Power control device | |
JPS6275723A (en) | Constant voltage equipment | |
JPS5720845A (en) | Data protecting system | |
JPH01311286A (en) | Measuring method for ac voltage | |
RU1801716C (en) | Method of welding current control at resistance welding | |
JPS6010590A (en) | Light output stabilizer | |
JPH11237413A (en) | Momentary voltage drop detecting circuit | |
JPS56108146A (en) | Clocking device | |
JPH0221131B2 (en) | ||
KR0125877Y1 (en) | Power limiter for high frequency heating device | |
JPS60237885A (en) | Speed controller of induction motor | |
JPS6066683A (en) | Digital type speed controller | |
JPS62131756A (en) | Triac controller | |
JPH1141936A (en) | Ignition controller for thyristor converter |