JPH03189569A - Voltage measuring device - Google Patents
Voltage measuring deviceInfo
- Publication number
- JPH03189569A JPH03189569A JP33017989A JP33017989A JPH03189569A JP H03189569 A JPH03189569 A JP H03189569A JP 33017989 A JP33017989 A JP 33017989A JP 33017989 A JP33017989 A JP 33017989A JP H03189569 A JPH03189569 A JP H03189569A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- peak
- zero
- voltage
- rectified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 claims abstract description 20
- 238000001514 detection method Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000009499 grossing Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、交流信号の電圧を／１１１定する装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a device for determining the voltage of an alternating current signal by /111.
（従来の技術）
従来のこの種の装置は、第３図に示すように、被測定交
流信号１０］を整流回路１で整流した後、平滑回路２に
通し、Ａ／Ｄコンバータ３によりデジタル信号に変換し
て測定を行っている。ところで、交流信号１０１には通
常、第４図Ａに示すように交流電源波形（ハム）１０２
が重畳しており、正確な測定の妨害となる。そこで、こ
のハムの影響を除去するため、同期回路５により電源波
形のゼロクロス点に同期して測定を行うようにしている
。(Prior Art) As shown in FIG. 3, in a conventional device of this type, an AC signal to be measured 10 is rectified by a rectifier circuit 1, passed through a smoothing circuit 2, and converted into a digital signal by an A/D converter 3. The measurement is performed by converting it to . By the way, the AC signal 101 usually has an AC power waveform (HAM) 102 as shown in FIG. 4A.
are superimposed, interfering with accurate measurement. Therefore, in order to eliminate the influence of this hum, the measurement is performed in synchronization with the zero-crossing point of the power supply waveform using the synchronization circuit 5.
（発明が解決しようとする課題）
この従来の装置では交流信号１０１を整流回路１及び平
滑回路２に通して直流平滑信号１０３に変換しているた
め、直流信号１０３が定常状態になるまでに成る程度の
時間がかかる。これを、第４図Ｂの波形図で説明すると
、実線で表される直流平滑信号１０３は、交流信号１０
１の入力開始時点ｔｏから徐々に立ち上がり、時刻ｔｌ
にて破線で表される定常波形に達する。このため、断続
する交流信号の測定では、もし第４図Ｂのｂ点で測定が
行われれば測定値は正確であるが、ａ点で行われれば不
正確となるため、１回だけのｎ１定では正確な測定値が
得られたかどうか分からず、複数回測定を繰り返すこと
となるため、短時間で測定を完了することが難しい。(Problem to be Solved by the Invention) In this conventional device, the AC signal 101 is passed through the rectifier circuit 1 and the smoothing circuit 2 to be converted into the DC smoothed signal 103, so that the DC signal 103 reaches a steady state. It takes some time. To explain this using the waveform diagram in FIG. 4B, the DC smoothed signal 103 represented by the solid line is the AC signal 10
1 gradually rises from the input start time to, and reaches time tl.
The steady waveform shown by the dashed line is reached at . Therefore, in the measurement of intermittent AC signals, if the measurement is performed at point b in Figure 4B, the measured value will be accurate, but if it is performed at point a, it will be inaccurate. However, it is difficult to complete measurements in a short period of time because it is not known whether accurate measurement values have been obtained and measurements must be repeated multiple times.
従って、本発明の目的は、断続する交流信号の電圧測定
を短時間に且つ正確に行えるようにすることにある。Therefore, an object of the present invention is to enable accurate voltage measurement of intermittent alternating current signals in a short time.
（課題を解決するための手段）
本発明は、被測定交流信号を受け、この被測定交流信号
を整流した整流信号を出力する整流手段と、被測定交流
信号に重畳されているハムの原因である交流電源信号を
受け、この交流電源信号のゼロクロス点を検出してゼロ
クロス点検出信号を発するゼロクロス点検出手段と、ゼ
ロクロス点検出信号に応答して作動開始し、整流手段か
らの整流信号のピーク電圧をホールドするピークホール
ド手段と、ピークホールド手段によりホールドされたピ
ーク電圧から被測定交流信号の電圧測定値を決定する測
定値決定手段とを有する電圧測定装置を提供する。(Means for Solving the Problems) The present invention provides a rectifier that receives an AC signal to be measured and outputs a rectified signal obtained by rectifying the AC signal to be measured, and a rectifier that rectifies the AC signal to be measured and rectifies the AC signal to be measured. Zero-crossing point detection means receives a certain AC power signal, detects the zero-crossing point of this AC power signal, and issues a zero-crossing point detection signal; A voltage measuring device is provided that has a peak hold means for holding a voltage and a measured value determining means for determining a voltage measurement value of an AC signal to be measured from the peak voltage held by the peak hold means.
（作 用）
上記構成によれば、交流電源信号のゼロクロス点の後の
最初の整流信号のピーク電圧がホールドされ、このピー
ク電圧から被測定交流信号の電圧測定値が決定される。(Function) According to the above configuration, the peak voltage of the first rectified signal after the zero-crossing point of the AC power signal is held, and the voltage measurement value of the AC signal to be measured is determined from this peak voltage.
（実施例） 以下、実施例により説明する。(Example) Examples will be explained below.
第１図は、本発明に係る電圧測定装置の一実施例の構成
を示すブロック図、第２図はこの実施例の主要部分の信
号波形図である。FIG. 1 is a block diagram showing the configuration of an embodiment of a voltage measuring device according to the present invention, and FIG. 2 is a signal waveform diagram of the main parts of this embodiment.
第１図において、測定対象たる交流信号１０１（第２図
Ａ）は整流回路１に入力され、ここから出力される整流
信号１０４（第２図Ｂ）はピークホールド回路６に入力
される。ピークホールド回路６はゼロクロス点検出回路
７からのゼロクロス点検出信号１０９の立上がりで作動
を開始する。In FIG. 1, an AC signal 101 (FIG. 2A) to be measured is input to a rectifier circuit 1, and a rectified signal 104 (FIG. 2B) output from the rectifier circuit 1 is input to a peak hold circuit 6. The peak hold circuit 6 starts operating at the rise of the zero cross point detection signal 109 from the zero cross point detection circuit 7.
後述のように、このピークホールド回路６の作動開始は
交流電源信号１０７（第２図Ｅ）のゼロクロス点に同期
してなされる。すると、ピークホールド回路６は作動開
始後最初の整流信号１０４（第２図Ｂ）のピーク電圧を
ホールドする。ホールドされた上記ピーク電圧は、ピー
クホールド回路６の出力信号１１１としてＡ／Ｄコンバ
ータ３に送られ、ここでデジタルデータに変換されて、
交流信号１０１の電圧測定値としてマイクロコンピュー
タ４に入力される。As will be described later, the peak hold circuit 6 starts operating in synchronization with the zero cross point of the AC power signal 107 (FIG. 2E). Then, the peak hold circuit 6 holds the peak voltage of the first rectified signal 104 (FIG. 2B) after the start of operation. The held peak voltage is sent to the A/D converter 3 as an output signal 111 of the peak hold circuit 6, where it is converted into digital data.
It is input to the microcomputer 4 as a voltage measurement value of the AC signal 101.
以下、この実施例をより詳しく説明する。This example will be explained in more detail below.
ゼロクロス点検出回路７は、交流電源信号１０７（第２
図Ｅ）を入力信号とするホトカプラ８と、このホトカブ
ラ８の出力信号１０８（第２図Ｆ）をクロックパルス端
子Ｃｐに受けるＤ−フリップフロップ９とを有する。The zero cross point detection circuit 7 receives the AC power signal 107 (second
It has a photocoupler 8 which receives the input signal (E) in FIG.
ホトカブラ８は、交流電源信号１０７により駆動される
逆並列接続されたベアの発光ダイオード（図示せず）と
、これにホト結合されたホトトランジスタ（図示せず）
とを有する。上記ペアの発光ダイオードは交流電源信号
１０７（第２図Ｅ）のゼロクロス点毎に発光を停止する
ため、ホトトランジスタはゼロクロス点毎にパルス信号
１０８（第２図Ｆ）を発生する。このパルス信号１０８
はＤ−フリップフロップ９にクロックパルスとして加え
られる。つまり、フリップフロップ９は交流電源信号１
０７のゼロクロス点毎にクロックパルス１０８を受ける
（第２図Ｅ、Ｆ）。The photocoupler 8 includes bare light emitting diodes (not shown) connected in antiparallel and driven by an AC power signal 107, and a phototransistor (not shown) photocoupled thereto.
and has. Since the light emitting diodes of the pair stop emitting light at every zero-crossing point of the AC power signal 107 (FIG. 2E), the phototransistor generates a pulse signal 108 (FIG. 2F) at every zero-crossing point. This pulse signal 108
is applied to the D-flip-flop 9 as a clock pulse. In other words, the flip-flop 9 receives the AC power signal 1
A clock pulse 108 is received every 0.07 zero crossing points (FIG. 2E, F).
このフリップフロップ９は、そのリセット端子ＲにＮＯ
Ｒ回路１０の出力信号を受けており、このＮＯＲ回路１
０の入力信号はマイクロコンピュータ４からの測定要求
信号１０５（第２図Ｃ）と、コンパレータ１１からの信
号有り信号１０６（第２図Ｄ）である。従って、この両
信号１０５及び１０６が共にハイレベルである時、フリ
ップフロップ９はリセット端子Ｒにハイレベル信号を受
けてリセット状態を解除され、上記クロックパルス１０
８（第２図Ｆ）に応答して動作する。This flip-flop 9 has NO on its reset terminal R.
It receives the output signal of the R circuit 10, and this NOR circuit 1
The 0 input signals are the measurement request signal 105 (FIG. 2C) from the microcomputer 4 and the signal presence signal 106 (FIG. 2D) from the comparator 11. Therefore, when both signals 105 and 106 are at high level, the flip-flop 9 receives a high level signal at the reset terminal R and is released from the reset state, and the clock pulse 10
8 (FIG. 2F).
ここで、測定要求信号１０５（第２図Ｃ）はマイクロコ
ンピュータ４よりＤＩ定の実行が要求されている間ハイ
レベルにされる。一方、信号有り信号１０６（第２図Ｄ
）は、コンパレータ１１に入力される整流信号１０４（
第２図Ｂ）の電圧レベルが所定の基準電圧Ｖ ｒｅｆよ
り高くなった時（第２図時点ｔ１）、つまり有意な電圧
レベルを持つ交流信号１０１の入力が開始された時にハ
イレベルにされる。従って、マイクロコンピュータ４か
ら測定実行要求がなされ且つ有意な交流信号１０１人力
が開始された時（第２図の時点ｔｌ）に、フリップフロ
ップ９はリセット状態を解除される。Here, the measurement request signal 105 (FIG. 2C) is kept at a high level while the microcomputer 4 requests execution of the DI determination. On the other hand, there is a signal 106 (Fig. 2D
) is the rectified signal 104 (
When the voltage level in FIG. 2B) becomes higher than the predetermined reference voltage V ref (time t1 in FIG. 2), that is, when input of the AC signal 101 having a significant voltage level starts, it is set to high level. . Therefore, when a measurement execution request is issued from the microcomputer 4 and a significant AC signal 101 is started (time tl in FIG. 2), the flip-flop 9 is released from the reset state.
ところで、信号有り信号１０６は、ハイレベルの時、整
流信号１０４の脈動により一時的にローレベルに落ちる
ことがある。そこで、このようなレベル変動を除去し信
号有り信号１０６を安定にハイレベルに維持するため、
抵抗ＲとコンデンサＣより成る積分回路１２がコンパレ
ータ１１とＮＯＲ回路１０間に挿入されている。尚、積
分回路１２とコンパレータ１１の位置を入れ替えてもよ
い。By the way, when the signal present signal 106 is at a high level, it may temporarily drop to a low level due to the pulsation of the rectified signal 104. Therefore, in order to remove such level fluctuations and maintain the signal present signal 106 at a stable high level,
An integrating circuit 12 consisting of a resistor R and a capacitor C is inserted between the comparator 11 and the NOR circuit 10. Note that the positions of the integrating circuit 12 and the comparator 11 may be exchanged.
上述のように、マイクロコンピュータ４から測定実行要
求がなされ且つ有意な交流信号１０１人力が開始された
時（第２図時点ｔｌ）、Ｄ−フリップフロップ９のリセ
ット状態が解除される。すると、フリップフロップ９は
リセット解除後最初のホトカプラ８からのクロックパル
ス１０８の立上がり（第２図時点ｔ２）に同期して、デ
ータ端子りの論理レベルを出力端子Ｑに出力する。デー
タ端子りにはハイレベルの電圧Ｖｃｃが加えられている
から、フロップフロップ９の出力信号１０９は上記クロ
ックパルス１０８の立上がりでローレベルからハイレベ
ルに立ち上がる。つまり、リセット状態解除後最初の交
流電源信号１０２のゼロクロス点（第２図Ｘ点）にほぼ
同期して、フリップフロップ９の出力信号１０９はハイ
レベルに立ち上がる。このハイレベルに立上がった信号
１０９は前記ゼロクロス点検出信号としてピークホール
ド回路６内のＤ−フリップフロップ１３のリセット端子
Ｒに加えられそのリセット状態を解除する。As described above, when a measurement execution request is issued from the microcomputer 4 and a significant AC signal 101 is started (time tl in FIG. 2), the reset state of the D-flip-flop 9 is released. Then, the flip-flop 9 outputs the logic level of the data terminal to the output terminal Q in synchronization with the first rise of the clock pulse 108 from the photocoupler 8 after the reset is released (time t2 in FIG. 2). Since a high-level voltage Vcc is applied to the data terminal, the output signal 109 of the flop-flop 9 rises from a low level to a high level at the rise of the clock pulse 108. That is, the output signal 109 of the flip-flop 9 rises to a high level almost in synchronization with the first zero-crossing point of the AC power signal 102 after the reset state is released (point X in FIG. 2). This signal 109 rising to a high level is applied as the zero-cross point detection signal to the reset terminal R of the D-flip-flop 13 in the peak hold circuit 6 to release the reset state.
ピークホールド回路６内では、サンプルホールド回路１
４の入力信号たる整流信号１０４（第２図Ｂ）とサンプ
ルホールド回路１４の出力信号１１１とがコンパレータ
１５で比較されている。In the peak hold circuit 6, the sample hold circuit 1
A comparator 15 compares the rectified signal 104 (FIG. 2B), which is the input signal of the sample-and-hold circuit 14, with the output signal 111 of the sample-and-hold circuit 14.
サンプルホールド回路１４は、そのサンプルパルス端子
Ｓｐのレベルがローレベルの時はサンプル状態にある。The sample hold circuit 14 is in a sample state when the level of its sample pulse terminal Sp is low level.
この状態では、整流信号１０４（第２図Ｂ）はサンプル
ホールド回路１４を通過して出力信号１１１に現れてい
る。しかし、その通過に要する時間だけ、出力信号１１
１は整流信号１０４より住かに遅延する。そのため、整
流信号１０４のレベル上昇時には、出力信号１１１は整
流信号１０４より僅かにレベルが低く、レベル下降時に
は僅かにレベルが高くなる。従って、コンパレータ１５
の出力信号１１２は、整流信号１０４（第２図Ｂ）のレ
ベル上昇時はローレベルであり、上昇から下降に転じる
ピーク時にローレベルからハイレベルに立ち上がる。こ
のピーク時に立上がる信号１１２はＤ−フリップフロッ
プ１３のクロックパルス端子Ｃｐに加えられる。In this state, the rectified signal 104 (FIG. 2B) passes through the sample and hold circuit 14 and appears as the output signal 111. However, the output signal 11
1 is slightly delayed from the rectified signal 104. Therefore, when the level of the rectified signal 104 increases, the output signal 111 has a slightly lower level than the rectified signal 104, and when the level decreases, the output signal 111 has a slightly higher level. Therefore, comparator 15
The output signal 112 is at a low level when the level of the rectified signal 104 (FIG. 2B) rises, and rises from a low level to a high level at the peak when the rise changes to a fall. The signal 112 rising at this peak is applied to the clock pulse terminal Cp of the D-flip-flop 13.
上述したように、フロップフロップ１３のリセット解除
は、マイクロコンピュータ４から測定実行の要求がなさ
れ且つ有意な交流信号１０１人力が開始された後の最初
の交流電源信号１０７のゼロクロス点（第２図ＥのＸ点
）にほぼ同期して行われる。このリセット解除後、最初
の整流信号１０４のピーク時（第２図ＢのＹ点）に、コ
ンパレータ１５の出力信号１１２がローレベルからハイ
レベルに立上がり、これに応答してフロップフロップ１
３はデータ端子りに加えられているハイレベル信号Ｖ
を出力端子Ｑから出力する。このＣ
ハイレベル信号１１０はサンプルホールド回路１４のサ
ンプリングパルス端子Ｓｐに加えられ、このサンプルホ
ールド回路１４をサンプル状態からホールド状態に切り
替える。As described above, the reset release of the flop flop 13 occurs at the zero cross point of the first AC power signal 107 (FIG. 2E X point). After this reset is released, at the first peak of the rectified signal 104 (point Y in FIG. 2B), the output signal 112 of the comparator 15 rises from low level to high level, and in response, the flop 1
3 is a high level signal V applied to the data terminal
is output from output terminal Q. This C high level signal 110 is applied to the sampling pulse terminal Sp of the sample and hold circuit 14, and this sample and hold circuit 14 is switched from the sample state to the hold state.
この結果、サンプルホールド回路１４は上記ゼロクロス
点（第２図ＥのＸ点）後の最初の整流信号１０４のピー
ク電圧（第２図ＢのＹ点）をホールドすることになり、
このホールドされたピーク電圧はＡ／Ｄコンバータ３に
よりデジタルデータに変換されマイクロコンピュータ４
に送られる。As a result, the sample and hold circuit 14 holds the first peak voltage of the rectified signal 104 (point Y in FIG. 2B) after the zero-crossing point (point X in FIG. 2E).
This held peak voltage is converted into digital data by the A/D converter 3 and is converted into digital data by the microcomputer 4.
sent to.
上記ハイレベル信号１１０はまたマイクロコンピュータ
４にも加えられ、これに応答してマイクロコンピュータ
４はＡ／Ｄコンバータ３からの上記ピーク電圧のデジタ
ルデータを取り込み、このデータを交流信号１０１の電
圧測定値として認識する。The high level signal 110 is also applied to the microcomputer 4, and in response, the microcomputer 4 takes in the digital data of the peak voltage from the A/D converter 3 and converts this data into the voltage measurement value of the AC signal 101. recognized as
以上のようにして、交流電源信号のゼロクロス点直後の
ピーク電圧が測定されるため、／１ムの影響を殆ど受け
ずに正確に交流信号電圧を１ｌ１１定することができる
。また、平滑回路のような過渡応答の長い回路は使用せ
ず、サンプルホールド回路、フリップフロップ、コンパ
レータといった応答の速い回路により構成しているため
、交流信号の入力開始直後から正確な測定が可能であり
、従って断続する交流信号の測定も短時間で行える。As described above, since the peak voltage immediately after the zero-crossing point of the AC power signal is measured, the AC signal voltage can be accurately determined with almost no influence from /1m. In addition, it does not use circuits with long transient responses such as smoothing circuits, but instead consists of circuits with fast responses such as sample-and-hold circuits, flip-flops, and comparators, so accurate measurements can be made immediately after starting input of AC signals. Therefore, it is possible to measure intermittent AC signals in a short time.
以上説明したように、本発明によれば、交流信号の電圧
を短時間に且つ正確に測定できる。As described above, according to the present invention, the voltage of an AC signal can be measured accurately in a short time.
測定装置の構成を示すブロック線図、第４図は第３図の
従来装置の主要部の電圧波形図である。FIG. 4 is a block diagram showing the configuration of the measuring device, and FIG. 4 is a voltage waveform diagram of the main parts of the conventional device shown in FIG.
１・・・整流回路、３・・・Ａ／Ｄコンバータ、４・・
・マイクロコンピュータ、６・・・サンプルホールド回
路、７・・・ゼロクロス点検出回路、８・・・ホトカブ
ラ、９．１３・・・Ｄ−フリップフロップ、１０・・・
ＮＯＲ回路、ＩＣｌ３・・・コンパレータ、１２・・・
積分回路、１０１・・・交流信号、１０７・・・交流電
源信号。1... Rectifier circuit, 3... A/D converter, 4...
- Microcomputer, 6... Sample hold circuit, 7... Zero cross point detection circuit, 8... Photocoupler, 9.13... D-flip-flop, 10...
NOR circuit, ICl3... comparator, 12...
Integrating circuit, 101... AC signal, 107... AC power signal.
Claims (1)
した整流信号を出力する整流手段と、前記被測定交流信
号に重畳されているハムの原因である交流電源信号を受
け、この交流電源信号のゼロクロス点を検出してゼロク
ロス点検出信号を発するゼロクロス点検出手段と、 前記ゼロクロス点検出信号に応答して作動開始し、前記
整流手段からの整流信号のピーク電圧をホールドするピ
ークホールド手段と、 前記ピークホールド手段によりホールドされた前記ピー
ク電圧から前記被測定交流信号の電圧測定値を決定する
測定値決定手段とを有する電圧測定装置。 ２、請求項１記載の装置において、 前記ゼロクロス点検出手段は、 前記交流電源信号のゼロクロス点に同期してパルス信号
を発生するパルス発生手段と、 前記パルス信号に応答して出力信号の論理レベルを変化
させる第１のフリップフロップ手段とを有し、 前記第１のフリップフロップ手段の出力信号が前記ゼロ
クロス点検出信号として前記ピークホールド手段に与え
られ、 前記ピークホールド手段は、 前記整流信号が入力され、サンプル状態では前記整流信
号を通過させ、サンプル状態からホールド状態に切り替
わると、この切り替わり時点での前記整流信号の電圧を
ホールドするサンプルホールド手段と、 前記サンプルホールド手段の入力信号レベルと出力信号
レベルとを比較することにより、前記整流信号のピーク
に同期して論理レベルが変化するピーク検出信号を形成
するコンパレート手段と、前記第１のＤ−フリップフロ
ップ手段からの前記ゼロクロス点検出信号の論理レベル
変化に応答して作動開始し、前記コンパレート手段から
のピーク検出信号の論理レベル変化に応答して所定論理
レベルの信号を出力する第２のフリップフロップ手段と
を有し、 前記サンプルホールド手段は、前記第２のフリップフロ
ップ手段からの前記所定論理レベルの信号を受けて前記
サンプル状態から前記ホールド状態に切り替わることに
より、前記ゼロクロス点後の最初の前記整流信号のピー
ク電圧をホールドすることを特徴とする電圧測定装置。[Claims] 1. A rectifier that receives an AC signal to be measured and outputs a rectified signal obtained by rectifying the AC signal to be measured, and an AC power supply signal that is a cause of hum superimposed on the AC signal to be measured. a zero-crossing point detection means that detects the zero-crossing point of the AC power signal and issues a zero-crossing point detection signal; A voltage measuring device comprising: a peak hold means for holding; and a measured value determining means for determining a voltage measurement value of the AC signal to be measured from the peak voltage held by the peak hold means. 2. The apparatus according to claim 1, wherein the zero-cross point detection means includes: pulse generation means that generates a pulse signal in synchronization with the zero-cross point of the AC power signal; and a logic level of the output signal in response to the pulse signal. a first flip-flop means for changing the signal, an output signal of the first flip-flop means is given to the peak hold means as the zero-crossing point detection signal, and the peak hold means receives the rectified signal as input. sample and hold means that passes the rectified signal in the sample state and holds the voltage of the rectified signal at the time of switching from the sample state to the hold state; and the input signal level and output signal of the sample and hold means. comparator means for forming a peak detection signal whose logic level changes in synchronization with the peak of the rectified signal by comparing the level of the zero-cross point detection signal from the first D-flip-flop means; a second flip-flop means that starts operating in response to a change in logic level and outputs a signal at a predetermined logic level in response to a change in logic level of the peak detection signal from the comparator means; The means is configured to hold the first peak voltage of the rectified signal after the zero-crossing point by switching from the sample state to the hold state in response to the signal of the predetermined logic level from the second flip-flop means. A voltage measuring device featuring:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33017989A JPH03189569A (en) | 1989-12-20 | 1989-12-20 | Voltage measuring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33017989A JPH03189569A (en) | 1989-12-20 | 1989-12-20 | Voltage measuring device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03189569A true JPH03189569A (en) | 1991-08-19 |
Family
ID=18229709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33017989A Pending JPH03189569A (en) | 1989-12-20 | 1989-12-20 | Voltage measuring device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03189569A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007292622A (en) * | 2006-04-26 | 2007-11-08 | Hitachi Industrial Equipment Systems Co Ltd | Insulation monitoring device |
| KR20170133482A (en) * | 2016-02-05 | 2017-12-05 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | Terminal charging method, terminal charging system and power adapter |
| KR20170134603A (en) * | 2016-02-05 | 2017-12-06 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | Adapter and charge control method |
| WO2019096661A1 (en) * | 2017-11-17 | 2019-05-23 | Eaton Intelligent Power Limited | Circuit assembly and method for monitoring sinusoidal alternating voltage signals |
| KR20190117722A (en) * | 2017-04-07 | 2019-10-16 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | Wireless charging device, wireless charging method and charging standby equipment |
| US11368050B2 (en) | 2017-04-07 | 2022-06-21 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Wireless charging device, method, and device to-be-charged |
-
1989
- 1989-12-20 JP JP33017989A patent/JPH03189569A/en active Pending
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007292622A (en) * | 2006-04-26 | 2007-11-08 | Hitachi Industrial Equipment Systems Co Ltd | Insulation monitoring device |
| US10644529B2 (en) | 2016-02-05 | 2020-05-05 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Adapter and method for charging control |
| JP2018516050A (en) * | 2016-02-05 | 2018-06-14 | クワントン オーピーピーオー モバイル テレコミュニケーションズ コーポレイション リミテッド | Adapter and charge control method |
| KR20170134604A (en) * | 2016-02-05 | 2017-12-06 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | Adapter and charge control method |
| US10340717B2 (en) | 2016-02-05 | 2019-07-02 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging system, charging method, and power adapter |
| KR20170139066A (en) * | 2016-02-05 | 2017-12-18 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | Adapter and charge control method |
| KR20180016444A (en) * | 2016-02-05 | 2018-02-14 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | Charging system for terminal, charging method and power adapter, switching power supply |
| KR20180023995A (en) * | 2016-02-05 | 2018-03-07 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | Adapter and charge control method |
| JP2019165627A (en) * | 2016-02-05 | 2019-09-26 | グァンドン オッポ モバイル テレコミュニケーションズ コーポレーション リミテッドＧｕａｎｇｄｏｎｇ Ｏｐｐｏ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｃｏｒｐ．， Ｌｔｄ． | Charge system for terminal, method for charging, and power source adapter |
| JP2018516049A (en) * | 2016-02-05 | 2018-06-14 | クワントン オーピーピーオー モバイル テレコミュニケーションズ コーポレイション リミテッド | Adapter and charge control method |
| JP2018517386A (en) * | 2016-02-05 | 2018-06-28 | グァンドン オッポ モバイル テレコミュニケーションズ コーポレーション リミテッド | Charging system for terminal, charging method and power adapter |
| JP2018520618A (en) * | 2016-02-05 | 2018-07-26 | クワントン オーピーピーオー モバイル テレコミュニケーションズ コーポレイション リミテッド | Adapter and charge control method |
| JP2018523963A (en) * | 2016-02-05 | 2018-08-23 | グァンドン オッポ モバイル テレコミュニケーションズ コーポレーション リミテッド | Adapter and charge control method |
| KR20180137011A (en) * | 2016-02-05 | 2018-12-26 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | Charging system, charging method, and power adapter (CHARGING SYSTEM, CHARGING METHOD, AND POWER ADAPTER) |
| US11070076B2 (en) | 2016-02-05 | 2021-07-20 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging method, charging system, and power adapter |
| US10291060B2 (en) | 2016-02-05 | 2019-05-14 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Adapter and charging control method |
| US10985595B2 (en) | 2016-02-05 | 2021-04-20 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Adapter and method of controlling charging process |
| KR20170134575A (en) * | 2016-02-05 | 2017-12-06 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | Adapter and charge control method |
| KR20170134603A (en) * | 2016-02-05 | 2017-12-06 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | Adapter and charge control method |
| JP2019511188A (en) * | 2016-02-05 | 2019-04-18 | グァンドン オッポ モバイル テレコミュニケーションズ コーポレーション リミテッド | Charging system, charging method and power adapter |
| US10461568B2 (en) | 2016-02-05 | 2019-10-29 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging system, charging method, and power adapter |
| US10491030B2 (en) | 2016-02-05 | 2019-11-26 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging system and charging method for terminal and terminal |
| US10566828B2 (en) | 2016-02-05 | 2020-02-18 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Adapter and charging control method |
| US10637276B2 (en) | 2016-02-05 | 2020-04-28 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Adapter and method for charging control |
| KR20170133482A (en) * | 2016-02-05 | 2017-12-05 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | Terminal charging method, terminal charging system and power adapter |
| US10644530B2 (en) | 2016-02-05 | 2020-05-05 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging system, charging method, and device |
| US10714963B2 (en) | 2016-02-05 | 2020-07-14 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging system, charging method, and device |
| US10819134B2 (en) | 2016-02-05 | 2020-10-27 | Guangdong Oppo Mobile Telecommuncations Corp., Ltd. | Adapter and method for charging control |
| US10910866B2 (en) | 2016-02-05 | 2021-02-02 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging system and charging method for terminal and power adapter |
| KR20190117722A (en) * | 2017-04-07 | 2019-10-16 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | Wireless charging device, wireless charging method and charging standby equipment |
| US11201509B2 (en) | 2017-04-07 | 2021-12-14 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Wireless charging device, wireless charging method, and device to-be-charged |
| US11368050B2 (en) | 2017-04-07 | 2022-06-21 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Wireless charging device, method, and device to-be-charged |
| WO2019096661A1 (en) * | 2017-11-17 | 2019-05-23 | Eaton Intelligent Power Limited | Circuit assembly and method for monitoring sinusoidal alternating voltage signals |
| US11397201B2 (en) | 2017-11-17 | 2022-07-26 | Eaton Intelligent Power Limited | Circuit assembly and method for monitoring sinusoidal alternating voltage signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI568125B (en) | Supplying-end module of induction type power supply system and voltage measurement method thereof | |
| CN108037348B (en) | Single-phase alternating current zero-crossing detection method | |
| CN107957514B (en) | Zero-crossing detection device and method and electric appliance | |
| CN110780110B (en) | Fundamental voltage zero crossing point automatic detection method and system and sampling device | |
| JPH03189569A (en) | Voltage measuring device | |
| CN109085414B (en) | Voltage detection method and device | |
| KR102129625B1 (en) | Referential signal generating circuit and method, and power factor compensation apparatus including the same | |
| JPH11271366A (en) | Apparatus for detecting voltage drop | |
| US5896049A (en) | Electrical signal frequency detector | |
| CN114355236A (en) | Detection method and device for rectification inverter circuit and uninterruptible power supply | |
| JPH01153969A (en) | Abnormality detecting device for repetitive waveform | |
| CN113514711A (en) | Phase sequence detection device and phase sequence detection method | |
| US9584009B2 (en) | Line current reference generator | |
| JPH11142448A (en) | Phase difference detection circuit | |
| JPS5833923A (en) | Ac voltage detecting circuit | |
| JP3089019B2 (en) | Inrush current measuring device for DC power supply | |
| JP3881450B2 (en) | Timing detection circuit and amplitude detection circuit | |
| JPH01210869A (en) | Detecting circuit for electric power failure | |
| KR100321242B1 (en) | apparatus for sensing zero-crossing in a power line system | |
| SU1732300A1 (en) | Device for measuring breakdown voltage of valve-type arrester | |
| JPH0228460Y2 (en) | ||
| JPH11237413A (en) | Momentary voltage drop detecting circuit | |
| KR19990004250A (en) | Instantaneous low voltage high speed detection device | |
| CN113866488A (en) | Method and device for calculating true effective value | |
| JPH07240353A (en) | Measurement of capacitor and measuring device |