JPS62200594A - Magnetic bubble memory controller - Google Patents

Magnetic bubble memory controller

Info

Publication number
JPS62200594A
JPS62200594A JP61042419A JP4241986A JPS62200594A JP S62200594 A JPS62200594 A JP S62200594A JP 61042419 A JP61042419 A JP 61042419A JP 4241986 A JP4241986 A JP 4241986A JP S62200594 A JPS62200594 A JP S62200594A
Authority
JP
Japan
Prior art keywords
page
magnetic bubble
bit
page address
bubble memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61042419A
Other languages
Japanese (ja)
Inventor
Katsunori Tanaka
克憲 田中
Kengo Nogai
野涯 研悟
Naoki Matsui
直紀 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61042419A priority Critical patent/JPS62200594A/en
Publication of JPS62200594A publication Critical patent/JPS62200594A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To set a page interval freely and to operate an equipment efficiently by generating a constant table by using the total-bit number of respective miner loops inputted from a host computer and the page interval. CONSTITUTION:A magnetic bubble memory element 10 has plural pieces of miner loops and a major loop for read and write, and stores the information that are present at the same position in respective miner loops as pages. A bit weight calculating means 15 receives the information of the total-bit number (M) of the miner loops and that of the page interval (m) inputted from the host computer through a control means 11, and generates the constant table that shows the correspondence between respective bits and weight values, and stores it in a bit weight table 14. An absolute page address calculating means 13 converts a relative page address to an absolute page address by using the values in the table. As a result, the page interval is made able to be freely set, and the operation of the equipment is made efficient.

Description

【発明の詳細な説明】 〔概  要〕 磁気バブルメモリ装置の磁気バブルメモリ素子は複数本
のマイナーループとこれにスワップゲートを介して接続
された読み書き用のメジャーループから構成される。各
磁気バブルは各マイナーループの一点に生成されており
、磁気バブルメモリ素子内のデータは複数のマイナール
ープの同じ行のデータを1つのページとして記憶される
。1行中の磁気バブルがすべて同時にシフト移動し、メ
ジャーループ上へトランスアウトされたりメジャ−ルー
プからトランスインされてデータの読み書きが実行され
る。このような磁気バブルメモリ装置においてマイナー
ループ上の磁気バブルのアドレスは連続されたアドレス
ではなく、あるページ間隔で絶対アドレスが付される。
DETAILED DESCRIPTION OF THE INVENTION [Overview] A magnetic bubble memory element of a magnetic bubble memory device is composed of a plurality of minor loops and a major loop for reading and writing connected to the minor loops via a swap gate. Each magnetic bubble is generated at one point in each minor loop, and the data in the magnetic bubble memory element is stored as one page of data in the same row of multiple minor loops. All the magnetic bubbles in one row are shifted simultaneously, and data is read and written by being transferred out onto the major loop or transferred in from the major loop. In such a magnetic bubble memory device, the addresses of magnetic bubbles on the minor loop are not consecutive addresses, but absolute addresses are assigned at certain page intervals.

すなわち、1行分の1ペ一ジ単位に対して絶対ページア
ドレスで与えられる。
That is, an absolute page address is given for each page of one line.

本発明は各マイナーループの総ビット数と絶対アドレス
におけるページ間隔の情報を元に相対ページから絶対ペ
ージに変換する定数テーブルを相対ページアドレスの各
ビットにつけられたビット重み情報の加減演算のみで作
成し、ページ間隔を自由にダイナミックに設定できるよ
うにした制御装置を提供する。
The present invention creates a constant table for converting relative pages to absolute pages based on the total number of bits of each minor loop and the page spacing information in absolute addresses, only by adding and subtracting the bit weight information attached to each bit of the relative page address. To provide a control device that allows free and dynamic setting of page intervals.

本発明によればホスト計算機側で連続したページとペー
ジの間隔を自由に設定でき、応用上効率の良い磁気バブ
ルメモリ装置の運用が可能となる効果がある。
According to the present invention, the interval between successive pages can be freely set on the host computer side, and the magnetic bubble memory device can be operated efficiently in terms of application.

〔産業上の利用分野〕[Industrial application field]

本発明は、磁気バブルの有無を1とOに対応させて記憶
する磁気バブルメモリ装置の制御装置に係り、特に各磁
気バブルが生成されるマイナーループ上の記憶データを
ページとして読み書きする場合のアドレス方式に係り、
連続ページアドレスである相対ページからマイナールー
プ上に飛び越しアドレスとして与えられる絶対ページへ
の変換において、絶対ページのページ間隔を自由にホス
ト計算機から設定できることを可能とするページ割付変
更可能な磁気バブルメモリ制御装置に関する。
The present invention relates to a control device for a magnetic bubble memory device that stores the presence or absence of magnetic bubbles in correspondence with 1 and O, and particularly relates to an address when reading and writing stored data on a minor loop where each magnetic bubble is generated as a page. Regarding the method,
Magnetic bubble memory control that allows page allocation to be changed, allowing the page spacing of absolute pages to be freely set from the host computer when converting relative pages, which are continuous page addresses, to absolute pages, which are given as jump addresses on minor loops. Regarding equipment.

〔従来の技術〕[Conventional technology]

磁気バブルメモリ素子は膜面に垂直な方向にバイアス磁
界を与えると磁気バブルという円筒軸が出現し、この磁
気バブルの有無を1とOに対応させて記憶する回路であ
る。磁気バブルメモリ素子のチップは第2図に示すよう
に記憶領域としての複数本のマイナーループ20とこれ
にスワップゲート21を介して接続した読み書き用のメ
ジャーループ22から構成される。各磁気バブルは各マ
イナーループ20上の一点a1に生成されており、バブ
ルメモリ内のデータはマイナーループ20内の1行a 
Q ”−a n−tのデータを1つのページとして記憶
される。膜面にX線、Y線を走らせこの線に互いに90
度位相が異なる三角波電流を流すことにより、面上に水
平な方向に回転磁界が発生する。
A magnetic bubble memory element is a circuit in which a cylindrical axis called a magnetic bubble appears when a bias magnetic field is applied in a direction perpendicular to the film surface, and the presence or absence of this magnetic bubble is stored in correspondence with 1 and O. As shown in FIG. 2, the chip of the magnetic bubble memory element is composed of a plurality of minor loops 20 as storage areas and a major loop 22 for reading and writing connected to the minor loops 20 through swap gates 21. Each magnetic bubble is generated at one point a1 on each minor loop 20, and the data in the bubble memory is at one line a1 in the minor loop 20.
The data of Q ”-a n-t is stored as one page.
By passing triangular wave currents with different degrees and phases, a rotating magnetic field is generated in the horizontal direction on the surface.

この回転磁界により1行中のバブルao”’a、はすぺ
で同時に上の行b o ” b 、、にそれぞれシフト
移動する。回転磁界によってアクセスされた1行分のバ
ブルはスワップゲート21の位置まで転送され、これを
介してメジャーループ22上へトランスアウトされる。
Due to this rotating magnetic field, all the bubbles ao"'a in one row are simultaneously shifted to the upper row b o "b, . One row of bubbles accessed by the rotating magnetic field is transferred to the position of the swap gate 21 and transferred onto the major loop 22 via this.

メジャーループ22へ転送されたバブルは続けて巡回す
る。データ読み出し時には、リプリケートゲート24で
2つのバブルに分割され1つはメジャーループ22上を
そのまま転送され、もう1つのバブルは検出器(図示せ
ず)まで送られ、電気信号として出力された後チップ外
へ捨てられる。
The bubbles transferred to the major loop 22 continue to circulate. When reading data, it is divided into two bubbles by the replicate gate 24, one is transferred as is on the measure loop 22, and the other bubble is sent to a detector (not shown) and output as an electrical signal. It is thrown away outside the chip.

一方、データ書き込み時には、ジェネレータ25で古い
バブルを消去し、新しいバブルを発生するようにしてい
る。読み出し時にメジャーループ22上に残したバブル
や書き込み時に発生したバブルはメジャーループ22上
を巡回し、再びスワップゲート21の位置に到達し、マ
イナーループ20ヘトランスインされ再書き込み、また
は新規に書き込みが実行される。このような磁気バブル
メモリ素子はMOSメモリやCODと比較して情報が不
揮発性でありマスク枚数が少ないので製造が容易であり
、機械的動作もないので計算機システムの中でページン
グディバイスとして注目されている。しかし、チップ製
造上、マイナーループ20に欠陥が生じるものがあり、
マイナーループ20の内、欠陥のないループのみを使用
するように使用可能、または、使用不可能なループの識
別、すなわち、不良ループ情報を記憶する専用のブート
ループ26がある。このブートループ上の不良ループ情
報はマイナーループと独立して呼び出すことが可能で、
メモリ外部に設置される制御回路内の記憶媒体に一度書
き込まれ、その媒体から不良ループ情報を読み出すこと
により、正常なマイナーループと外部とのデータ転送を
正確に行うようにしている。
On the other hand, when writing data, the generator 25 erases old bubbles and generates new bubbles. Bubbles left on the major loop 22 during reading and bubbles generated during writing circulate on the major loop 22, reach the swap gate 21 again, and are transferred to the minor loop 20 for rewriting or new writing. executed. Compared to MOS memory and COD, this type of magnetic bubble memory device is easy to manufacture because the information is nonvolatile and requires fewer masks, and there is no mechanical movement, so it is attracting attention as a paging device in computer systems. There is. However, due to chip manufacturing, there are some cases where defects occur in the minor loop 20.
Among the minor loops 20, there is a dedicated boot loop 26 that stores identification of usable or unusable loops, ie, bad loop information so that only non-defective loops are used. Bad loop information on this boot loop can be called independently from the minor loop,
Once written to a storage medium in a control circuit installed outside the memory, defective loop information is read from the medium to ensure accurate data transfer between a normal minor loop and the outside.

このような磁気バブル素子において1行中のバブルaQ
からaヤ1はすべて同じアドレスであり、各マイナール
ープ上にあるバブル数に対応してアドレスが与えられる
。このアドレスは隣接するバブルに対して連続したアド
レスが与えられているのではなく、あるビット間隔をも
ってアドレスが割付けられている。すなわち、もし連続
したアドレスを隣接バブルに対して割付けるとマイナー
ループからメジャーループに読出される場合、隣接する
バブルのアドレスに対して一方の隣接磁気バブルは読出
し動作が最小になるが、他方の隣接バブルの続出しに対
しては、読出しがループ上を1周してはじめて行われる
ため、非常に低速になるという欠点を生じる。従って一
般的には磁気バブルのアドレスが平均的なアクセスタイ
ムで読書きができるように絶対アドレスは特定なビット
間隔で割付られている。すなわち1行中のバブルa。
In such a magnetic bubble element, bubbles aQ in one row
All the addresses from A to A are the same, and the addresses are given in accordance with the number of bubbles on each minor loop. These addresses are not given consecutive addresses to adjacent bubbles, but addresses are assigned at certain bit intervals. In other words, if consecutive addresses are assigned to adjacent bubbles and read from a minor loop to a major loop, one adjacent magnetic bubble will have the minimum read operation for the address of the adjacent bubble, but the read operation of the other adjacent bubble will be minimal. When adjacent bubbles are read one after another, reading is performed only after going around the loop once, resulting in a very slow speed. Therefore, absolute addresses are generally assigned at specific bit intervals so that magnetic bubble addresses can be read and written in an average access time. That is, bubble a in one line.

からa+1−1に対しても絶対ページアドレスはあるペ
ージ間隔をもって割付られている。従って各ページをア
クセスする場合、ホスト計算機は連続する相対ページア
ドレスでアクセスするので、相対ページアドレスから絶
対ページアドレスに変換する必要があり、ページ割付に
よるアドレス変換を行っている。
Absolute page addresses are also assigned to a+1-1 at a certain page interval. Therefore, when accessing each page, the host computer uses successive relative page addresses, so it is necessary to convert the relative page address to an absolute page address, and address conversion is performed by page allocation.

従来の磁気バブルメモリ制御装置は、第3図に示される
ように、第2図に示されたような磁気バブルメモリ素子
10に接続される制御手段11を介して絶対ページアド
レス計算手段13でページ変換を実行している。この場
合、ページ間隔を決定するためのページ割付はある値に
固定されているか、あるいは相対ページアドレスの2進
情報の各ビットへの変換にあたって必要なビット重み情
報を持たせ、2.3種類のビット重みテーブル14を固
定的にもっていて、設定ピン等でこのビット重みテーブ
ル14を切換えることによって、所望のビット間隔すな
わちページ間隔を選定できるようにして使用していた。
The conventional magnetic bubble memory control device, as shown in FIG. Performing a conversion. In this case, the page allocation for determining the page spacing is either fixed to a certain value, or it is provided with bit weight information necessary for converting the relative page address into each bit of binary information. A bit weight table 14 is fixedly provided, and by switching the bit weight table 14 using a setting pin or the like, a desired bit interval, that is, a page interval can be selected.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このような従来の方式はページを連続して読みながら、
ページとページの間で読出しデータの操作や他の処理を
行う場合に、その間隔を自由に設定できないため、効率
が悪くなるという欠点があった。すなわち、全ページの
連続的読出しに対してページとページの間の時間間隔が
短い時間に固定されるため、そのページ間隔の時間を利
用して読出しデータの操作や他の処理を行う場合、その
処理時間が長く、ページ間隔をオーバーする場合には連
続ページの読出しは出来なくなる。そして、このとき1
ペ一ジ単位で読出しコマンドを与えてページ毎の情報伝
達の制御をホスト計算機のソフトウェアによって行う必
要がありホスト計算機のソフトウェアの負担が大きくな
るという欠点を有していた。
This conventional method reads pages continuously,
When manipulating read data or performing other processing between pages, the interval cannot be freely set, which has the disadvantage of poor efficiency. In other words, since the time interval between pages is fixed to a short time for continuous reading of all pages, when manipulating the read data or performing other processing using the page interval time, the If the processing time is long and the page interval is exceeded, continuous pages cannot be read. And at this time 1
It is necessary to give read commands for each page and control information transmission for each page using the software of the host computer, which has the drawback of increasing the burden on the software of the host computer.

本発明は、このような従来の欠点を除去し、ホスト計算
機より磁気バブルメモリ素子のマイナーループ内の総ビ
ット数とページ間隔の情報を入力し、相対アドレスの各
ビットとビ・7ト重み情報との対応関係である定数テー
ブルを自動的に作成し、書き換え可能な記憶回路に格納
し、この定数テーブルを用いて相対ページアドレスを絶
対ページアドレスに変換することにより、連続したペー
ジとページの間隔を自由に設定できる効率の良いページ
割付変更可能な磁気バブルメモリ制御装置を提供するこ
とを目的とする。
The present invention eliminates such conventional drawbacks, inputs the total number of bits in the minor loop of the magnetic bubble memory element and page spacing information from the host computer, and inputs each bit of the relative address and bit weight information. By automatically creating a constant table that corresponds to the page address and storing it in a rewritable memory circuit, and converting a relative page address into an absolute page address using this constant table, the interval between consecutive pages can be calculated automatically. An object of the present invention is to provide a magnetic bubble memory control device that can freely set and change the page layout with high efficiency.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は本発明によれば、複数本のマイナーループと
これにゲートを介して接続した読み書き用のメジャール
ープあるいはメジャーラインを含み、各マイナーループ
の同じ位置にある磁気バブルの情報をページとして記憶
する磁気バブルメモリ装置と、前記磁気バブルメモリ装
置に接続され、前記磁気バブルメモリ装置のデータの読
み書きの制御を実行する制御手段と、ホスト計算機より
前記制御手段を介してマイナーループの総ビット数及び
ページ間隔に関する情報を入力し、相対ページアドレス
のアドレス値と相対ページアドレスから絶対ページアド
レスに変換するために必要な定数値を対応づけた定数テ
ーブルを格納する書換え可能な記憶手段と、前記書換可
能な記憶手段から前記定数テーブルの値を用いて前記相
対ページアドレスから絶対ページアドレスを計算する手
段を有することを特徴とするページ割付変更可能な磁気
バブルメモリ制御装置を提供することにより達成される
According to the present invention, the above object includes a plurality of minor loops and a major loop or major line for reading and writing connected to the minor loops through gates, and information on magnetic bubbles at the same position of each minor loop is stored as a page. a magnetic bubble memory device connected to the magnetic bubble memory device and controlling reading and writing of data in the magnetic bubble memory device; a rewritable storage means for inputting information regarding page spacing and storing a constant table in which address values of relative page addresses are associated with constant values necessary for converting from relative page addresses to absolute page addresses; This is achieved by providing a magnetic bubble memory control device capable of changing page layout, characterized in that it has means for calculating an absolute page address from the relative page address using the values of the constant table from the storage means.

〔作   用〕[For production]

本発明は、マイナーループの総ビット数と相対ページビ
ット間隔をホスト計算機から入力し、これらをもとに、
相対ページアドレスの各2進情報の各ビットに対応する
ビット重みを計算し、書き換え可能な定数テーブルにピ
ッ1−ffiみを設定する。
The present invention inputs the total number of bits of the minor loop and the relative page bit interval from the host computer, and based on these,
The bit weight corresponding to each bit of binary information of the relative page address is calculated, and the bit weight is set in the rewritable constant table.

そして、このビット重み定数テーブルを用いて与えられ
た相対ページアドレスから絶対ページアドレスを計算す
る。この場合、相対ページアドレスの各ビットの論理1
に対応するビット重みを加え、入力した総ビット数より
も大きい場合には小さくなるまで総ビット数を減じてい
くことにより、絶対ページアドレスを求めるようにして
いる。
Then, using this bit weight constant table, an absolute page address is calculated from the given relative page address. In this case, the logic 1 of each bit of the relative page address
The absolute page address is obtained by adding a bit weight corresponding to the total number of bits, and if the total number of bits is larger than the input total number of bits, the total number of bits is decreased until it becomes smaller.

〔実  施  例〕〔Example〕

次に本発明の実施例を図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明のページ割付変更可能な磁気バブルメモ
リ制御装置を含む磁気バブルメモリ装置の構成ブロック
図である。磁気バブルメモリ素子10には、第4図に示
すように、記憶領域としての複数本のマイナーループ3
0とこれにスワップゲート31を介して接続した読み書
き用のメジャーループのうち上部に書込みメジャーライ
ン32及び下部に読出しメジャーライン33がある。そ
して、これらのラインに磁気バブルが伝達することによ
り読書きが実行される。各磁気バブルは各マイナールー
プ30の一点a1に生成され、バブルメモリ内のデータ
はマイナーループ30内の1行aoからa□のデータを
1つのページとして記憶される。今これをnページ目と
する。1行中のバブルaoからa n−tはすべて同時
に上の行にそれぞれシフト移動される形で伝達され、読
出し時にはリプリケータ34を介して読出しメジャーラ
イン33に伝達され、書込みの場合にはジェネレータ3
5より新規に生成された磁気バブルが書込みメジャーラ
イン32を介してマイナーループ30に伝達される。マ
イナーループ30の1行が1ページに対応するが、各ペ
ージのアドレスは連続したアドレスではなく、ページ間
隔をmとしてnページ目のマイナーループに対してmだ
けとびこした位置にn+1ページ目がある。マイナール
ープ数をLl、1ループ内の総ビア)数をMとした場合
、前記mすなわちページ間隔はマイナーループ数L1よ
り一般に大きい数に選択される。このようなに構成され
る磁気バブルメモリ素子10は制御手段11を介してホ
スト計算機と情報の伝達が行われる。すなわち、制御手
段11はホストインタフェース12を介してホスト計算
機と接続される。磁気バブルメモリ素子の各マイナール
ープの不良ループ情報は制御手段11に含まれるリード
オンリメモリ (ROM)に格納される。制御手段11
は、前記ROMから不良ループ情報を読出し、その内容
に従って磁気バブルメモリ素子1αの正常なマイナール
ープのみに情報を書込み、あるいは、正常なマイナール
ープから読出し、ホストインターフェイス12にデータ
を伝達することを実行する。
FIG. 1 is a block diagram of a magnetic bubble memory device including a magnetic bubble memory control device capable of changing page layout according to the present invention. As shown in FIG. 4, the magnetic bubble memory element 10 has a plurality of minor loops 3 as storage areas.
0 and a reading/writing major loop connected thereto via a swap gate 31, there is a write major line 32 at the top and a read major line 33 at the bottom. Reading and writing are performed by transmitting magnetic bubbles to these lines. Each magnetic bubble is generated at one point a1 of each minor loop 30, and the data in the bubble memory is stored as one page of data from rows ao to a□ in the minor loop 30. Let this be the nth page. All the bubbles ao to a n-t in one line are simultaneously shifted and transmitted to the upper row, and when reading, they are transmitted to the reading major line 33 via the replicator 34, and when writing, they are transmitted to the reading major line 33.
5, the newly generated magnetic bubble is transmitted to the minor loop 30 via the write major line 32. One line of the minor loop 30 corresponds to one page, but the addresses of each page are not consecutive addresses, and the n+1st page is at a position that is skipped by m from the nth page minor loop, assuming the page interval is m. be. When the number of minor loops is Ll and the total number of vias in one loop is M, the m, that is, the page interval, is generally selected to be larger than the number of minor loops L1. The magnetic bubble memory element 10 configured as described above communicates information with the host computer via the control means 11. That is, the control means 11 is connected to the host computer via the host interface 12. Bad loop information for each minor loop of the magnetic bubble memory element is stored in a read only memory (ROM) included in the control means 11. Control means 11
reads the defective loop information from the ROM, writes the information only to the normal minor loop of the magnetic bubble memory element 1α according to its contents, or reads the information from the normal minor loop, and transmits the data to the host interface 12. do.

このようなホスト計算機、制御手段11および磁気バブ
ルメモリ素子10の構成関係において、磁気バブルメモ
リ素子10のマイナーループのページ割付即ちページ間
隔mの値をどの程度に設定するかはページとページの間
で読出したデータの操作や他の処理の方式によって異な
る。ページ間隔mが設定されるとマイナーループ上の各
位置に対応して絶対ページアドレスが確定する。例えば
マイナーループの総ビット数を10進法で19個とし、
ページ間隔を10進法で7と設定した場合、絶対ページ
アドレスは第5図の対応表(alの右側に示すような1
6進数で表現される。すなわち、00は10進法で01
07は10進法で7、OEは10進法で14に対応する
。以下02は2.09は9.10は16.04は4、O
Bは11.12は18.06は6、ODは13.01は
1.08は8、OFは15.03は3、OAは10,1
1は17.05は5、OCは12となり、10進法で0
から18まで、の合計19のアドレスがページ間隔7で
指定されている。これに対してホスト計算機から与えら
れるアドレスは相対ページアドレスで連続したアドレス
である。相対ページアドレスはマイナーループの総ビッ
ト数を19とすると第5図の対応表(a)の左側に示す
ように16進法でOOから12まで連続したアドレスが
割付られることになる。従ってホスト計算機から与えら
れる相対ページアドレスをマイナーループ上で設定され
ている絶対ページアドレスに変換する必要があり、例え
ば第5図の対応表(a)に示すように各行の相対ページ
アドレスを対応する絶対ページアドレスに変換する必要
がある。例えばページ間隔が07である場合、相対ペー
ジアドレスのOOは絶対ページアドレスの00に変換さ
れ、相対ページアドレスの0L(16進)は絶対ページ
アドレスの07(16進)に変換され、OBは01に変
換される必要がある。
In such a configuration relationship of the host computer, the control means 11, and the magnetic bubble memory element 10, the page allocation of the minor loop of the magnetic bubble memory element 10, that is, the value of the page interval m, is determined depending on the value between pages. It varies depending on the operation of the data read out and other processing methods. When the page interval m is set, an absolute page address is determined corresponding to each position on the minor loop. For example, if the total number of bits of the minor loop is 19 in decimal notation,
When the page spacing is set to 7 in decimal notation, the absolute page address is 1 as shown in the correspondence table in Figure 5 (al.
Expressed in hexadecimal. In other words, 00 is 01 in decimal notation.
07 corresponds to 7 in decimal notation, and OE corresponds to 14 in decimal notation. Below 02 is 2.09 is 9.10 is 16.04 is 4, O
B is 11.12 is 18.06 is 6, OD is 13.01 is 1.08 is 8, OF is 15.03 is 3, OA is 10,1
1 is 17.05 is 5, OC is 12, 0 in decimal system
A total of 19 addresses from 1 to 18 are specified with a page interval of 7. On the other hand, the address given by the host computer is a relative page address and is a continuous address. Assuming that the total number of bits in the minor loop is 19, the relative page addresses will be assigned consecutive addresses from OO to 12 in hexadecimal notation, as shown on the left side of the correspondence table (a) in FIG. Therefore, it is necessary to convert the relative page address given by the host computer to the absolute page address set on the minor loop. For example, as shown in the correspondence table (a) in Figure 5, the relative page address of each row is corresponded. Must be converted to an absolute page address. For example, if the page spacing is 07, the relative page address OO is converted to the absolute page address 00, the relative page address 0L (hexadecimal) is converted to the absolute page address 07 (hexadecimal), and OB is 01. needs to be converted to

従来の磁気バブルメモリ制御装置ではこのページ割付す
なわちページ間隔は例えば07という値に固定されてい
るか、ページ間隔を変える場合には2.3種類の対応テ
ーブルを持っていてこれを設定ピン等で切換えていた。
In conventional magnetic bubble memory control devices, this page allocation, that is, page spacing, is fixed at a value of 07, for example, or when changing the page spacing, there are 2.3 types of correspondence tables, which can be switched using a setting pin etc. was.

本発明はこのような固定的なページ割付ではなく、第1
図の構成ブロック図に示すように制御手段11を介して
ホスト計算機より与えられる各マイナーループの総ビッ
ト数Mとページ間隔mの値をビット重み計算手段15に
与え、これらの値を用いてビット重み計算手段15は相
対ページアドレスの16進を2進法に直した各ビットの
論理1に対応するビット重み値を計算する。そして、各
ビットとビット重み値との対応を示す定数テーブルを作
成し、書換可能な記憶回路すなわちランダムアクセスメ
モリ (RAM)から構成されるビット重みテーブル1
4に格納する。このビット重みテーブル14を用いて絶
対ページアドレス計算子YBt13は相対ページアドレ
スの各ビットのビット重みを加え、総ビット数より大き
い場合は小さくなるまで総ビット数を減することを実行
する。絶対ページアドレス計算手段13は相対ページア
ドレスを絶対ページアドレスに変換して制御手段11に
与えることにしている。このように、本発明では、総ビ
ット数Mとページ間隔mがホスト計算機より自由に与え
られるようにしてページとページの間隔を自由に設定で
きるようにしている。例えば第6図(alに示すように
ページ間隔mlが狭(、m+がマイナーループ数L1と
マイナーループからディテクタまでの距離との和(、L
l+L2)とマイナーループ数L+との間にある場合に
は連続読出しに対して非常に高速になる。即ち第7図(
a)に示すようにnページ目、fi+lページ目、n+
2ページ目、n+3ページ目といった各ページを連続し
て読む場合に、ページ間隔は狭く設定されているので高
速に読出すことができる。従って、この場合、ページと
ページの間において他の処理を行わないか、或いは各ペ
ージに対する処理が非常に高速にできるような処理を実
行する。このように、本発明ではホスト計算機がページ
間隔を狭くするように設定できる。
The present invention does not use such a fixed page layout, but the first page layout.
As shown in the configuration block diagram in the figure, the total number of bits M and the page interval m of each minor loop given by the host computer via the control means 11 are given to the bit weight calculation means 15, and these values are used to calculate the bit weight. The weight calculating means 15 calculates the bit weight value corresponding to the logic 1 of each bit of the relative page address converted from hexadecimal to binary. Then, a constant table indicating the correspondence between each bit and a bit weight value is created, and a bit weight table 1 is constructed from a rewritable storage circuit, that is, a random access memory (RAM).
Store in 4. Using this bit weight table 14, the absolute page address calculator YBt13 adds the bit weight of each bit of the relative page address, and if it is larger than the total number of bits, reduces the total number of bits until it becomes smaller. The absolute page address calculation means 13 converts the relative page address into an absolute page address and supplies it to the control means 11. In this way, in the present invention, the total number of bits M and the page spacing m are freely given by the host computer, so that the spacing between pages can be freely set. For example, as shown in Figure 6 (al), the page spacing ml is narrow (, m+ is the sum of the number of minor loops L1 and the distance from the minor loop to the detector (, L
l+L2) and the number of minor loops L+, the speed becomes very high for continuous reading. That is, Fig. 7 (
As shown in a), the nth page, fi+l page, n+
When reading each page consecutively, such as the second page and the (n+3)th page, the page intervals are set narrowly, so that high-speed reading is possible. Therefore, in this case, no other processing is performed between pages, or processing that allows each page to be processed very quickly is performed. In this way, according to the present invention, the host computer can be set to narrow the page interval.

また、第6図(b)に示すようページ間隔m2が広(、
Ll+L2以上である場合には、データの転送は第7図
(b)に示すようになる。即ち、各ページの間隔はm2
−L+に比例した処理時間となる。このように各ページ
の間隔を広く取ることによって各ページの間のホスト計
算機の処理時間を広くとることができる。すなわち、ペ
ージ間隔を広(設定すれば、ホスト処理が終わった後、
次のページを読出すといったデータ転送方式も実行でき
ることになる。本発明によれば、ホスト計算機側は連続
したページとページの間隔を自由に設定でき、応用に通
したページ間隔を最適化して設定することにより効率の
良い磁気バブルメモリ装置の運用が可能となる。本発明
では、このように、総ビット数Mとページ間隔mを入力
し、定数テーブルを書換えて相対ページアドレスから絶
対テーブルアドレスに変換する手段を持っている。この
手段の実行過程を詳細に説明するために第5図(a)、
 (bl、 (C1゜(d)の実施例を用いて説明する
Furthermore, as shown in FIG. 6(b), the page spacing m2 is wide (,
If Ll+L2 or more, the data transfer is as shown in FIG. 7(b). That is, the interval between each page is m2
-The processing time is proportional to L+. By widening the intervals between pages in this way, it is possible to increase the processing time of the host computer between each page. In other words, increase the page spacing (if you set it, after the host processing is finished,
Data transfer methods such as reading the next page can also be executed. According to the present invention, the host computer side can freely set the interval between successive pages, and by optimizing and setting the page interval throughout the application, efficient operation of the magnetic bubble memory device becomes possible. . The present invention thus has means for inputting the total number of bits M and the page interval m, and rewriting the constant table to convert from a relative page address to an absolute table address. To explain the execution process of this means in detail, FIG. 5(a),
(bl, (C1°(d)) will be explained using an example.

ホスト計算機より与えられる入力データは第5図(C1
に示すように総ビット数Mとページ間隔mであり、実施
例において総ビット数を10進で19(16進で13)
とし、ページ間隔を16進で07とする。この場合第5
図+8>に示すように左側の連続した相対ページOOか
ら12までのアドレス値を右側に示すような絶対ページ
アドレスに変換するようにビット重み計算手段15、ビ
ット重みテーブル14、絶対ページアドレス計算手段1
3が実行する。ビット重み計算手段15は制御手段11
を介してホスト計算機より入力データとして第5図(C
1に示すような総ビット数を16進で13、ページ間隔
07を入力し、第5図(b)に示すような定数テーブル
を作成し、ビット重みテーブル14に書き込む。
The input data given from the host computer is shown in Figure 5 (C1
As shown in , the total number of bits M and the page spacing m, and in the example, the total number of bits is 19 in decimal (13 in hexadecimal).
and the page spacing is 07 in hexadecimal. In this case the fifth
As shown in FIG. 1
3 executes. The bit weight calculation means 15 is the control means 11
Figure 5 (C
The total number of bits as shown in 1 is input in hexadecimal 13 and the page interval is 07, a constant table as shown in FIG. 5(b) is created and written in the bit weight table 14.

定数テーブル14は総ビット数13とページ間隔07か
ら計算されるビット重み値として相対ページアドレスの
各ビットに対して決まる値をテーブルの値として格納す
る。総ビット数が16進で13、ページ間隔が07であ
る場合には第5図(blに示すようになる。相対ページ
の16進の各ビットのうち下位ビットよりOビット目は
ビット重みを07とし、1ビツト目はOE、2ビツト目
は09.3ビツト目は12.4ビツト目は11の値を設
定する。即ち下位のビットよりビット重みは10進で7
.13.9.18.11の値に設定する。ビット重みテ
ーブル14に格納される第5図(blに示すような定数
テーブルを用いて絶対ページアドレス計算手段13は相
対ページの16進を2進表現した各ビットの論理1に対
応する定数テーブルに示されるビット重み値をまず加算
する。そして、第5図(d>に示すように、総ビット数
13(16進)を越えている場合には、前記総ビット数
13を減じ、小さくなるまで計算する。すなわち、与え
られた相対ページアドレスの値を7倍して10進で19
に対する剰余計算、叩ち19でわった余りを答えとする
形で絶対ページアドレスを計算する。この剰余計算はビ
ット重みを定数テーブルに格納しておき、ビット重みの
和をとって、それが総ビット数を越える場合には、総ビ
ット数を減じていくことによって実行され、本発明では
割算を含まずに簡単に実行されるようにしている。例え
ば、第5図(d)に示すように相対ページアドレスが1
6進でOBである場合にはこれを2進情報に直すと下位
の4ビツトは1011となる。定数テーブルにおいて上
位ビットよりビット3.2.1.0の重みの各ビットが
1011となる。従って論理1に対応するビット3.1
.0のそれぞれに対応する定数テーブル(b)に示すビ
ット重みの値は12、OE、07である。これらの和を
求めると16進で27となる。
The constant table 14 stores, as a table value, a value determined for each bit of the relative page address as a bit weight value calculated from the total number of bits 13 and the page interval 07. If the total number of bits is 13 in hexadecimal and the page interval is 07, it will be as shown in Figure 5 (bl).The bit weight of the Oth bit from the lower bit of each hexadecimal bit of the relative page is 07. Then, the 1st bit is set to OE, the 2nd bit is set to 9.3rd bit is set to 12.4th bit is set to 11. In other words, the bit weight is set to 7 in decimal from the lower bit.
.. Set the value to 13.9.18.11. Using a constant table as shown in FIG. 5 (bl) stored in the bit weight table 14, the absolute page address calculation means 13 calculates the hexadecimal value of the relative page into a constant table corresponding to the logical 1 of each bit expressed in binary. The indicated bit weight values are first added. Then, as shown in Figure 5 (d>), if the total number of bits exceeds 13 (hexadecimal), the total number of bits 13 is subtracted until it becomes smaller. Calculate, that is, multiply the given relative page address value by 7 to get 19 in decimal.
The absolute page address is calculated using the remainder calculated by 19 as the answer. This remainder calculation is performed by storing the bit weights in a constant table, summing the bit weights, and subtracting the total number of bits if the sum exceeds the total number of bits. It is designed to be easily executed without involving any calculations. For example, as shown in FIG. 5(d), the relative page address is 1.
If it is OB in hexadecimal, the lower 4 bits become 1011 when converted to binary information. In the constant table, each bit of the weight of bit 3.2.1.0 is 1011 from the upper bit. Therefore bit 3.1 corresponding to logic 1
.. The bit weight values shown in constant table (b) corresponding to 0 are 12, OE, and 07. The sum of these is 27 in hexadecimal.

これは13(16進)という総ビット数を越えているた
めに、13を引き、引いた値は13を越えるので更に1
3を引く。結果として01という16進の値になる。こ
れは第5図(alの対応表に示すように相対ページアド
レスOBに対応する絶対ページアドレス01であるから
、正しい値となっている。
Since this exceeds the total number of bits of 13 (hexadecimal), 13 is subtracted, and since the subtracted value exceeds 13, 1 is added.
Subtract 3. The result is a hexadecimal value of 01. This is a correct value because it is the absolute page address 01 corresponding to the relative page address OB as shown in the correspondence table in FIG. 5 (al).

以上説明したような計算方式に基づいて相対ページアド
レスは絶対ページアドレスに変換され、制御手段11を
介して磁気バブルメモリ素子に与えられ、正しい絶対ペ
ージアドレスのページから情報を読出したりあるいは書
き込むことが可能となる。
Based on the calculation method explained above, the relative page address is converted into an absolute page address, which is given to the magnetic bubble memory element via the control means 11, so that information can be read or written from the page of the correct absolute page address. It becomes possible.

〔発明の効果〕〔Effect of the invention〕

本発明は、以上説明したように、ホスト計算機より各マ
イナーループの総ビット数とページ間隔を用いて定数テ
ーブルを作成することより、ページとページの間隔を自
由に設定でき、磁気バブルメモリ装置の応用に合わせて
最適なページ間隔を設定できるという効果があり、効率
の良い磁気バブルメモリ装置の運用が可能となる効果が
ある。
As explained above, the present invention creates a constant table from the host computer using the total number of bits of each minor loop and the page spacing, so that the spacing between pages can be freely set, and the spacing between pages can be freely set. This has the effect of allowing the optimum page spacing to be set according to the application, and enables efficient operation of the magnetic bubble memory device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のページ割付変更可能な磁気バブルメモ
リ制御装置の構成ブロック図、第2図は磁気バブルメモ
リ素子の構成図、第3図は従来の磁気バブルメモリ制御
装置の構成ブロック図、 第4図は磁気バブルメモリ素子の構成図、第5図は本発
明の一実施例を説明するための図、第6図(a)、 (
blはマイナーループのページ割付全説明するためのマ
イナーループとページ間隔との対応を示す図、 第7図(al、 (b)は第4図に示すページ割付に対
応するデータ転送とホスト計算機の処理時間を示すタイ
ミングチャートである。 10・・・磁気バブルメモリ素子、 11・・・制御手段、 12・・・ホスト計算機とのインターフェイス、13・
・・絶対ページ割付アドレス計算手段、14・・・ビッ
ト重みテーブル、 15・・・ビン)illiみ計算手段。 特許出願人    富士通株式会社 本発明のへ一′;′嘗リイ寸1L丈河オErJ看厭見バ
フルメそソーMt’の#成7“ロッ7目 己 1 図 第 2 図 従来の看珠気バフルメモリ所1行的装置の#!底底口0
9712 m3図
FIG. 1 is a configuration block diagram of a magnetic bubble memory control device capable of changing page layout according to the present invention, FIG. 2 is a configuration diagram of a magnetic bubble memory element, and FIG. 3 is a configuration block diagram of a conventional magnetic bubble memory control device. FIG. 4 is a block diagram of a magnetic bubble memory element, FIG. 5 is a diagram for explaining an embodiment of the present invention, and FIG.
bl is a diagram showing the correspondence between the minor loop and the page interval to fully explain the page layout of the minor loop, and Figures 7 (al and 7) are diagrams showing the data transfer and host computer correspondence corresponding to the page layout shown in Figure 4. It is a timing chart showing processing time. 10... Magnetic bubble memory element, 11... Control means, 12... Interface with host computer, 13.
... Absolute page allocation address calculation means, 14 ... Bit weight table, 15 ... Bin) illi calculation means. Patent Applicant: Fujitsu Limited The present invention's #7"#7" of the present invention; Figure 2 Figure 2: Conventional measuring baffle memory # of single-line device #!Bottom mouth 0
9712 m3 diagram

Claims (3)

【特許請求の範囲】[Claims] (1)磁気バブルメモリ装置のデータの読み書きの制御
を実行する制御手段(11)と、 前記制御手段を介してマイナーループの総ビット数及び
ページ間隔に関する情報を入力し、相対ページアドレス
のアドレス値と相対ページアドレスから絶対ページアド
レスに変換するために必要な定数値を対応づけた定数テ
ーブルを格納する書換え可能な記憶手段(14)と、 前記書換え可能な記憶手段の前記定数テーブルの値を用
いて前記相対ページアドレスから絶対ページアドレスを
計算する手段(13)を有することを特徴とする磁気バ
ブルメモリ制御装置。
(1) A control means (11) for controlling reading and writing of data in the magnetic bubble memory device; and inputting information regarding the total number of bits of the minor loop and page spacing through the control means, and controlling the address value of the relative page address. and a rewritable storage means (14) for storing a constant table that associates constant values necessary for converting from a relative page address to an absolute page address, and using the values of the constant table of the rewritable storage means. A magnetic bubble memory control device characterized in that it comprises means (13) for calculating an absolute page address from the relative page address.
(2)前記書き換え可能な記憶手段は、相対ページアド
レスの各ビットに前記ページ間隔に対応するビット重み
の値を計算することによって対応させて定数テーブルを
作成するビット重み計算手段を有することを特徴とする
特許請求の範囲第1項記載の磁気バブルメモリ制御装置
(2) The rewritable storage means has a bit weight calculation means for creating a constant table by associating each bit of the relative page address with a bit weight value corresponding to the page interval. A magnetic bubble memory control device according to claim 1.
(3)前記ビット重み計算手段にはホスト計算機より前
記マイナーループの総ビット数およびページ間隔に関す
る情報を入力することを特徴とする特許請求の範囲第2
項記載の磁気バブルメモリ制御装置。
(3) Information regarding the total number of bits of the minor loop and the page interval is inputted to the bit weight calculation means from the host computer.
The magnetic bubble memory control device described in Section 1.
JP61042419A 1986-02-26 1986-02-26 Magnetic bubble memory controller Pending JPS62200594A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61042419A JPS62200594A (en) 1986-02-26 1986-02-26 Magnetic bubble memory controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61042419A JPS62200594A (en) 1986-02-26 1986-02-26 Magnetic bubble memory controller

Publications (1)

Publication Number Publication Date
JPS62200594A true JPS62200594A (en) 1987-09-04

Family

ID=12635543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61042419A Pending JPS62200594A (en) 1986-02-26 1986-02-26 Magnetic bubble memory controller

Country Status (1)

Country Link
JP (1) JPS62200594A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5253251A (en) * 1991-01-08 1993-10-12 Nec Corporation Switching system with time-stamped packet distribution input stage and packet sequencing output stage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5253251A (en) * 1991-01-08 1993-10-12 Nec Corporation Switching system with time-stamped packet distribution input stage and packet sequencing output stage

Similar Documents

Publication Publication Date Title
US3544973A (en) Variable structure computer
US4835675A (en) Memory unit for data tracing
US4115855A (en) Buffer memory control device having priority control units for priority processing set blocks and unit blocks in a buffer memory
JPH065513B2 (en) Memory system
US3806881A (en) Memory arrangement control system
JPS6234133B2 (en)
JPH0146891B2 (en)
JP2003084751A5 (en)
CA1227585A (en) Raster scan digital display system with digital comparator means
KR930004669B1 (en) Semiconductor memory device with serial access memory
US3737871A (en) Stack register renamer
JPS62200594A (en) Magnetic bubble memory controller
US3435420A (en) Contiguous bulk storage addressing
JPH04147493A (en) Semiconductor memory
JPS58149556A (en) Parallel processing device
JPH0549991B2 (en)
JPS6168636A (en) Data processor
JPH09231347A (en) Image processor
JPS63503101A (en) data storage and transfer equipment
JPH01189092A (en) Bit access memory device
JP2001093800A (en) Electron beam lithography equipment
JPS633372A (en) Picture retrieving and display system
JPS63142446A (en) Address generating system
JPS58116860A (en) Longitudinal and lateral converting circuit for image array of image memory system
JP2509981B2 (en) Virtual storage controller