JPS6218730A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS6218730A
JPS6218730A JP60158603A JP15860385A JPS6218730A JP S6218730 A JPS6218730 A JP S6218730A JP 60158603 A JP60158603 A JP 60158603A JP 15860385 A JP15860385 A JP 15860385A JP S6218730 A JPS6218730 A JP S6218730A
Authority
JP
Japan
Prior art keywords
film
seeding
laterally
chips
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60158603A
Other languages
Japanese (ja)
Inventor
Takeo Yoshikawa
吉川 武夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60158603A priority Critical patent/JPS6218730A/en
Publication of JPS6218730A publication Critical patent/JPS6218730A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Dicing (AREA)

Abstract

PURPOSE:To simplify a manufacturing process by disposing a seeding unit at the position corresponding to a scribing line of a device to form a laterally epitaxial film, forming an element and then dicing to divide into chips. CONSTITUTION:An Si oxide film 2 is formed on the surface of a semiconductor substrate 1, and the hole 3 of the film 2 is formed at the portion corresponding to a scribing line. A seeding unit 4 is formed in the hole 3. Then, an Si is epitaxially grown as a seed of the unit 4. The epitaxial growth is advanced longitudinally and laterally from the unit 4, the growths from the adjacent units 4 meet one another to form a laterally epitaxially grown film 5 on the film 2. Thereafter, an element separating region 6 and a field insulating film 7 are formed on the film 5, and the element is formed. The thus constructed device is diced along the scribing line 13 disposed with the units 4 to separate to chips. According to said method, the etching of the units 4 can be eliminated.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にSo 1 
 (Silicon On In5ulator)デバ
イスの製造方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for manufacturing a semiconductor device.
(Silicon On In5ulator) Device manufacturing method.

〔従来の技術〕[Conventional technology]

従来、この種のSOIデバイスの製造方法として横方向
エピタキシャル成長(E L O: Epitaxia
lLateral Overgrowth)プロセスが
提案されている。
Conventionally, this type of SOI device has been manufactured using lateral epitaxial growth (ELO).
1Lateral Overgrowth) process has been proposed.

このプロセスの概要は次の通りである。The outline of this process is as follows.

先ず、半導体基板上に設けた酸化シリコン膜に開口部を
開設し、この開口部を通してCVD法によるシーディン
グを行う。その後、酸化シリコン膜の高さまでシリコン
を縦方向に成長させ、更にこの縦方向の成長とともに酸
化シリコン膜上を横方向に成長させる。この横方向の成
長を、隣接する各シーディングからの成長層が互いに出
会うまで行い、シリコンエピタキシャルの連結膜、即ち
ELO膜を形成する。
First, an opening is formed in a silicon oxide film provided on a semiconductor substrate, and seeding is performed through the opening by the CVD method. Thereafter, silicon is grown vertically up to the height of the silicon oxide film, and along with this vertical growth, silicon is grown horizontally on the silicon oxide film. This lateral growth is performed until the grown layers from each adjacent seeding meet each other to form a silicon epitaxial interconnect film, ie, an ELO film.

次いで、このELO膜にトランジスタ等の素子を通常の
不純物拡散プロセスで行った後、前記シーディング部に
相当する位置のELO膜をエツチングし、このエツチン
グ表面を酸化して絶縁膜を形成する。そして、この絶縁
膜の中にポリシリコンを充填して分離領域を構成し、更
にこの部分の盛り上がりを補正して全体を平坦化するた
めにガラス膜等を被着し、その上で金属配線用のメタラ
イズを行ってSOIデバイスを構成している。
Next, elements such as transistors are formed on this ELO film by a normal impurity diffusion process, and then the ELO film at a position corresponding to the seeding portion is etched, and the etched surface is oxidized to form an insulating film. Then, this insulating film is filled with polysilicon to form an isolation region, and a glass film or the like is applied to correct the protrusion in this part and flatten the whole, and then a metal wiring layer is formed. The SOI device is constructed by metallizing.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のSOIデバイスでは、シーディング部を
素子単位或いは素子グループ単位の分離領域の位置に対
応して配設しているため、メタライズの前にはシーディ
ング部をエツチングしかつこれを絶縁処理する工程と、
その後の平坦化の工程とを必ず実施する必要があり、こ
のためプロセスの複雑化、長時間化及びコストアップを
招くという問題が生じている。特に、比較的高い耐圧の
素子形成には、厚いELO膜を必要とするが、この厚い
ELO膜の除去には多大の時間を必要としている。
In the above-mentioned conventional SOI device, the seeding portion is arranged corresponding to the position of the isolation region for each element or element group, so the seeding portion is etched and insulated before metallization. The process of
A subsequent planarization step must be carried out, which poses problems of complicating the process, lengthening the time, and increasing costs. In particular, a thick ELO film is required to form a device with a relatively high breakdown voltage, but removing this thick ELO film requires a large amount of time.

なお、今日では比較的大面積で良質のELO膜が得られ
るようになっており、素子単位或いは素子グループ単位
にシーディングを行うことは必ずしも要求されない。
Incidentally, it is now possible to obtain a high-quality ELO film with a relatively large area, and it is not necessarily required to perform seeding on a device-by-device basis or a device-group basis.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の半導体装置の製造方法は、シーディング部のエ
ツチング及びその後の平坦化工程を省略して製造プロセ
スの簡易化を図るために、デバイスのスクライブ線領域
に相当する位置にシーディング部を配置してELO膜を
形成し、所定の素子を形成した後に前記スクライブ線領
域にダイシングを施してチップに分割形成する工程を有
している。
In the semiconductor device manufacturing method of the present invention, the seeding portion is placed at a position corresponding to the scribe line area of the device in order to simplify the manufacturing process by omitting the etching of the seeding portion and the subsequent planarization step. After forming an ELO film and forming a predetermined element, the scribe line region is diced to form the chips separately.

〔実施例〕〔Example〕

次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図乃至第4図は本発明の製造方法を示すもので、そ
の製造工程の断面図である。
1 to 4 show the manufacturing method of the present invention, and are sectional views of the manufacturing process.

先ず、第1図のように、シリコン等の半導体基板1の表
面に所定の膜厚の酸化シリコン膜2を形成し、そのチッ
プサイズに対応する箇所、つまりスクライブ線に相当す
る箇所に前記酸化シリコン膜2の開口部3を形成する。
First, as shown in FIG. 1, a silicon oxide film 2 of a predetermined thickness is formed on the surface of a semiconductor substrate 1 made of silicon, etc., and the silicon oxide film 2 is deposited on a portion corresponding to the chip size, that is, a portion corresponding to a scribe line. An opening 3 in the membrane 2 is formed.

そして、この開口部3内にCVD法によってN−のシリ
コンを成長させ、これをシーディング部4として形成す
る。このシーディング部4は酸化シリコン膜2の厚さに
略等しく形成する。
Then, N- silicon is grown in this opening 3 by the CVD method to form a seeding part 4. This seeding portion 4 is formed to be approximately equal in thickness to the silicon oxide film 2 .

次いで、第2図のように、前記シーディング部4を核と
してシリコンをエピタキシャル成長させる。エピタキシ
ャル成長は、シーディング部4から縦方向および横方向
に進行され、隣接するシーディング部4からの成長が互
いに出会うことにより、シリコンの連続膜であるエピタ
キシャル成長層(N−) 、つまりELo膜5が前記酸
化シリコン膜2上に形成される。このELO膜5は、横
方向成長であるから多結晶化することはない。
Next, as shown in FIG. 2, silicon is epitaxially grown using the seeding portion 4 as a nucleus. Epitaxial growth progresses in the vertical and horizontal directions from the seeding part 4, and as the growth from adjacent seeding parts 4 meet each other, the epitaxial growth layer (N-), which is a continuous film of silicon, that is, the ELo film 5 is formed. It is formed on the silicon oxide film 2. Since this ELO film 5 is grown laterally, it does not become polycrystalline.

しかる上で、前記ELO膜5に、選択酸化法や近年提案
されている溝型絶縁分離法によって素子分離領域6およ
びフィールド絶縁膜7を形成して素子単位や素子グルー
プ単位での絶縁分離を施すとともに、通常の不純物層拡
散技術によって素子を形成し、これら素子を電気接続す
る金属配線をメタライズ技術によって形成する。第3図
では、素子にバイポーラ素子を構成しており、図におい
て8はN3埋込層、9はP′″ベース、10はN4コレ
クタ、11はN′″エミッタであり、12は夫々の電極
である。
Then, an element isolation region 6 and a field insulating film 7 are formed on the ELO film 5 by a selective oxidation method or a groove-type isolation method that has been proposed in recent years, and insulation isolation is performed in each element or element group. At the same time, elements are formed using a normal impurity layer diffusion technique, and metal wiring for electrically connecting these elements is formed using a metallization technique. In Fig. 3, the device is configured as a bipolar element, in which 8 is an N3 buried layer, 9 is a P'' base, 10 is an N4 collector, 11 is an N'' emitter, and 12 is the respective electrode. It is.

そして、このように構成されたデバイスは、前記シーデ
ィング部4が位置しているスクライブ線13に沿ってダ
イシングされ、第4図のように各チップに切断分離され
る。このダイシングによって、既にその任務を終えたシ
ーディング部4が切断除去される。P/Wはダイシング
前後のいずれでもよいことは明らかである。
The device thus constructed is diced along the scribe line 13 where the seeding section 4 is located, and separated into chips as shown in FIG. 4. By this dicing, the seeding portion 4 that has already completed its mission is cut and removed. It is clear that P/W can be set before or after dicing.

以上の製造方法により構成されたデバイスは、シーディ
ング部4がスクライブ線13に位置しており、ダイシン
グによって除去されるので、シーディング部4に対する
従来のようなエツチング処理や、シーディング部4を含
めたデバイス全面の平坦化処理は全く不要としながらも
、平坦性が良好でかつ絶縁分離性の高いデバイスを得る
ことができる。このため、良質のSOIデバイスの製造
が可能とされるとともに、これらの処理を省略したこと
により製造プロセスの簡易化を図り、かつプロセス時間
の短縮及びコストの低減を図ることができる。
In the device constructed by the above manufacturing method, the seeding part 4 is located on the scribe line 13 and is removed by dicing. It is possible to obtain a device with good flatness and high insulation isolation while eliminating the need for flattening the entire surface of the device. Therefore, it is possible to manufacture a high-quality SOI device, and by omitting these treatments, it is possible to simplify the manufacturing process, shorten process time, and reduce costs.

ここで、前記実施例ではバイポーラ素子を構成した例を
説明したが、MO3型素子の場合にも同様に適用できる
ことは言うまでもない。
Here, in the above embodiment, an example was explained in which a bipolar element was constructed, but it goes without saying that the present invention can be similarly applied to an MO3 type element.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、デバイスのスクライブ線
に相当する位置にシーディング部を配置してELO膜を
形成し、このELO膜に素子を形成した後にシーディン
グ部を含むスクライブ線に沿ってダイシングしてチップ
に分割形成しているので、シーディング部をエツチング
除去するための処理や、シーディング部を含むデバイス
面の平坦化処理の各工程を省略することができ、良質の
Solデバイスの製造を可能とし、かつプロセスの簡易
化、短時間化及びコスト低減を図ることができるという
効果がある。
As explained above, in the present invention, an ELO film is formed by arranging a seeding portion at a position corresponding to a scribe line of a device, and after forming an element on this ELO film, a seeding portion is placed at a position corresponding to a scribe line of a device. Since it is divided into chips by dicing, it is possible to omit the steps of etching away the seeding part and flattening the device surface including the seeding part, resulting in high-quality Sol devices. This has the effect of enabling manufacturing, simplifying the process, shortening the time, and reducing costs.

【図面の簡単な説明】[Brief explanation of drawings]

第1図乃至第4図は本発明の半導体装置の製造方法を工
程順に示す断面図である。 工・・・半導体基板、2・・・酸化シリコン膜、3・・
・開口部、4・・・シーディング部、5・・・ELO膜
、6・・・素子分離領域、7・・・フィールド絶縁膜、
8・・・N゛埋込層、9・・・P“ベース、10・・・
N+コレクタ、11・・・N“エミッタ、12・・・電
極、13・・・スクライブ線。
1 to 4 are cross-sectional views showing the method of manufacturing a semiconductor device according to the present invention in order of steps. Engineering...Semiconductor substrate, 2...Silicon oxide film, 3...
・Opening part, 4... Seeding part, 5... ELO film, 6... Element isolation region, 7... Field insulating film,
8...N'' buried layer, 9...P'' base, 10...
N+ collector, 11...N'' emitter, 12... electrode, 13... scribe line.

Claims (1)

【特許請求の範囲】[Claims] 1、半導体基板のスクライブ線に相当する位置において
前記半導体基板の表面に形成した絶縁膜を開口し、この
開口内にシーディング部を形成する工程と、このシーデ
ィン部を核とした横方向エピタキシャル成長法によって
前記絶縁膜上にエピタキシャル成長層を形成する工程と
、このエピタキシャル成長層に回路素子を構成する工程
と、前記スクライブ線に沿ってダイシングを施してチッ
プに分割する工程とを備えることを特徴とする半導体装
置の製造方法。
1. A process of opening an insulating film formed on the surface of the semiconductor substrate at a position corresponding to a scribe line of the semiconductor substrate and forming a seeding part in this opening, and a lateral epitaxial growth method using this seeding part as a core. a step of forming an epitaxially grown layer on the insulating film, a step of forming a circuit element on the epitaxially grown layer, and a step of dividing the semiconductor into chips by dicing along the scribe line. Method of manufacturing the device.
JP60158603A 1985-07-17 1985-07-17 Manufacture of semiconductor device Pending JPS6218730A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60158603A JPS6218730A (en) 1985-07-17 1985-07-17 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60158603A JPS6218730A (en) 1985-07-17 1985-07-17 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS6218730A true JPS6218730A (en) 1987-01-27

Family

ID=15675305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60158603A Pending JPS6218730A (en) 1985-07-17 1985-07-17 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS6218730A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03184360A (en) * 1989-12-13 1991-08-12 Canon Inc Manufacture of semiconductor device
WO2022270309A1 (en) * 2021-06-21 2022-12-29 京セラ株式会社 Semiconductor device manufacturing method and manufacturing device, semiconductor device and electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03184360A (en) * 1989-12-13 1991-08-12 Canon Inc Manufacture of semiconductor device
WO2022270309A1 (en) * 2021-06-21 2022-12-29 京セラ株式会社 Semiconductor device manufacturing method and manufacturing device, semiconductor device and electronic device

Similar Documents

Publication Publication Date Title
JPH0824161B2 (en) Method for manufacturing polycrystalline sidewall contact semiconductor device
JPH03114233A (en) Vertical type mos fet and its manufacture
JPH06334030A (en) Semiconductor device and its manufacture
US4751561A (en) Dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer
US4685199A (en) Method for forming dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer
JPS6218730A (en) Manufacture of semiconductor device
JPH01251635A (en) Dielectric isolation type semiconductor device
JPS61172346A (en) Semiconductor integrated circuit device
JPS58159348A (en) Separation of semiconductor device
JP3128996B2 (en) Semiconductor memory device
US20080197443A1 (en) Semiconductor Substrate Comprising a Pn-Junction and Method For Producing Said Substrate
JP3189387B2 (en) Method for manufacturing semiconductor device
JPS6286860A (en) Polycrystalline side wall contact transistor and manufactureof the same
JPS59186340A (en) Manufacture of complementary type dielectric isolation substrate
KR940007462B1 (en) Pseudo soi semiconductor device and method of making the same
JPS61139063A (en) Semiconductor device and manufacture thereof
JPH01214064A (en) Insulated gate field effect transistor and its manufacture
JPS5984543A (en) Bipolar integrated circuit device and its manufacture
JPS5951545A (en) Semiconductor device
JPH06188307A (en) Semiconductor device
JPH05283617A (en) Semiconductor device and manufacture thereof
JPS62219916A (en) Manufacture of semiconductor device
JPH01238033A (en) Dielectric isolation type semiconductor substrate and its manufacture
JPH05218187A (en) Fabrication of semiconductor substrate
JPH01179341A (en) Composite insulated and isolated substrate and its manufacture