JPS62183264A - 記録走査密度変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ファクシミリ等の画像伝送手段などに用いら
れる記録走査密度変換回路に関する。

従来の技術 ファクシミリ同志の通信では、通常、送信装置側の主・
副走査密度と、受信装置側の主・副走査密度とを一致さ
せるようにしている。

しかしこれでは、１つのファクシミリで通信できれ相手
側の数が限られてしまう。そこで、ファクシミリのうち
のあるものでは、第４図に示すように主走査密度８　ｄ
ｏｔ／ｍｍ、副走査密度４本／ｍｍの送信装置Ａからの
送信信号や主走査密度４　ｄｏｔ／ｍｍ、副走査密度４
本／ｍｍの送信装置Ｂからの送信信号を主走査密度８ｄ
ｏｔ／ｍｍ、副走査密度８本／ｍｍの受信装置Ｃで受け
ることができるように、第５図に示すように送信装置Ａ
側からの送信信号を受けるために必要なＡ側受信器１、
副走査方向密度２倍器３と、送信装置Ｂ側からの送信信
号を受けるだめに必要なり側受信器２、主走査方向密度
２倍器４−１副走査方向密度２倍器５とを受信装置Ｃに
設けている。この場合、送信装置Ａからの送信信号はＡ
側受信器ｌを通って副走査方向密度２倍器３に供給され
、ここで１ラインが２度書き等により疑似信号を内挿し
、副走査密度８本／百の信号に変換される。また、送信
装置Ｂからの送信信号はＢ側受信器２を通って主走査方
向密度２倍器４に供給され、ここでこの送信信号の画像
・信号が１画素ずつ離されて各画素間に空画素が形成さ
れ、とれらの各空画素が、その右隣り　（まだは左隣り
）にある画素で埋められる。次いで、このような手法で
主走査密度が８ｄｏｔ／ｍｍにされた前記画像信号はこ
の主走査方向密度２倍器４から副走査方向密度２倍器５
に供給され、ここで１ラインが２度書きされて８本／ｌ
′ｒＩｍの副走査密度を持つ信号に変換される。

発明が解決しようとする問題点 ところで、前記主走査方向密度２倍器４、副走査方向密
度２倍器３．５のような従来の記録走査密度変換回路は
、主走査方向、副走査方向の密度を整数倍だけ変換する
ことができるのみで、これを非整数倍に密度変換するこ
とができなかった。

つまり、この記録走査密度変換回路では主走査方向ある
いは副走査方向で４　ｄｏｔ（ホ）／ＩＴＩＩＴ＋の走
査密度を持つ送信装置からの画像信号を４．７　ｄｏｔ
（ホ）／ｆｆｆｆｎの走査密度を持つ受信装置で記録さ
せたシする非整数倍的な内挿処理や８　ｄｏｔ（ホ）７
ｍｍの走査密度を持つ送信装置からの画像信号を５　ｄ
ａｔ（ホ）７ｍの走査密度を持つ受信装置で記録させた
りする非整数倍的なまびき処理を行なうことができなか
った。また従来の記録走査密度変換回路では、１ライン
の２度書きや画素の２度書きなどによって走査密度を変
換しているので、システム全体のＭＴＦ劣化を起こし、
良好な画質を得にくいという問題があった。

これらの問題は、画像の処理系がデジタルで構成され、
しかも回路をなるべく簡素化しているために起こるもの
であるから、大容量メモリや高速演算回路等を用いて大
規模な画像処理回路を構成し、これによってこれらの問
題を解決することも考えられるが、この場合には低コス
ト化および省スペース化を計ることができなくなってし
まう。

本発明は上記の事情に鑑み、小規模な回路構成によって
、ライン及び画素の内挿処理、まびき処理などを、非整
数倍的に行う事ができる。記録走査密度変換回路を提供
することを目的としている。

問題点を解決するための手段 この目的を達成するためこの発明では、入力画像信号の
走査密度と出力側にある装置の走査密度との比に応じた
幅で分割信号を出力する分割信号発生手段と、前記分割
信号で示される区間単位で前記入力画像信号を積分して
前記各区間毎の積分値に応じた値を持つ信号を生成し、
この信号を記録走査側の各区間の信号として出力する積
分・補正手段とを備えたことを特徴としている。

作用 このような手段によりこの発明では、送信装置側の走査
密度と受信装置側の走査密度とに応じた幅単位で、前記
送信装置側からの画像信号を積分して各区間単位の積分
値を求め、この各積分値に応じた画素信号を生成して、
これらの画素信号の列を画像信号として出力するように
している。

実施例 第１図は本発明による記録走査密度変換回路の一実施例
を示すブロック図である。この図に示す回路は、送信装
置側から送られて来た信号を復調して得られる走査密度
αの画像信号８１を走査密度βの画像信号Ｓ’１８に変
換するものであり、主回路７と、変換動作制御回路８と
、分割動作制御回路９とを備えて構成されている。

主回路７は前記画像信号Ｓ１を一旦アナログ信号に変換
してこれをＶ／Ｆ変換（電圧／周波数変換）し、この後
とのＶ／Ｆ変換結果を前記走査密度αと走査密度βとの
比に応じて時分割積分し、これによって得られる各積分
結果から画像信号Ｓ１８の各画素情報を生成するもので
あり、フレームメモリ群１０と、Ｄ／Ａ　（デジタル・
アナログ）コンバータ１１と、ｖ／Ｆコンバータ１２と
、カウンタ１３と、ラッチ回路１４と、除算器１５と、
画像メモリ１６とを−備えている。カラーの場合、フレ
ームメモリ群１０は、前記画像信号Ｓ１の赤色信号、緑
色信号、青色信号を各々１フレ一ム分ずつ記憶するＲ色
フレームメモリ１７と、Ｇ色フレームメモ１月８トＢ色
フレームメモリ川とを有するものであり、そのＷＥ　　
（ライト・イネーブル）端子にメモリライトパルスＳ２
が供給されたとき前記画像信号Ｓ１を取り込んで、これ
をその１Ｎ−Ｗ−ＡＤＲ（リード・ライトアドレス）端
子に供給されているアドレス信号Ｓ３が示す番地に記憶
する。この場合、前記ライトパルスＳ２に対応して前記
アドレス信号Ｓ３は送信側からの信号が面順次・線順次
・点順次であるかに対応して変化する。又、このアドレ
ス信号Ｓ３は上位２ピツトで１ｌ−Ｇ−Ｂが指定される
ようになっているので、前記ＷＥ端子に３フレ一ム分の
ライトパルスＳ２が供給された時点で、前記フレームメ
モリ群７はカラー画像を１フレ一ム分記憶する。またこ
のフレームメモリ群１０はその几Ｅ　（リード・イネー
ブル）端子にリードパルスＳ４が供給されれば、前記Ｒ
−Ｗ−ＡＤ几端子に供給されているアドレス信号Ｓ３が
示す番地内の情報を読み出す。この場合、密度変換する
方向が主走査方向であれば、前記アドレス信号Ｓ３が順
次インクリメントされるから、メモリの低い番地から読
み出され画像信号Ｓ１が書き込まれたときと同じ順序で
読み出され、これが信号Ｓ５としてＤ／Ａコンバータ１
１に供給される。また、密度変換する方向が副走査方向
であれば、前記アドレス信号Ｓ３が１ライン単位で値が
増化するから前記画像信号Ｓ１の１番目の画素、（ｎ＋
１）番目の画素、　（２ｎ＋１）番目の画素、・・・・
・・、２番目の画素、（ｎ＋２）番目の画素、（２ｎ　
＋　２）番目の画素、・・・Ｎ番目の画素が順次読み出
され、これが信号Ｓ５として前記Ｄ／Ａコンバータ１１
に供給される。ただし、ｎは送信側の信号１ライン画素
数の画素数、Ｎは最終番地である。Ｄ／Ａコンバータ１
１は前記信号Ｓ５をＤ／Ａ変換するものであり、この出
力は信号Ｓ６としてＶ／Ｐコンバータ１２に供給される
。Ｖ／Ｆコンバータ１２は前記信号Ｓ６の電圧値に応じ
た周波数で発振してパルスＳ７を出力するものであり、
このパルスＳ７はカウンタ１３に供給される。カウンタ
１３はクリアされた直後に前記パルスＳ７の計数を開始
するものであり、そのクリア端子に次のカウンタクリア
パルスＳ９が供給される直前の計数結果を信号８１０と
して出力してランチ回路１４に供給し、この後、計数結
果を零にクリアする。この場合、前記各カウンタロード
パルスＳ９の間隔（長さ）Ｗｌは第２図（Ａ）に示す如
く、前記信号Ｓ５の１ビツト長（１画素長）Ｗ２のα／
β倍に設定されているので、カウンタ１３によって得ら
れる信号Ｓ１０は第２図（Ｂ）に示す如く前記画像信号
８１の各ビットを長さＷｌで積分したものになる。ラッ
チ回路１４は、前記カウンタロードパルスＳ９と同期し
て出力されるラッチタイミングパルスＳｌｌで前記信号
８１０をラッチするものであり、このラッチ結果は、信
号Ｓ１２として除算器１５に供給される。除算器１５は
記録走査密庫によって定まる除算値信号８１３によって
示される値（除算値）で前記信号８１２が示す値（積分
値）を除算し、これによって前記積分値を階調に比例し
た相対的分布に変換するものであり、前記除算値が記録
走査幅Ｗｌに比例した値であれば、第２図（ｃ）に示す
ように前記積分値を長さＷＩＸＯで割って平均化しただ
けの値ｈ０、ｈ４、・・・が信号Ｓ１４として画像メモ
リ１６に供給される。また前記除算値が長さＷｌを印字
濃度によって補正したものであれば、前記積分値を印字
濃度で補正した平均値が信号８１４として前記画像メモ
１Ｊ１６に供給される。画像メモリ托は、そのＷＥ　（
ライト・イネーブル）端子にメモリライトパルス８１５
が供給されたとき、前記信号８１４を取り込んで、これ
をその几・Ｗ−ＡＤＲ（リード・ライト・アドレス）端
子に供給されているアドレス信号８１６が示す番地に記
憶し、その几ｇ（ＩＪ−ド・イネーブル）端子にリード
パルス８１７が供給されたとき前記アドレス信号８１６
で示される番地に記憶されている情報を読み出すもので
あり、この読み出された情報は画像信号８１８として出
力される。書き込みの場合、このアドレス信号８１６は
前記アドレス信号Ｓ３と同様に密度変換方向によって、
１ビット単位で順次インクリメントされたり、全ライン
数単位で順次インクリメントされたりするから、前記フ
レームメモリ群１０で行と列が変換された場合でも前記
画像信号８１８はライン順に並べられたものとなる。

また前記変換動作制御回路８は、前主回路７の密度変換
動作を制御するものであり、送信側サンプリング周波数
設定器２０と、パルス発生器２１と、メモリアドレス指
定カウンタ２２と、発振器２３と、メモリアドレス指定
カウンタ２４とを備えて構成されている。送信側サンプ
リング周波数設定器２０は、送信装置側が出力する信号
の周波数と一致した周波数を設定するものであり、この
周波数を示す値は信号Ｓ２０としてパルス発生器２１に
供給される。

パルス発生器２１は前記信号８２０で示される周波数（
サンプリング周波数）で発振してカウンタパルス８２１
および前記ライトパルスＳ２を発生子るものであり、前
記カウンタパルス８２１はメモリアドレス指定カウンタ
２２に供給され、また前記ライトパルスＳ２はフレーム
メモリ群１０に供給される。

メモリアドレス指定カウンタ２２は前記カウンタパルス
８２１が供給されたときには、送信側の送信方法が面順
次・線順次・点順次の何れであるかに対応してアドレス
の指定を行う。また、カウンタパルスＳ４が供給された
ときには、密度変換方向が主走査方向である場合、計数
結果を”１″ずつインクリメントし、密度変換方向が副
走査方向であるとき計数結果を１ライン単位でインクリ
メントするものであり、このインクリメント動作により
得られた計数結果はアドレス信号Ｓ３として前記フレー
ムメモリ群１０に供給される。つまり、これら送信側サ
ンプリング周波数設定器２０、パルス発生器２１、メモ
リアドレス指定カウンタ２２によって前記フレームアド
レス群１０のライトタイミングが制御される。また前記
発振器２３は密度変換時には走査密度α、βに応じた周
波数ｆ、で発振して前記リードパルスＳ４を発生し、密
度変換結果の出力時には走査密度βに応じた周波数ｒ２
で発振して前記リードパルス８１７を発生するものであ
り、前記リードパルスＳ４は前記フレームメモリ群１０
、メモリアドレス指定カウンタ２２に供給され、また前
記リードパルス８１７は前記画像メモリ１６、メモリア
ドレス指定カウンタ２４に供給される。この場合、前記
周波数ｆ１を低い値にすれば、前記Ｖ／Ｆコンバータ１
２の発振周波数を高くしなくともカウンタ１３の積分値
を大きくでき、積分精度を高めることができる。また、
前記メモリアドレス指定カウンタ２４はメモリアドレス
指定カウンタパルス８２２が供給されたときには、密度
変換方向が主走査方向である場合においては計数結果を
１”ずつインクリメントし、また密度変換方向が副走査
方向である場合において前記メモリアドレス指定カウン
タパルス８２２が供給されたときには計数結果を全ライ
ン数単位、つまり１フレームのライン数がｍ本のときに
は”　ｍ　”ずつインクリメントするものであり、この
インクリメント動作によって得られた新たな計数結果は
アドレス信号８１６として前記画像メモリ１６に供給さ
れる。また、前記メモリアドレス指定カウンタ２４は前
記リードパルス８１７が供給されたときには記録側の受
信方法が線順次・面順次・点順次の何れであるかに対応
してアドレス信号８１６を出力する。前記分割動作制御
回路９は、前記主回路７の積分区間を制御するものであ
り、記録走査密度設定器２５と、分割パルス発生器２６
とを備えて構成されている。記録走査密度設定器２５は
記録側の走査密度、つまり走査密度βが設定されている
ものであり、この走査密度βを示す値は信号８２３とし
て分割パルス発生器２６に供給されるとともに、前記走
査密度βと印字濃度とに対応した値は除算値信号８１３
として前記除算器１５に供給される。分割パルス発生器
２６は前記周波数ｆ１の１７６倍の周波数で発振してカ
ウンタクリアパルスＳ９と、ラッチタイミングパルス８
１１と、メモリライトパルス８１５と、メモリアドレス
指定カウンタパルス８２２とを順次発生するものであり
、前記カウンタクリアパルスＳ９は前記カウンタ１３に
供給され、前記ラッチタイミングパルス８１１は前記ラ
ッチ回路１４に供給される。また前記メモリライトパル
スＳ１５は前記画像メモリ１６に供給され、前記メモリ
アドレス指定カウンタパルス８２２は前記メモリアドレ
ス指定カウンタ２４に供給される。

そしてこの場合、前記分割パルス発生器２６と前記発振
器２３とは同期するように構成されているから第２図（
Ａ）に示すように前記カウンタクリアパルスＳ９はβ個
毎に前記リードパルスＳ４のα個目と一致する。

次に、この実施例の動作を説明する。まず、送信装置側
が送信を開始すれば、これに対応してパルス発生器１９
が前記送信装置側の送信周波数と同じ周波数で発振し、
フレームメモリ群１０にライトパルスＳ２を供給すると
ともに、メモリアドレス指定カウンタ２２をインクリメ
ントさせて前記フレームメモリ群１０にアドレス信号を
供給させ、このフレームメモリ群１０のＲ色フレームメ
モＩＪ１７．０色フレームメモリ１８．８色フレームメ
モリ１９に前記送信装置側から供給される送信信号中の
赤色信号、緑色信号、青色信号を各々記憶させる二次い
で、このフレームメモリ群１０に１フレ一ム分のカラー
信号が記憶されれば、この後所定のタイミングで発振器
２３、分割パルス発生器２６が動作して、カウンタ１３
が動作するとともにフレームメモリ群１０に記憶されて
いる情報がその密度変換方向に応じて読み出され、これ
がＤ　／　Ａコンバータ１１でＤ／Ａ変換されるととも
に、このＤ／Ａ変換結果がＶ／Ｆ’：１７バータ１２で
Ｖ／Ｆ’変換され、このｖ／Ｆ変換結果がカウンタ１３
で計数される。次いで、前記カウンタ１３が計数を開始
してからの経過時間が間隔Ｗ１と一致したとき分割パル
ス発生器２６がこのカウンタ１３の計数値をラッチ回路
１４にラッチさせるとともに、該カウンタ１３をリセッ
トさせる。

そして前記ラッチ回路１４にラッチされた計数値は、除
算器１５で除算され平均化された後、メモリアドレス指
定カウンタ２４が指定した画像メモリ１６内の番地に書
き込まれる。以下上述した動作がくり返し実行される。

そして、フレームメモリ群１０に記憶されている１フレ
一ム分のカラー信号の密度変換動作が藉了すれば、この
後所定のタイミングで発振器２３がリードパイレス８１
７の出力を開始する。

これにより、主走査方向のみの変換であれば、記録側に
応じた速度、アドレス指定で、データが読み出され、又
、これについて副走査方向の変換が行われる場合は、１
．１＋ｌ、２ｎ＋１・・・・・・Ｎの順で、所定の速さ
で読み出される。

このようにこの実施例では、送信装置側からの画像信号
８１をフレームメモリ群１０に一旦蓄えた後、密度変換
方向に応じて情報を読み出すようにしているので、密度
変換方向が主走査方向であっても、副走査方向であって
も、前記画像信号Ｓ１を密度変換することができる。

また、フレームメモリ群１０から読み出した信号Ｓ５を
アナログ信号に変換するとともに、このアナログ信号を
Ｖ／Ｆ変換し、このＶ／Ｐ変換結果を送信装置側の走査
密度αと受信装置側の走査密度βとの比に応じて時分割
積分するようにしているので、前記画像信号Ｓ１を整数
倍、非整数倍することができる。

また上述した実施例では、説明を簡単にするために、Ｄ
　／　Ａ　：ｒ　ンバータ１１、Ｖ　／　Ｆ　コア　バ
ー　１’　１２の動作切替り時間を無視したが、実際に
は発振器２３がリードパルスＳ４を出力したときには、
これに応じてカウンタが予じめ決められている時間Ｔ・
だけ計数動作を停止するとともに、分割パルス発生器２
６がこの時間Ｔ０だけ遅れてカウンタクリアパルスＳ９
、ラッチタイミングパルスＳ１１、メモリライトパルス
８１５を順次出力し、以後同様にして発振器２３が時間
Ｔ、だけ遅れてリードパルスＳ４を出力して、動作の切
替り時間に起因する変換誤差が発生しないようになって
いる。

また、上述した実施例ではフレームメモリ群１０からの
信号Ｓ５をＤ／Ａコンバータ１１、Ｖ／Ｆ　：７ンバー
タ１２、カウンタ１３によって積分するようにしている
が、第３図に示すようにこの部分を積算器２７に代え、
発振器２３が間隔Ｗ１に比べてくシ返し周期の極めて短
いクロック信号ＣＬＫを出力する毎に信号Ｓ５の値を積
算（デジタル積分）し、分割ハルス発生器２６がカウン
タロードパルスＳ９を出力したときに、この積算器２７
で得られた積算値をラッチ回路１４でラッチさせて除算
器１５でこれを除算するようにしても良い。ただしこの
場合、記録走査密度設定器２５が出力する除算値信号８
１３は間隔Ｗｌ中に含まれるクロック信号ＣＬＫの数を
印字濃度で補正したものである。またこの場合、クロッ
ク信号ＣＬＫが数個ないし数十個供給される毎に積算器
２の積算値をクロック信号ＣＬＫの数で除算して、その
商ａＮと除りｂｎとを求め、これらの値を間隔Ｗ１の期
間中積算して間隔Ｗ１の平均値を求め、これをラッチ回
路１４にラッチさせるようにしても良い。こうすれば、
積算器２７０ビツト数を小さくして、かつ積算精度を上
げることができる。

発明の詳細 な説明したように本発明では、小規模な回路構成によっ
てライン及びビットの内挿、まびき処理を整数倍、非整
数倍に行う事ができる。

【図面の簡単な説明】

第１図は本発明による記録走査密度変換回路の一実施例
を示すブロック図、第２図（Ａｌ、（Ｂ）、（Ｃ）は各
々この実施例の走査密度変換動作を説明子るための図、
第３図は本発明の他の実施例を示すブロック図、第４図
はファクシミリにおける送信装置側の走査密度と、受信
装置側の走査密度との具体的な数値例を示す図、第５図
は従来の記録走査密度変換回路を説明するだめのブロッ
ク図である。 ７・・・積分・補正手段（主回路）、８・・・分割信号
発生手段（変換動作制御回路）、９・・・分割信号発生
手段（分割動作制御回路）。 代プ嘗にの氏名　弁理士　中　尾　敏　男　ほか１基筒
　２　図

Claims (1)

【特許請求の範囲】
1. 入力画像信号の走査密度と出力側にある装置の走査密度
   との比に応じた幅で分割信号を出力する分割信号発生手
   段と、この分割信号で示される区間単位で前記入力画像
   信号を積分して前記各区間毎の積分値に応じた値を持つ
   信号を生成し、この信号を前記各区間の階調信号として
   出力する積分・補正手段とを備えたことを特徴とする記
   録走査密度変換回路。