JPS62182841A - Square root arithmetic system - Google Patents

Square root arithmetic system

Info

Publication number
JPS62182841A
JPS62182841A JP21519385A JP21519385A JPS62182841A JP S62182841 A JPS62182841 A JP S62182841A JP 21519385 A JP21519385 A JP 21519385A JP 21519385 A JP21519385 A JP 21519385A JP S62182841 A JPS62182841 A JP S62182841A
Authority
JP
Japan
Prior art keywords
square root
data
bit length
bits
calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21519385A
Other languages
Japanese (ja)
Inventor
Mamoru Yamanaka
守 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Manufacturing Co Ltd filed Critical Yaskawa Electric Manufacturing Co Ltd
Priority to JP21519385A priority Critical patent/JPS62182841A/en
Publication of JPS62182841A publication Critical patent/JPS62182841A/en
Pending legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

PURPOSE:To perform the square root arithmetic at high speed by obtaining the temporary square root of data from a data table and then obtaining a real square root through the convergent calculation using a recurrence formula. CONSTITUTION:The n-bit data X<2> is supplied and the square root of upper 16 bits of the data X<2> is retrieved out of a data table. Then the lower (n-16)bits of the data X<2> are all set at 0. Thus the square root X1 of the data X<2>1 is obtained. Here the retrieved square root is shifted by (n-16)/2 bits and (n-15)/2 bits when the remaining (n-16) bits are even or odd respectively. Thus a square root X1 is obtained. In the same way, the square root X2 of the data X<2>2 is obtained when lower (n-32) bits of the data (X<2>-X<2>1) are all set at 0. Then the initial value Xe(0) of the repetitive arithmetic is set equal to (X1+X2) with a desired square root set at Xe(n). An equation I is calculated and the convergence of an equation 2 is decided. if the convergence of the equation 2 is confirmed, the Xe(n) of that time point is defined as the square root X of the data X<2>.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は平方根演算方式に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a square root calculation method.

〔従来の技術〕[Conventional technology]

従来、(L、JJ根計算のための特別なハードウェアや
演算プロセッサを持たない一般のデジタル計算機におい
てqz方根を演算する場合、データを2ビツトシフトし
ながら加算して、さらに答となるべきデータ(ただし、
計算途中ではその中間結果)を引き算してポローの有無
により答のデータを修正していく方式がとられている。
Conventionally, when calculating a qz square root on a general digital computer that does not have special hardware or arithmetic processor for (L, JJ root calculation), the data is added while shifting the data by 2 bits, and then the data to be the answer is calculated. (however,
During the calculation, the intermediate result) is subtracted and the answer data is corrected depending on the presence or absence of pollo.

第3図はこの演算方式を示すフローチャートである。テ
ンポラリレジスタTReg、ルートレジスタレジスタR
Regをクリヤし、ソースレジスタSRegに入力デー
タ(最大64ビツト)をセットする(ステップ21)、
テンポラリレジスタ丁Regの内容にソースレジスタS
Regの上位の2ビツトを加算し、ルートレジスタRR
egの内容を減算する(ステップ22)、ポローの有無
をチェックしくステップ23)、ポローが有ればテンポ
ラリレジスタTRegにソースレジスタSRegの上位
2ビツトを加算しくステップ24)、ルートレジスタR
Regを左へ1ビツトシフトしくステップ25)、ポロ
ーが無ければテンポラリレジスタTRegにソースレジ
スタSRagの上位2ビツトを加算し、ルートレジスタ
RRegの内容を減算した(ステップ2B)i、ルート
レジスタRRegを左へ1ビツトシフトしたものに1を
加算する(ステップ27)、ソースレジスタSRegt
−1ビット左ヘシフトしたものをさらに1ビツトシフト
する(ステップ28)、ステップ22からステップ2B
までの処理を32回を繰返したかチェックしくステップ
29) 、 32回繰返したところでルートレジスタR
Regに結果が得られる。
FIG. 3 is a flowchart showing this calculation method. Temporary register TReg, root register register R
Clear Reg and set input data (maximum 64 bits) in source register SReg (step 21).
Source register S is added to the contents of temporary register D Reg.
Add the upper 2 bits of Reg and add the root register RR.
Subtract the contents of eg (step 22), check whether there is a pollo (step 23), add the upper two bits of the source register SReg to the temporary register TReg if there is a pollo (step 24), root register R
Shift Reg by 1 bit to the left (step 25), and if there is no pollo, add the upper 2 bits of source register SRag to temporary register TReg, and subtract the contents of root register RReg (step 2B) i, shift root register RReg to the left Add 1 to the shifted one bit (step 27), source register SRegt
- Shift 1 bit to the left further by 1 bit (step 28), from step 22 to step 2B
Check whether the process up to this point has been repeated 32 times (Step 29). After repeating the process 32 times, the root register R
Results are obtained in Reg.

次表はソースレジスタSReg= 101101110
0とした場合の演算途中経過を示している。
The following table shows source register SReg = 101101110
It shows the progress of the calculation when it is set to 0.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

」二連した従来の方式は、加算、減算、シフト、ポロー
の判別等の基本的な演算のみで構成されるという利点は
あるものの、計算ループ回数が多く(例えば、64ビツ
トデータに対しては32回必安)、処理時間が太きくな
ってしまう(64ビツトデータの場合、Inte1社の
プロセッサ8088.5HHzで約 1.5m5ec程
度)という欠点があり、またInte1社の演算プロセ
ッサ8087を使用すると、40〜50 p−sec 
 (5HHzにて)と高速になるものの、8087を使
うため大幅なコストアップになるという欠点がある。他
の平方根演算方式として特公昭59−2055. RO
Mを用いたもの(特開昭58−121449)があるが
、これはデータ長が長く(例えば84ビツト)なって許
容精度をI LSBとするような要求に対しては適さず
、ビット長に比例してROMが増えるという欠点がある
Although the conventional two-way method has the advantage of consisting only of basic operations such as addition, subtraction, shift, pollo detection, etc., it requires a large number of calculation loops (for example, for 64-bit data, The disadvantage is that the processing time is longer (for 64-bit data, it takes about 1.5m5ec with Intel1's processor 8088.5Hz), and if you use Intel1's processor 8087, it will take longer. , 40-50 p-sec
Although it is faster (at 5 Hz), it has the disadvantage of using 8087, resulting in a significant increase in cost. Another square root calculation method is the Japanese Patent Publication No. 59-2055. R.O.
There is a method using M (Japanese Unexamined Patent Publication No. 58-121449), but this is not suitable for a request where the data length is long (e.g. 84 bits) and the permissible accuracy is I LSB. The drawback is that the ROM increases proportionally.

本発明の目的は、特別なハードウェアを追加することな
く、平方根の演算を高速に行なう平方根演算方式を提供
することである。
An object of the present invention is to provide a square root calculation method that can perform square root calculations at high speed without adding special hardware.

〔問題点を解決するためのL段〕[L stage for solving problems]

本発明の一+i−力根演算方式は、所定のビット長のデ
ータに対するqi方根のデータテーブルと、前記所定の
ビット長以にのビット長を有し、41方根を求めるべき
原データの上位の前記所定のビット長のデータの平方根
を、原データの上位から前記所定ビット長を除いた残り
のビット長の偶数/奇数に応じて前記データテーブルか
ら索引し、さらに索引した平方根を前記残りのビット長
の半分のビット長だけ上位にシフトすることにより原デ
ータの仮の平方根を求める手段と、前記仮の平方根を初
期値として収束計算により原データの平方根を求める手
段を有する。
The 1+i-force root calculation method of the present invention has a data table of qi square roots for data of a predetermined bit length, and a data table of the original data whose bit length is equal to or larger than the predetermined bit length and for which the 41 square root is to be calculated. The square root of the upper predetermined bit length data is indexed from the data table according to the even/odd number of the remaining bit length after removing the predetermined bit length from the upper order of the original data, and the indexed square root is then indexed as the remaining bit length. means for obtaining a temporary square root of the original data by shifting the bit length upward by a bit length that is half the bit length of , and means for calculating the square root of the original data by convergence calculation using the temporary square root as an initial value.

本発明の他の平方根演算方式は、所定のビット長のデー
タに対する平方根のデータテーブルと、前記所定のビッ
ト長の2倍以」二のビット長を有し、平方根を求めるべ
き原データの上位の前記所定のビット長のデータの平方
根を、原データの」二位から前記所定ビット長を除いた
第1の残りのビット長の偶数/奇数に応じて前記データ
テーブルから索引し、さらに原データから前記上位の所
定ビット長データを除いた下位データの上位前記所定の
ビット長のデータの平方根を原データの上位から前記所
定のビット長の2倍のビット長を除いた第2の残りのビ
ット長の偶数/奇数に応じて前記データテーブルから索
引し、このようにデータテーブルから索引した両平方根
を各々第1及び第2の残りのビット長の半分のビット長
だけ上位にシフトした後に加算し、原データの仮の平方
根を求める手段と、前記仮の平方根を初期値として収束
計算により原データの平方根を求める手段を有する。
Another square root operation method of the present invention has a square root data table for data of a predetermined bit length, and a bit length that is at least twice the predetermined bit length, and has a data table for square roots of data of a predetermined bit length, and has a data table for data having a square root of data having a predetermined bit length. The square root of the data of the predetermined bit length is indexed from the data table according to the even/odd number of the first remaining bit length obtained by removing the predetermined bit length from the second position of the original data, and further from the original data. A second remaining bit length obtained by removing a bit length twice the predetermined bit length from the upper order of the original data, which is the square root of the upper predetermined bit length data of the lower data excluding the upper predetermined bit length data. index from the data table according to the even/odd number of , and add both square roots thus indexed from the data table after shifting them upward by half the bit length of the first and second remaining bit lengths, It has means for calculating a temporary square root of the original data, and means for calculating the square root of the original data by convergence calculation using the temporary square root as an initial value.

〔作用〕[Effect]

このように、データテーブル用のメモリを準備する以外
、特別のハードウェアは不要であるので、一般のプロセ
ッサにおいて演算プロセッサ相当の処理時間で平方根の
演算を行なうことができる。なお、データ長が伸びても
収束計算の回数が増えるだけで、データテーブルの81
号は変わらない。
In this way, since no special hardware is required other than preparing a memory for the data table, square root calculations can be performed using a general processor in a processing time equivalent to that of an arithmetic processor. Note that even if the data length increases, the number of convergence calculations increases, and the
The number does not change.

〔実施例〕〔Example〕

次に1本発明の実施例について図面を参照して説明する
Next, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の平方根演算方式の一実施例を示すフロ
ーチャート、第2図はデータ構造を示す図である。
FIG. 1 is a flowchart showing an embodiment of the square root calculation method of the present invention, and FIG. 2 is a diagram showing a data structure.

不図示のメモリには18ビツトデータに対する平方根デ
ータのテーブル(gll郡部小数部各8ビット)が格納
されている。このデータテーブルの容jILは2X2’
7−ドX2((n−IEI)が偶数/奇数に応じてテー
ブルは別になっている)=256KBである0本実施例
はこのデータテーブルを16ビツト毎に2回索引して、
仮の平方根を求め、この仮の1i方根を初期値として演
算により平方根を求める。
A memory (not shown) stores a table of square root data for 18-bit data (8 bits for each decimal part). The capacity of this data table is 2X2'
7-dotX2 (separate tables depending on whether (n-IEI) is even/odd) = 256KB 0 In this embodiment, this data table is indexed twice for every 16 bits,
A provisional square root is found, and the square root is found by calculation using this provisional 1i square root as an initial value.

次に、第1図、第2図により木実施例の演算方式を説明
する。まず、nピッI・のデータ X2  (第2図(
1))を入力する(ステップl)0次に、データ x2
の上位16ビツトのIL方根をデータテーブルから索引
し、データx2の下位(n −16)ビットを全てOと
してデータ ×12 (第2図(2))の平方根Xlを
求める(ステップ2)、この場合、残りのビット数(n
 −16)が偶数か音数かによって、索引した平方根を
、偶数の場合(n−113)/2ビット、音数の場合(
n−15)/2ビットシフトすることによって平方根X
、となる0次に、同様にして、データ(X2− X+ 
2)(第2図(3)の上位16ビツトの平方根をデータ
テーブルから索引し、データ(X2  L 2)の下位
(n −32)ビットを全て0としたデータx22 (
第2図(4))の平方根x2を求める(ステップ3)。
Next, the calculation method of the tree embodiment will be explained with reference to FIGS. 1 and 2. First, data of npiI・X2 (Fig. 2(
1))) (Step l) 0 Next, data x2
The IL square root of the upper 16 bits of is indexed from the data table, and the square root Xl of data x12 (Figure 2 (2)) is determined by setting all the lower (n - 16) bits of data x2 to O (step 2). In this case, the number of remaining bits (n
-16) is an even number or the number of tones, the indexed square root is (n-113)/2 bits for an even number and (n-113)/2 bits for the number of tones.
By shifting n-15)/2 bits, the square root
, then in the same way, the data (X2− X+
2) (The square root of the upper 16 bits in Fig. 2 (3) is indexed from the data table, and the lower (n - 32) bits of the data (X2 L 2) are all 0, resulting in data x22 (
The square root x2 of (4) in FIG. 2 is found (step 3).

求める平方根をXe(n)として、繰り返し演算の初期
値Xe(0)= XI + X2とする(ステップ4)
Set the square root to be sought as Xe(n), and set the initial value of the repeated operation as Xe(0) = XI + X2 (Step 4)
.

(ステップ5)、この演算では、乗算を1回(Xe(n
) 2) と減算とm (Xe(n)のビット数)ビッ
トシフトおよび加算を行なう、そして、最後。
(Step 5), this operation requires one multiplication (Xe(n
) 2) Perform subtraction and m (number of bits of Xe(n)) bit shift and addition, and finally.

ければステップ5から緑返し、収束すれば、そのときの
Xe(n)がデータx2の平方根Xとなる。
If so, return to green from step 5, and if it converges, Xe(n) at that time becomes the square root X of data x2.

一般には64ビツトのデータから32ビツトの平方根を
求める場合、前述したデータテーブルを用い収束ILs
Bとしたとき3回の演算で収束する。
Generally, when calculating a 32-bit square root from 64-bit data, the convergence ILs is calculated using the data table described above.
When B, it converges in three operations.

次に、収束計算式の根拠について説明する。Next, the basis of the convergence calculation formula will be explained.

原データX2との平方根X5(0)の誤差をεとすると
X2= (Xe(0) + ε) 2= Xe(0) 
2+ 2Xe(0) * e + 62・・−(1)X
e(0) =  XI + X2 テあり、データテー
ブルノデータ構造から仮の平方根×1の少なくとも上位
8ビツトは正しいから、Xe(0)についても上位8ビ
ツトは正しいと言える。つまり、 (<2″−8−(2) ただし、Xe(0)にはさらにx2も加えているので誤
差eは一般的にはもっと小さいものと考えられる。(2
)式から(1)式を近似(ε2の項を無視)して X2 = Xe(0)  2 + 2Xe(0)  昏
 ε     ・・・(3)したがって、 この(4)式によりεを計算して、Xe(1) = X
e(0)+εとしてもよいが、一般にビット長の大きい
除算は難かしいので(4)式をさらに近似する。
If the error of the square root X5(0) with the original data X2 is ε, then X2= (Xe(0) + ε) 2= Xe(0)
2+ 2Xe(0) * e + 62...-(1)X
e(0) = XI + X2 Since the data structure of the data table shows that at least the upper 8 bits of the temporary square root x 1 are correct, it can be said that the upper 8 bits of Xe(0) are also correct. In other words, (<2''-8-(2) However, since x2 is also added to Xe(0), the error e is generally considered to be smaller. (2
) by approximating equation (1) (ignoring the term ε2), we get So, Xe(1) = X
Although e(0)+ε may be used, it is generally difficult to perform division with a large bit length, so equation (4) is further approximated.

21−I≦Xe(0) < 2”       ・・・
(5)であるので ここで、@、<εi<2ε、         ・・・
(7)(6)式より Xe(1) = Xe(0) + e、’これを一般形
にすると となり、ステップ5の式が得られる。
21-I≦Xe(0)<2”...
(5), so here @, <εi<2ε, ...
(7) From equation (6), Xe(1) = Xe(0) + e,'If this is put into general form, the equation in step 5 is obtained.

次に繰返し演算を1回行なった後で、誤差がどの程度小
さくなるかについて説明する。
Next, a description will be given of how small the error becomes after performing the iterative calculation once.

繰返し演算を1回、行なった後の誤差を考える。このと
きの誤差は(4)式での近似の誤差と(6)式での誤差
によるものである。
Consider the error after performing the iterative calculation once. The error at this time is due to the approximation error in equation (4) and the error in equation (6).

まず、(10)式についてのみ言えば、(2)式からの
近似の影響を考えると(7)式から考え、2倍程度、2
(差が大きくなる。つまり、両方あわせても誤差の大き
さは1回の演算で約1/12Bになると言える。仮に、
第1図の例で64ビツトデータ X2から32ビツトの
平方根を求めることを考えると、初期値および繰返し演
算後の誤差は ε。く2ψ゛2(初期値誤差) ε、 < 232−19(1回口計算後誤差)ε2<2
7’=L(2回口計算後、!′1差)ε3<2μm2テ
(3回目計算後誤差)e、1<20 (4回口計算後誤
差) となる、先にも述べたように、一般に誤差εは232−
9より七分小さいので(X2の効果)、3回程度の演算
で収束すると考えられる。
First, speaking only about equation (10), considering the influence of the approximation from equation (2), considering from equation (7), it is about twice
(The difference becomes larger. In other words, even if both are combined, the size of the error will be approximately 1/12B in one calculation. For example,
Considering that the square root of 32 bits is calculated from the 64-bit data X2 in the example of FIG. 1, the initial value and the error after repeated calculations are ε. 2ψ゛2 (initial value error) ε, < 232-19 (error after one calculation) ε2<2
7'=L (after 2nd calculation, !'1 difference) ε3<2μm2te (error after 3rd calculation) e, 1<20 (error after 4th calculation), as mentioned earlier. , generally the error ε is 232−
Since it is seven times smaller than 9 (the effect of X2), it is thought that it will converge in about three operations.

このように、64ビツトデータから32ビツトの平方根
を求める場合、データテーブルの索引を2回と、32ビ
ツト×32ビツトの乗算、 84ビット−64ビツトの
減算1mビットシフト、32ビツトの加算を各々3回程
度でILSB精度の解が求められる。この処理時間はI
nte18086.5MH2において約150p se
c程度であり、従来方式に比べlO倍程度、早くなって
いる。
In this way, when finding a 32-bit square root from 64-bit data, you need to index the data table twice, multiply 32 bits by 32 bits, subtract 84 bits - 64 bits, shift 1m bits, and add 32 bits. A solution with ILSB accuracy can be obtained in about three times. This processing time is I
Approximately 150 pse at nte18086.5MH2
c, which is about 10 times faster than the conventional method.

なお、データテーブルを索引するためのビット長、デー
タテーブルのデータのビット長、データテーブルを索引
する回数は、データテーブルのメモリ容量、取扱うデー
タ長、答えの精度等から最適な値を選択すべきである。
In addition, the bit length for indexing the data table, the bit length of the data in the data table, and the number of times the data table is indexed should be selected based on the memory capacity of the data table, the length of data to be handled, the accuracy of answers, etc. It is.

また、18ヒツトのデータに対する平方根を上位12ビ
ツト(下位4ピントはOとみなす)のみで求めても精度
的にほぼ同じで、データテーブルの容j許が1/10に
なる。
Further, even if the square root of the 18-hit data is calculated using only the upper 12 bits (lower 4 bits are regarded as O), the accuracy is almost the same, and the tolerance of the data table becomes 1/10.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、所定のデータ長のデータ
に対するデータテーブルを備え、これからデータの仮の
平方根を求め、漸化式を用い収束計算により平方根を求
めることにより、データテーブル用のメモリ以外、特別
なハードウェアを用意することなく qz刀根の演算を
高速に行なえるという効果がある。
As explained above, the present invention provides a data table for data of a predetermined data length, calculates a temporary square root of the data from this, and calculates the square root by convergence calculation using a recurrence formula. , it has the effect of allowing high-speed qz-cut calculations without the need for special hardware.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の平方根演算方式の一実施例を示すフロ
ーチャート、第2図は第1図の実施例におけるデータの
構成を示す図、第3図は平方根演算方式の従来例を示す
フローチャートである。 1〜6:ステップ
FIG. 1 is a flowchart showing an embodiment of the square root calculation method of the present invention, FIG. 2 is a diagram showing the data structure in the embodiment of FIG. 1, and FIG. 3 is a flowchart showing a conventional example of the square root calculation method. be. 1-6: Step

Claims (4)

【特許請求の範囲】[Claims] (1)所定のビット長のデータに対する平方根のデータ
テーブルと、 前記所定のビット長以上のビット長を有し、平方根を求
めるべき原データの上位の前記所定のビット長のデータ
の平方根を、原データの上位から前記所定ビット長を除
いた残りのビット長の偶数/奇数に応じて前記データテ
ーブルから索引し、さらに索引した平方根を前記残りの
ビット長の半分のビット長だけ上位にシフトすることに
より原データの仮の平方根を求める手段と、 前記仮の平方根を初期値として収束計算により原データ
の平方根を求める手段を有する平方根演算方式。
(1) A square root data table for data with a predetermined bit length, and a square root of the data with the predetermined bit length, which has a bit length equal to or greater than the predetermined bit length and is higher than the original data for which the square root is to be calculated. Indexing from the data table according to the even/odd number of the remaining bit length after removing the predetermined bit length from the upper part of the data, and further shifting the indexed square root upward by a bit length that is half of the remaining bit length. A square root calculation method comprising: means for calculating a temporary square root of original data; and means for calculating a square root of original data by convergence calculation using the temporary square root as an initial value.
(2)収束計算をXe(K+1) =Xe(K)+(X^2−Xe(K)^2)/(2^m
)ただし、X^2:原データ Xe(K):K回目の収束計算における 仮の平方根 Xe(K):Xe(K)の平方 m:Xe(K)のビット長 とした特許請求の範囲第1項記載の平方根演算方式。
(2) Convergence calculation: Xe(K+1) =Xe(K)+(X^2-Xe(K)^2)/(2^m
) However, X^2: Original data Xe(K): Temporary square root in the K-th convergence calculation Xe(K): Square m of Xe(K): Bit length of Xe(K). Square root calculation method described in Section 1.
(3)所定のビット長のデータに対する平方根のデータ
テーブルと、 前記所定のビット長の2倍以上のビット長を有し、平方
根を求めるべき原データの上位の前記所定のビット長の
データの平方根を、原データの上位から前記所定ビット
長を除いた第1の残りのビット長の偶数/奇数に応じて
前記データテーブルから索引し、さらに原データから前
記上位の所定ビット長データを除いた下位データの上位
前記所定のビット長のデータの平方根を原データの上位
から前記所定のビット長の2倍のビット長を除いた第2
の残りのビット長の偶数/奇数に応じて前記データテー
ブルから索引し、このようにデータテーブルから索引し
た両平方根を各々第1及び第2の残りのビット長の半分
のビット長だけ上位にシフトした後に加算し、原データ
の仮の平方根を求める手段と、 前記仮の平方根を初期値として収束計算により原データ
の平方根を求める手段を有する平方根演算方式。
(3) A square root data table for data with a predetermined bit length, and a square root of data with the predetermined bit length that is higher than the original data for which the square root is to be found, and which has a bit length that is twice or more than the predetermined bit length. is indexed from the data table according to the even/odd number of the first remaining bit length after removing the predetermined bit length from the upper part of the original data, and then the lower order data obtained by removing the upper predetermined bit length data from the original data. The square root of the data with the predetermined bit length in the upper part of the data is obtained by removing the bit length twice the predetermined bit length from the upper part of the original data.
index from the data table according to the even/odd number of remaining bit lengths, and shift both square roots indexed from the data table in this way upward by half the bit length of the first and second remaining bit lengths, respectively. A square root operation method comprising: a means for calculating a temporary square root of the original data by adding the values after the calculation, and a means for calculating the square root of the original data by convergence calculation using the temporary square root as an initial value.
(4)収束計算をXe(K+1) =Xe(K)+(X^2−Xe(K)^2)/(2^m
)ただし、X^2:原データ Xe(K):K回目の収束計算における 仮の平方根 Xe(K):Xe(K)の平方 m:Xe(K)のビット長 とした特許請求の範囲第3項記載の平方根演算方式。
(4) Convergence calculation: Xe(K+1) =Xe(K)+(X^2-Xe(K)^2)/(2^m
) However, X^2: Original data Xe(K): Temporary square root in the K-th convergence calculation Xe(K): Square m of Xe(K): Bit length of Xe(K). Square root calculation method described in Section 3.
JP21519385A 1985-09-30 1985-09-30 Square root arithmetic system Pending JPS62182841A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21519385A JPS62182841A (en) 1985-09-30 1985-09-30 Square root arithmetic system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21519385A JPS62182841A (en) 1985-09-30 1985-09-30 Square root arithmetic system

Publications (1)

Publication Number Publication Date
JPS62182841A true JPS62182841A (en) 1987-08-11

Family

ID=16668220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21519385A Pending JPS62182841A (en) 1985-09-30 1985-09-30 Square root arithmetic system

Country Status (1)

Country Link
JP (1) JPS62182841A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100402799B1 (en) * 2002-02-09 2003-10-22 삼성전자주식회사 SQRT device capable of reducing error
US10201313B2 (en) 2014-01-10 2019-02-12 Siemens Aktiengesellschaft Magnetic resonance imaging system for generating a mammographic representation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100402799B1 (en) * 2002-02-09 2003-10-22 삼성전자주식회사 SQRT device capable of reducing error
US10201313B2 (en) 2014-01-10 2019-02-12 Siemens Aktiengesellschaft Magnetic resonance imaging system for generating a mammographic representation

Similar Documents

Publication Publication Date Title
de Lassus Saint-Geniès et al. Exact lookup tables for the evaluation of trigonometric and hyperbolic functions
US6223197B1 (en) Constant multiplier, method and device for automatically providing constant multiplier and storage medium storing constant multiplier automatic providing program
JPH04205026A (en) Divider circuit
JPH09325955A (en) Square root arithmetic circuit for sum of squares
JPH0317132B2 (en)
JPS62182841A (en) Square root arithmetic system
JPH0519170B2 (en)
JPS61256436A (en) Arithmetic unit
JP6863907B2 (en) Arithmetic circuit
KR100309520B1 (en) Multiplication methods and multiplication circuits with round-off capability
JPS6222178A (en) Multiplier for multiplying two complex numbers
JPH0628153A (en) Low-error calculation processor
JP2889244B2 (en) Image processing device
JP2777265B2 (en) High radix square root arithmetic unit
JP3612950B2 (en) Arithmetic apparatus and method
JPS593634A (en) Multiplier
JP2584516B2 (en) Opening calculator
JPS63259767A (en) Averaging circuit
JPH0426495B2 (en)
JPH0635678A (en) Decimal dividing circuit
JPH01243111A (en) Bit string comparing system
SU824203A1 (en) Device for adding n-digit decimal numbers
JPS61118835A (en) Hardware divider
JPH0664618B2 (en) Clipping circuit
JPH0250220A (en) Summarized arithmetic processing machine