JPS6218111B2 - - Google Patents

Info

Publication number
JPS6218111B2
JPS6218111B2 JP56041208A JP4120881A JPS6218111B2 JP S6218111 B2 JPS6218111 B2 JP S6218111B2 JP 56041208 A JP56041208 A JP 56041208A JP 4120881 A JP4120881 A JP 4120881A JP S6218111 B2 JPS6218111 B2 JP S6218111B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
potential
video signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56041208A
Other languages
Japanese (ja)
Other versions
JPS57154976A (en
Inventor
Tatsuki Ide
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56041208A priority Critical patent/JPS57154976A/en
Publication of JPS57154976A publication Critical patent/JPS57154976A/en
Publication of JPS6218111B2 publication Critical patent/JPS6218111B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80Camera processing pipelines; Components thereof
    • H04N23/84Camera processing pipelines; Components thereof for processing colour signals
    • H04N23/88Camera processing pipelines; Components thereof for processing colour signals for colour balance, e.g. white-balance circuits or colour temperature control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Color Television Image Signal Generators (AREA)
  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】 本発明はカラーテレビカメラ等の映像信号を処
理する装置における映像信号のブランキング期間
の不要信号を除去するためのブランキング装置に
関するもので、特に映像信号のブランキング期間
とそれ以外の信号期間とで生ずる直流電位の誤差
を防ぐことを目的とする半導体集積回路(以下、
ICと略す)に適したブランキング装置に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a blanking device for removing unnecessary signals during a blanking period of a video signal in a device that processes video signals such as a color television camera, and particularly relates to a blanking device for removing unnecessary signals during a blanking period of a video signal in a device that processes video signals such as a color television camera. A semiconductor integrated circuit (hereinafter referred to as
This article relates to a blanking device suitable for IC (abbreviated as IC).

従来のカラーテレビカメラにおけるブランキン
グ装置の一例を第1図に示す。第1図において、
1は色信号等の映像信号源で、この映像信号源1
の出力端子はコンデンサ2を介してトランジスタ
3のベースとトランジスタ4のコレクターに接続
されている。前記トランジスタ4のベースには、
端子5に入力されたクランプパルス信号が抵抗6
を介して印加されている。同トランジスタ4のエ
ミツタは出力基準電位V7を有する基準電位回路
7に接続されている。又、前記トランジスタ3の
エミツタは一方をアースした定電流回路8と、抵
抗9を介してエミツタがアースされたトランジス
タ10のコレクタ及びトランジスタ11のベース
とに接続されている。そして前記トランジスタ1
0のベースには端子12から抵抗6を介してブラ
ンキング信号が入力されている。トランジスタ1
4は前記トランジスタ11とコレクタ及びエミツ
タが共通接続されており、トランジスタ14のベ
ースは抵抗15を介して、トランジスタ16のエ
ミツタ及び一方をアースした定電流回路17に接
続されている。さらに前記トランジスタ14とト
ランジスタ11と共通接続されたエミツタは、一
方をアースした定電流回路19の入力端子に接続
され、前記トランジスタ11および14のエミツ
タと定電流回路19の接続点より出力端子18を
導出している。なおトランジスタ3,11,14
および16のコレクタには端子20から直流電源
により直流定電圧がかけられている。
An example of a blanking device in a conventional color television camera is shown in FIG. In Figure 1,
1 is a video signal source such as a color signal, and this video signal source 1
The output terminal of is connected to the base of transistor 3 and the collector of transistor 4 via capacitor 2. At the base of the transistor 4,
The clamp pulse signal input to terminal 5 is applied to resistor 6.
is applied via. The emitter of the transistor 4 is connected to a reference potential circuit 7 having an output reference potential V7 . The emitter of the transistor 3 is connected to a constant current circuit 8 whose emitter is grounded, and to the collector of a transistor 10 whose emitter is grounded and to the base of a transistor 11 via a resistor 9. and the transistor 1
A blanking signal is input to the base of 0 from a terminal 12 via a resistor 6. transistor 1
4 has its collector and emitter commonly connected to the transistor 11, and the base of the transistor 14 is connected via a resistor 15 to the emitter of a transistor 16 and to a constant current circuit 17 whose one end is grounded. Further, the emitters commonly connected to the transistors 14 and 11 are connected to the input terminal of a constant current circuit 19 with one side grounded, and the output terminal 18 is connected to the connection point between the emitters of the transistors 11 and 14 and the constant current circuit 19. It is derived. Note that transistors 3, 11, 14
A constant DC voltage is applied to the collectors of and 16 from a terminal 20 by a DC power supply.

さて上記のブランキング装置において、映像信
号源1よりの映像信号の直流電圧は、前記コンデ
ンサ2、トランジスタ3及びトランジスタ4によ
り構成されるクランプ回路によつて、基準電位回
路7の基準電位V7にクランプされる。又トラン
ジスタ3のエミツタにおける映像信号の出力は抵
抗9を介してトランジスタ11のベースに入力さ
れるが、ベースにブランキング信号が入力されて
いるスイツチングトランジスタ10の導通・遮断
のスイツチ作用のため、ブランキング期間にはト
ランジスタ10が導通されてトランジスタ11の
ベース電位をほぼ0V(但し、スイツチングトラ
ンジスタ10のVCESATを無視する)とし、ブラ
ンキング期間以外の映像信号期間にはトランジス
タ10の遮断によりトランジスタ11のベース電
位は抵抗9の電圧低下分を除きトランジスタ3の
エミツタにおける映像信号の出力電圧がそのまま
入力される。一方基準電位V7はトランジスタ1
6及び抵抗15を介して、トランジスタ14のベ
ースに入力される。このときトランジスタ11及
びトランジスタ14のそれぞれのベースに入力さ
れた高い方のベース電位が出力18に出力される
ことになり、ブランキング期間には基準電位V7
からの電位が出力され、それ以外の映像信号期間
には増幅された映像信号が出力されることによ
り、ブランキング期間中に生じている不要信号成
分の除去を行なつている。
Now, in the blanking device described above, the DC voltage of the video signal from the video signal source 1 is adjusted to the reference potential V 7 of the reference potential circuit 7 by the clamp circuit constituted by the capacitor 2, transistor 3, and transistor 4. be clamped. Furthermore, the output of the video signal at the emitter of the transistor 3 is input to the base of the transistor 11 via the resistor 9, but due to the conduction/cutoff switch action of the switching transistor 10 to which the blanking signal is input to the base, During the blanking period, the transistor 10 is turned on and the base potential of the transistor 11 is set to approximately 0V (however, V CESAT of the switching transistor 10 is ignored), and during the video signal period other than the blanking period, the transistor 10 is cut off. As the base potential of the transistor 11, the output voltage of the video signal at the emitter of the transistor 3 is directly inputted, except for the voltage drop caused by the resistor 9. On the other hand, the reference potential V 7 is the transistor 1
6 and a resistor 15, it is input to the base of the transistor 14. At this time, the higher base potential input to the bases of the transistors 11 and 14 is outputted to the output 18, and the reference potential V 7 is applied during the blanking period.
By outputting an amplified video signal during other video signal periods, unnecessary signal components occurring during the blanking period are removed.

上記のようなクランプ回路を使用したブランキ
ング装置をIC化した場合、映像信号入力端子及
びクランプ回路用コンデンサ2の接続端子として
合計3端子が必要となるが、ICの集積度を向上
させるためにより少ない端子数で実現できる直流
電位の負帰還を使つた方法が考えられる。その一
例について第2図を用いて説明する。まず映像信
号源1の出力は抵抗21を介して、トランジスタ
22のエミツタ及びトランジスタ22のエミツタ
電流を決定している抵抗23に接続されている。
前記トランジスタ22のコレクタは抵抗24を介
して直流電源に接続されており、前記トランジス
タ22により増幅された映像信号はトランジスタ
3のベースに入力される。一方トランジスタ3の
エミツタの出力電位と基準電位V7とは、端子5
にクランプパルス信号を有する電圧比較回路25
によつて相方の電圧を比較し、その電位誤差をト
ランジスタ22のベースに対して負帰還し、トラ
ンジスタ22のコレクタ電流を制御し、トランジ
スタ3のエミツタの直流電位と基準電位V7とを
一致させる。又、同負帰還内には一方をアースさ
れた交流成分除去用のコンデンサ26を有する。
その他の構成については、第1図で説明した機構
とほぼ同様なので説明を省略する。
When a blanking device using a clamp circuit as described above is integrated into an IC, a total of three terminals are required as the video signal input terminal and the connection terminal for the clamp circuit capacitor 2, but in order to improve the integration degree of the IC, more terminals are required. One possible method is to use negative feedback of the DC potential, which can be realized with a small number of terminals. An example of this will be explained using FIG. 2. First, the output of the video signal source 1 is connected via a resistor 21 to the emitter of a transistor 22 and a resistor 23 that determines the emitter current of the transistor 22.
The collector of the transistor 22 is connected to a DC power supply via a resistor 24, and the video signal amplified by the transistor 22 is input to the base of the transistor 3. On the other hand, the output potential of the emitter of transistor 3 and the reference potential V7 are
voltage comparator circuit 25 having a clamp pulse signal at
compares the voltage of the other side, and feeds the potential error back to the base of the transistor 22, controls the collector current of the transistor 22, and matches the DC potential of the emitter of the transistor 3 with the reference potential V7 . . Further, in the same negative feedback, there is provided a capacitor 26 for removing AC components, one end of which is grounded.
The other configurations are almost the same as the mechanism explained in FIG. 1, so the explanation will be omitted.

以上第2図で示したような回路構成にすると、
本回路におけるICの端子数は映像信号入力端子
と負帰還ループ内の交流成分除去用コンデンサ2
6の接続端子の合計2端子となる。現在のブラン
キング装置はほとんどがIC化されており、ICの
端子数減少によるICの集積度を高める上では、
第1図の回路構成よりも端子数の少ない第2図の
回路構成をとる必要がある。しかし第2図の回路
構成では、トランジスタ3のエミツタ電流(以下
Eと略す)は、ブランキング期間に定電流回路
8における矢印27方向へ流れる定電流(以下
I27とする)とトランジスタ10の導通状態にお
けるトランジスタ10のエミツタの矢印28方向
へ流れる電流(以下、IONとする)とが加算され
る(IE=I27+ION)の場合と、ブランキング期
間以外の映像信号期間にトランジスタ10の遮断
状態における(IE=I27)の場合とが生ずる。こ
のことにより、トランジスタ3のベースとエミツ
タ間の電位VBEは VBE=VTpge(IE/IS) 〔但し、VT=KT/q K…ボルツマン定数、 T……絶対温度、q…電荷、 IS=ベース−エミツタ・ダイオードの逆方向飽
和電流〕 で表わされ、IEの変化によりVBEも変化する。
このVBEの変化のためブランキング回路の出力端
子18の出力にはブランキング期間とその他の信
号期間とで直流電位の誤差が生じ、この結果映像
におけるホワイトバランスのズレが起こる。本発
明はこのような直流電位の誤差を防ぐための回路
を設けることにより、ホワイトバランスのズレを
防止する装置を提供するものである。
If the circuit configuration is as shown in Figure 2 above,
The number of IC terminals in this circuit is the video signal input terminal and 2 capacitors for removing AC components in the negative feedback loop.
6 connection terminals, making a total of 2 terminals. Most of the current blanking devices are integrated circuits, and in order to increase the degree of integration of ICs by reducing the number of IC terminals,
It is necessary to adopt the circuit configuration shown in FIG. 2, which has fewer terminals than the circuit configuration shown in FIG. 1. However, in the circuit configuration shown in FIG. 2, the emitter current (hereinafter abbreviated as I E ) of the transistor 3 is a constant current (hereinafter abbreviated as I
I 27 ) and the current flowing in the direction of the arrow 28 of the emitter of the transistor 10 when the transistor 10 is in a conductive state (hereinafter referred to as I ON ) are added (I E = I 27 + I ON ), and A case (I E =I 27 ) in which the transistor 10 is in a cut-off state occurs during a video signal period other than the ranking period. As a result, the potential V BE between the base and emitter of the transistor 3 is V BE =V T L pge (I E /I S ) [However, V T = KT/q K...Boltzmann's constant, T...Absolute temperature, q...charge, IS = reverse saturation current of base-emitter diode], and V BE changes as I E changes.
Due to this change in V BE , an error occurs in the DC potential between the blanking period and other signal periods in the output of the output terminal 18 of the blanking circuit, resulting in a white balance deviation in the image. The present invention provides a device that prevents deviations in white balance by providing a circuit for preventing such DC potential errors.

次に第3図を用いて、本発明の一実施例を説明
する。映像信号源1の出力は抵抗21を介して、
トランジスタ22のエミツタ及びトランジスタ2
2のエミツタ電流を決定している抵抗23に接続
されている。前記トランジスタ22のコレクタに
は抵抗24を介して直流電源に接続されており、
トランジスタ22により増幅された映像信号はト
ランジスタ3のベースに入力される。一方トラン
ジスタのエミツタの出力電位と基準電位V7
は、端子5にクランプパルス信号を有する電圧比
較回路25によつて相方の電圧を比較し、その電
位誤差をトランジスタ22のベースへ印加して負
帰還をかけ、トランジスタ22のコレクタ電流を
制御し、トランジスタ3のエミツタの直流電位と
基準電位V7とを一致させる。又、同負帰還内に
は一方をアースされた交流成分除去用のコンデン
サ26を有しており、以上は前述した第2図の回
路と同じである。以下に第3図における構成の特
徴を述べる。トランジスタ3のエミツタの出力は
それぞれ抵抗29及び30を介して、それぞれト
ランジスタ31及び32のコレクタに接続されて
いる。一方基準電位V7を有する基準電位回路7
の出力端はそれぞれ抵抗33及び34を介して、
それぞれトランジスタ35及び36のコレクタに
接続されている。特に、トランジスタ31及び3
6のベースは、ブランキング信号入力端子8に接
続されている。又、トランジスタ32及び35の
ベースは、ブランキング信号を反転した信号を入
力する端子8′に接続されている。そしてトラン
ジスタ31及び35のエミツタは定電流回路37
の入力に接続されており、トランジスタ32及び
36のエミタは定電流回路38に接続されてお
り、トランジスタ31及び35とトランジスタ3
2及び36はそれぞれ差動増幅器の如く接続され
ている。なおトランジスタ31のコレクタはトラ
ンジスタ11のベースに、トランジスタ35のコ
レクタはトランジスタ14のベースに、トランジ
スタ11及び14のコレクタは直流電源に、トラ
ンジスタ11と14のエミツタは出力端子18と
定電流回路19の入力端にそれぞれ接続されてい
る。さて映像信号が増幅された出力を有するトラ
ンジスタ3のエミツタにおいて、エミツタ電流I
Eはブランキング期間に矢印39の方向へ流れる
電流(以下I39とする)、又はブランキング期間以
外の映像信号期間に矢印40の方向へ流れる電流
(以下I40とする)のどちらか一方の電流となつて
いる。たとえばブランキング期間に、スイツチ回
路としてのトランジスタ31が導通しスイツチ回
路としてのトランジスタ35が遮断するので、
I39は定電流回路37により矢印42の方向へ流
れる定電流(以下I42とする)となる。一方ブラ
ンキング期間以外の映像信号に、スイツチ回路と
してのトランジスタ32が導通しスイツチ回路と
してのトランジスタ36が遮断するのでI40は定
電流回路38により矢印43の方向へ流れる定電
流(以下I43とする)となる。このことをブラン
キング期間とそれ以外の映像信号期間とに分けて
詳しく説明する。
Next, one embodiment of the present invention will be described using FIG. The output of the video signal source 1 is transmitted through a resistor 21,
Emitter of transistor 22 and transistor 2
It is connected to a resistor 23 which determines the emitter current of 2. The collector of the transistor 22 is connected to a DC power supply via a resistor 24,
The video signal amplified by the transistor 22 is input to the base of the transistor 3. On the other hand, the output potential of the emitter of the transistor and the reference potential V 7 are compared with each other by a voltage comparison circuit 25 having a clamp pulse signal at the terminal 5, and the potential error is applied to the base of the transistor 22 to obtain a negative voltage. Feedback is applied, the collector current of the transistor 22 is controlled, and the DC potential of the emitter of the transistor 3 is matched with the reference potential V7 . Further, in the negative feedback, there is provided a capacitor 26 for removing an alternating current component, one end of which is grounded, and the above is the same as the circuit shown in FIG. 2 described above. The features of the configuration shown in FIG. 3 will be described below. The emitter output of transistor 3 is connected to the collectors of transistors 31 and 32 via resistors 29 and 30, respectively. On the other hand, a reference potential circuit 7 having a reference potential V 7
The output terminals of are connected through resistors 33 and 34, respectively.
They are connected to the collectors of transistors 35 and 36, respectively. In particular, transistors 31 and 3
The base of 6 is connected to a blanking signal input terminal 8. Further, the bases of the transistors 32 and 35 are connected to a terminal 8' into which a signal obtained by inverting the blanking signal is input. The emitters of transistors 31 and 35 are connected to a constant current circuit 37.
The emitters of the transistors 32 and 36 are connected to the constant current circuit 38, and the transistors 31 and 35 and the transistor 3
2 and 36 are each connected like a differential amplifier. Note that the collector of the transistor 31 is connected to the base of the transistor 11, the collector of the transistor 35 is connected to the base of the transistor 14, the collectors of the transistors 11 and 14 are connected to the DC power supply, and the emitters of the transistors 11 and 14 are connected to the output terminal 18 and the constant current circuit 19. connected to each input terminal. Now, at the emitter of the transistor 3 which has the output where the video signal is amplified, the emitter current I
E is either the current flowing in the direction of arrow 39 during the blanking period (hereinafter referred to as I 39 ) or the current flowing in the direction of arrow 40 during the video signal period other than the blanking period (hereinafter referred to as I 40 ). It becomes an electric current. For example, during the blanking period, the transistor 31 as a switch circuit conducts and the transistor 35 as a switch circuit shuts off.
I 39 becomes a constant current (hereinafter referred to as I 42 ) flowing in the direction of arrow 42 by constant current circuit 37. On the other hand, for video signals other than the blanking period, the transistor 32 as a switch circuit conducts and the transistor 36 as a switch circuit shuts off, so I 40 is a constant current (hereinafter referred to as I 43 ) flowing in the direction of arrow 43 by constant current circuit 38. ). This will be explained in detail by dividing it into a blanking period and other video signal periods.

まずブランキング期間には、ブランキング信号
がトランジスタ31及び36のベースに端子8よ
り入力されるためトランジスタ31及び36は導
通状態となり、一方端子8′には端子8の入力と
反転したブランキング信号が入力されるので入力
信号がないことになり、トランジスタ32及び3
5は遮断状態になる。このためトランジスタ3の
エミツタ電流IEはI42(但し、I42=α・I39でα
はトランジスタ31及び35の電流増幅率)と
して流れる。又トランジスタ31のコレクタと抵
抗29(以下R29とする)との間に接続されたト
ランジスタ11のベース電位(以下、VB-11とす
る)は、トランジスタ3のエミツタ電位をVE
するとVB-11=VE−I39・R29となる。一方トラン
ジスタ35のコレクタと抵抗33(以下R33とす
る)との間に接続されたトランジスタ14のベー
ス電位(以下、VB-14とする)は、トランジスタ
35が遮断状態のため矢印41の方向の電流(以
下、I41とする)が零となり、VB-14は基準電位V7
と同じになる。このため出力端子18の出力はベ
ース電位の高いトランジスタ14からの基準電位
V7に応じたレベルとなる。
First, during the blanking period, the blanking signal is input to the bases of the transistors 31 and 36 from the terminal 8, so the transistors 31 and 36 become conductive. is input, so there is no input signal, and transistors 32 and 3
5 is in a cut-off state. Therefore, the emitter current I E of transistor 3 is I 42 (however, I 42 = α 1・I 39 and α
1 flows as the current amplification factor of transistors 31 and 35). Furthermore, the base potential (hereinafter referred to as V B-11 ) of the transistor 11 connected between the collector of the transistor 31 and the resistor 29 (hereinafter referred to as R 29 ) is V, where the emitter potential of the transistor 3 is V E . B-11 = V E −I 39・R 29 . On the other hand, the base potential (hereinafter referred to as V B-14 ) of the transistor 14 connected between the collector of the transistor 35 and the resistor 33 (hereinafter referred to as R 33 ) is in the direction of arrow 41 because the transistor 35 is in the cut-off state. The current (hereinafter referred to as I 41 ) becomes zero, and V B-14 becomes the reference potential V 7
becomes the same as Therefore, the output of the output terminal 18 is the reference potential from the transistor 14 whose base potential is high.
The level corresponds to V 7 .

次にブランキング期間以外の映像信号期間につ
いて説明する。ブランキング期間以外の映像信号
期間では端子8はブランキング信号が入力されな
いためトランジスタ31及び36は遮断状態にな
り、一方反転信号が入力される端子8′はちよう
どブランキング信号のレベル電圧が入力された状
態になるのでトランジスタ32及び35は導通状
態となる。このためトランジスタ3のエミツタ電
流IEはI43(但し、I43=α・I40でαはトラン
ジスタ32及び35の電流増幅率)として流れ
る。又トランジスタ11のベース電位VB-11はI39
が零のためVB-11=VEになり、一方トランジス
タ14のベース電位VB-14は抵抗33をR33とす
るとVB-14=V7−I41・R33となり、出力端子18
にはベース電位の高いトランジスタ11からの映
像信号が出力される。
Next, video signal periods other than the blanking period will be explained. During the video signal period other than the blanking period, the blanking signal is not input to the terminal 8, so the transistors 31 and 36 are cut off, while the terminal 8', to which the inverted signal is input, just receives the level voltage of the blanking signal. Therefore, transistors 32 and 35 become conductive. Therefore, the emitter current I E of the transistor 3 flows as I 43 (where I 432 ·I 40 , where α 2 is the current amplification factor of the transistors 32 and 35). Also, the base potential V B-11 of transistor 11 is I 39
is zero, so V B-11 = V E , and on the other hand, the base potential V B-14 of the transistor 14 becomes V B-14 = V 7 - I 41 · R 33, assuming that the resistor 33 is R 33 , and the output terminal 18
A video signal from the transistor 11 having a high base potential is output.

以上トランジスタ3のエミツタ電流IEはブラ
ンキング期間にはトランジスタ31を通つて定電
流I42として流れ、ブランキング期間以外の映像
信号期間にはトランジスタ32を通つて定電流
I43として流れている。ここでブランキング期間
とそれ以外の映像信号期間とのそれぞれの期間と
もにI42=I43となるように定電流回路37及び定
電流回路38を設定すれば、トランジスタ3のエ
ミツタ電流IEはブランキング期間及びそれ以外
の映像信号期間でも一定して流れ、トランジスタ
3におけるエミツタ電流IEの変化がなくなる。
その結果、映像におけるホワイトバランスのズレ
を防止できる。又、第3図における回路構成を
IC化した場合、製造過程におけるバラツキを考
慮してもVBEの誤差は十分に1mV以下にするこ
とができ、映像信号のホワイトバランスのズレを
許容できる誤差電圧の範囲2〜3mVを満たすこ
とができる。
As described above, the emitter current I E of the transistor 3 flows as a constant current I 42 through the transistor 31 during the blanking period, and as a constant current I 42 through the transistor 32 during the video signal period other than the blanking period.
It runs as I 43 . Here, if the constant current circuit 37 and the constant current circuit 38 are set so that I 42 =I 43 for both the blanking period and the other video signal periods, the emitter current I E of the transistor 3 becomes blank. It flows constantly during the ranking period and other video signal periods, and there is no change in the emitter current I E in the transistor 3.
As a result, it is possible to prevent white balance deviations in images. Also, the circuit configuration in Figure 3 is
When integrated into an IC, the error in V BE can be sufficiently reduced to 1 mV or less even if variations in the manufacturing process are considered, and the error voltage range of 2 to 3 mV can be satisfied to allow for deviations in the white balance of the video signal. can.

次に第4図を用いて、本発明の他の実施例を説
明する。映像信号源1の出力端子は抵抗21を介
して、トランジスタ22′のエミツタ及び一方を
アースされた抵抗23に接続されている。前記ト
ランジスタ22′のベースは、一方が直流電源に
接続されている抵抗44及び一方がアースされて
いる抵抗45とに接続されている。又前記トラン
ジスタ22′のコレクタにはトランジスタ46の
ベースが接続され、同トランジスタ46のコレク
タは直流電源に接続され、同トランジスタ46の
エミツタはトランジスタ3′のベースとベースに
クランプパルス信号が印加されるトランジスタ4
7のコレクタと定電流回路8′とにそれぞれ接続
されている。前記トランジスタ3′のコレクタは
直流電源に、又前記トランジスタ47のエミツタ
はコレクタが直流電源に接続されたトランジスタ
48のベース及び一方をアースされたコンデンサ
49に接続されている。なお、トランジスタ3′
のエミツタ及びトランジスタ48のエミツタは、
一点鎖線で囲んだ回路のA点及びB点にそれぞれ
接続されている。ここで上記一点鎖線で囲んだ回
路は、前記第3図における一点鎖線で囲んだ回路
と同一であり、第4図におけるA点及びB点は第
3図におけるA点及びB点と同一である。さて第
4図において、基準電位は映像信号のブランキン
グ期間電位をトランジスタ47、トランジスタ4
8及びコンデンサ49で構成するゲート回路によ
つてゲートし、次のゲート期間まで保持すること
で得ている。特にトランジスタ3′は、前記第3
図を用いて説明したトランジスタ3に相当するも
のであり、トランジスタ3′のIEは矢印50の方
向の電流のみでA点に接続されており、以下第3
図を用いて説明した内容と同様となるので、トラ
ンジスタ3′のVBEの変動はない。その結果、映
像におけるホワイトバランスのズレを防止でき
る。又、第4図における回路構成をIC化した場
合、製造過程におけるバラツキを考慮してもVBE
の誤差は十分に1mV以下にすることができ、映
像におけるホワイトバランスのズレを許容できる
誤差電圧の範囲2〜3mVを満たす。
Next, another embodiment of the present invention will be described using FIG. The output terminal of the video signal source 1 is connected via a resistor 21 to the emitter of a transistor 22' and to a resistor 23 whose one end is grounded. The base of the transistor 22' is connected to a resistor 44, one end of which is connected to a DC power source, and a resistor 45, one end of which is grounded. Further, the base of a transistor 46 is connected to the collector of the transistor 22', the collector of the transistor 46 is connected to a DC power supply, and the emitter of the transistor 46 is applied with a clamp pulse signal to the base of the transistor 3'. transistor 4
7 and a constant current circuit 8'. The collector of the transistor 3' is connected to a DC power supply, and the emitter of the transistor 47 is connected to the base of a transistor 48 whose collector is connected to the DC power supply, and to a capacitor 49 whose one end is grounded. Note that the transistor 3'
The emitter of the transistor 48 and the emitter of the transistor 48 are
They are connected to points A and B of the circuit surrounded by dashed-dotted lines, respectively. Here, the circuit surrounded by the dashed-dotted line is the same as the circuit surrounded by the dashed-dotted line in FIG. 3, and points A and B in FIG. 4 are the same as points A and B in FIG. 3. . Now, in FIG. 4, the reference potential is the blanking period potential of the video signal, transistor 47, transistor 4.
8 and a capacitor 49, and is obtained by holding the gate until the next gate period. In particular, the transistor 3'
This corresponds to the transistor 3 explained using the figure, and I E of the transistor 3' is connected to the point A only by the current in the direction of the arrow 50.
Since the contents are the same as explained using the figure, there is no variation in V BE of the transistor 3'. As a result, it is possible to prevent deviations in white balance in images. Furthermore, when the circuit configuration shown in Fig. 4 is integrated into an IC, even if variations in the manufacturing process are considered, V BE
The error can be sufficiently reduced to 1 mV or less, and satisfies the error voltage range of 2 to 3 mV in which white balance deviation in images can be tolerated.

以上のように本発明は、IC化に適した第2図
のような構成回路を用いた場合、ブランキング期
間とそれ以外の信号期間とで生ずる映像のホワイ
トバランスのズレの問題を解消した。特に本発明
の回路構成は調整が不用であるためIC化に適し
ており、入出力の端子数削減によりICの集積度
が向上するなどの効果を有する。
As described above, the present invention solves the problem of the white balance deviation of the image that occurs between the blanking period and other signal periods when using the configuration circuit shown in FIG. 2 that is suitable for IC implementation. In particular, the circuit configuration of the present invention is suitable for IC implementation because it does not require adjustment, and has the effect of improving the degree of integration of the IC by reducing the number of input/output terminals.

なお、以上に説明してきた実施例以外にも、ス
イツチ回路を差動増幅器以外の方法で構成した
り、映像信号のブランキング期間電位又は平均値
電位と同一の基準電位を得る回路を用いてもよい
のは無論のことである。
In addition to the embodiments described above, the switch circuit may be configured using a method other than a differential amplifier, or a circuit that obtains the same reference potential as the blanking period potential or average value potential of the video signal may be used. Of course it's a good thing.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のブランキング装置の一例を示す
回路図、第2図はIC化するのに適したブランキ
ング装置の一例を示す回路図、第3図は本発明の
一実施例を示す回路図、第4図は本発明の他の実
施例を示す回路図である。 1……映像信号源、3……トランジスタ、7…
…基準電位回路、11,14,31,32,35
及び36……トランジスタ、37及び38……定
電流回路。
Fig. 1 is a circuit diagram showing an example of a conventional blanking device, Fig. 2 is a circuit diagram showing an example of a blanking device suitable for IC implementation, and Fig. 3 is a circuit diagram showing an embodiment of the present invention. 4 are circuit diagrams showing other embodiments of the present invention. 1...Video signal source, 3...Transistor, 7...
...Reference potential circuit, 11, 14, 31, 32, 35
and 36...transistor, 37 and 38...constant current circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 映像信号入力回路と、該映像信号入力回路か
らの映像信号が有するブランキング期間電位又は
平均値電位と同じ出力電位を有する基準電位回路
と、前記映像信号入力回路の出力端にそれぞれ抵
抗を介して入力端が接続されている第1、第2の
スイツチ回路と、前記基準電位回路の出力端にそ
れぞれ抵抗を介して入力端が接続されている第
3、第4のスイツチ回路と、前記第1、第3のス
イツチ回路の出力端に接続されている第1の定電
流回路と、前記第2、第4のスイツチ回路の出力
端に接続され、前記第1の定電流回路と等しい電
流量の第2の定電流回路と、ブランキング期間に
は前記第1、第4のスイツチ回路を導通状態と
し、前記第2、第3のスイツチ回路が遮断状態と
なるよう、かつ、ブランキング期間以外の映像信
号期間には前記第2、第3のスイツチ回路を導通
状態とし、前記第1、第4のスイツチ回路が遮断
状態となるよう駆動する駆動手段と、第1のスイ
ツチ回路の入力端の第1の電位と第3のスイツチ
回路の入力端の第3の電位を比較し、第1の電位
が第3の電位より高い期間前記映像信号入力回路
の出力に応じた信号を出力端子に生じせしめ、第
3の電位が第1の電位より高い期間前記基準電位
回路の出力に応じた信号を前記出力端子に生じせ
しめる比較出力回路とを有することを特徴とする
ブランキング装置。
1. A video signal input circuit, a reference potential circuit having the same output potential as the blanking period potential or average value potential of the video signal from the video signal input circuit, and a resistor connected to the output end of the video signal input circuit, respectively. first and second switch circuits whose input terminals are connected to the reference potential circuit, third and fourth switch circuits whose input terminals are respectively connected to the output terminal of the reference potential circuit via a resistor; 1. A first constant current circuit connected to the output terminal of the third switch circuit, and a current amount equal to that of the first constant current circuit connected to the output terminals of the second and fourth switch circuits. The second constant current circuit and the first and fourth switch circuits are made conductive during the blanking period, and the second and third switch circuits are cut off during the blanking period. a driving means for driving the second and third switch circuits to be in a conducting state and driving the first and fourth switch circuits to be in a cut-off state during the video signal period; The first potential is compared with a third potential at the input terminal of the third switch circuit, and a signal corresponding to the output of the video signal input circuit is generated at the output terminal during a period in which the first potential is higher than the third potential. and a comparison output circuit which causes a signal corresponding to the output of the reference potential circuit to be generated at the output terminal during a period in which the third potential is higher than the first potential.
JP56041208A 1981-03-19 1981-03-19 Blanking device Granted JPS57154976A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56041208A JPS57154976A (en) 1981-03-19 1981-03-19 Blanking device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56041208A JPS57154976A (en) 1981-03-19 1981-03-19 Blanking device

Publications (2)

Publication Number Publication Date
JPS57154976A JPS57154976A (en) 1982-09-24
JPS6218111B2 true JPS6218111B2 (en) 1987-04-21

Family

ID=12601984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56041208A Granted JPS57154976A (en) 1981-03-19 1981-03-19 Blanking device

Country Status (1)

Country Link
JP (1) JPS57154976A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0345652B2 (en) * 1987-02-10 1991-07-11 Yokokawa Medeikaru Shisutemu Kk

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0759041B2 (en) * 1985-11-15 1995-06-21 ソニー株式会社 Blanking circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0345652B2 (en) * 1987-02-10 1991-07-11 Yokokawa Medeikaru Shisutemu Kk

Also Published As

Publication number Publication date
JPS57154976A (en) 1982-09-24

Similar Documents

Publication Publication Date Title
EP0072589A2 (en) Current stabilizing arrangement
JP2861346B2 (en) Current mirror circuit
JPS59184924A (en) Current source unit
JPH0473806B2 (en)
JPS6218111B2 (en)
KR940009398B1 (en) Active filter
JPH0321927B2 (en)
EP0261689B1 (en) Speed control system for dc motor
JP2896029B2 (en) Voltage-current converter
JPH0145242B2 (en)
JPH0527139B2 (en)
JPH0413692Y2 (en)
JP2572758B2 (en) DC regeneration circuit
JPH0122288Y2 (en)
JPH06164262A (en) Saturation prevention circuit
JPH0415716A (en) Constant voltage source circuit
JPH0682309B2 (en) Reference voltage generation circuit
KR890002423Y1 (en) Regulating circuit of out-line correction level
JPS5936039Y2 (en) switching circuit
JPH0139014Y2 (en)
JPH0252884B2 (en)
JP2739953B2 (en) Video signal clamp device
JPH0347775B2 (en)
JPH066607Y2 (en) Gain control circuit
JPH053929B2 (en)