JPS62174893A - 識別カ−ドの不正アクセス防止方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 データ処理装置を内蔵する識別カードで、データ処理装
置Ｋ対する初期化信号の信号パターンが一定のパターン
である場合にのみ識別カード内のメモリに格納した峻別
データがアクセスできる様にすることにより、ν別デー
タに対する不正なアクセスを防止する。

〔産業上の利用分野〕

本発明は、メモリ素子、データ処理装置を内蔵する識別
カードに関し、特にメモリ素子に格納した識別番号等の
読出しを規制するための識別カードの不正アクセス防止
方式に関する。

クレジットカード、銀行カード等の携帯可能な大きさの
カードで、出気カードに代って内部にデータ処理機能を
内蔵した識別カード、所！ｌｉｔ　Ｉ　Ｃカードが用い
られている。

このＩＣカードには、通常、カードの所有者に与えられ
た暗証番号或はカードの製造番号、製造者番号、カード
発行者番号等の識別データがカード内に格納されており
、を引の都度、或はカードのｔｉ造、販売、その他カー
ドの汐扱いの都度、そうした識別データの格納された領
域・をカードに内蔵の　ＣＰＵ等のデータ処理装置が外
部からの指示に基きアクセスする様に構成されている。

こうしたν別データは、特定の人以外は秘密にされ、或
は識別データに対するアクセスを不可能にする事が要望
されている。

〔従来の技術〕

第１図は従来の腔別カード全示す。

腫別カード１には端子５１〜５６が設けられる。

端子５１は不揮発性のメモリ３の電源供給端子、端子５
２はデータ処理装置（以下ＣＰＵと称す）２と、外部装
ｆｉｌ（図示せず）との間でデータ信号を送受信するた
めの端子、 端子５３１−ｍｃＰＵへのリセット信号の入力端子、端
子５４はクロック信号の入力端子、 端子５５はＣＰＵ２．メモリ３への電＃、（＃給端子、 端子５６は接地端子である。

メモリ３はＥ、Ｐ、ＲＯＭ、ＥＥＦＲＯＭ等の不揮発性
のメモリで構成され、このメモリ３に識別データが格納
されている。

動作を説明する。

論理カード１を図示されないカードアクセス装置にセッ
トする。この時点でカードアクセス装置は、各端子５１
〜５６を各々カードアクセス装置内蔵の所定の回路に接
続する。

カードアクセス装置はこの時、端子５５に電源を供給し
、クロック信号を端子５４に供給し、それと同時にリセ
ット信号を端子５３１Ｃ供給する。

ＣＰＯ２等の能動論理回路は電源及びクロック信号が供
給されると、電気的に不安定状態とカリ、リセット信号
が供給される事忙より、正常圧動作可能となるが、ＣＰ
Ｕ２内のアキュムレータ、プログラムカウンタ、レジュ
タ等能動回路はリセット信号が供給される事により、ク
リア状態、例えばデータ゛０“が各々書込まれた状態と
なる。

七〇ｆｃＰＵ２ａ、メモリ３の内容チェック、例えば格
納データ等のパリティチェックを行い、データアクセス
装置との間でのデータ伝送が可能になる動作状態に移行
する。

データアクセス装置とのデータ授受は、端子５２金介し
て行われ、予めＣＰＵ２とデータアクセス装置との間で
取決められた手順で行われる。

メモリ３に格納された識別データに対しては、外部の装
置（データアクセス装［）ｍｃＰＵ２との間のデータ授
受の期間にコマンド等の形式で、ＣＰＵ２に対しアクセ
ス指示がなされ、ＣＰＵ２がメモリ３をアクセスする。

〔発明が解決しようとする問題点〕

以上の従来の卦、別カード１において、メモリ３手法と
しては、端子５２から与えられるコマンドに一定のφ件
を付し、このコマンドが特定の条件を満足する場合にの
みメモリの特定の領域に格納された識別データのアクセ
スを許可する様にしている。

しかしながら従来の手法であると、ＣＰＵ２が外部装置
とデータの交信をする段階で、論理的に特定領域の保ｌ
！！を行うため、外部装置としてパーソナルコンピュー
タ等の小型電子計算機を利用してこの保穫を解くという
不正が防止できない欠点を有している。

本発明の目的は、外部装置とＣＰＵとが又信状態に入る
前にその外部装置による識別データの格納領域、即ち特
定領域に対するアクセス可否、或は外部装置の指示によ
る特定領域へのＣＩ’Ｕのアクセス可否を決定できる様
にすることにある。

〔問題点を解決するための手段〕

第１図において、本発明においては外部装置６から端子
５を介し供給されるＣＰＵの初期化のための初期化信号
の信号パターン′！ｉ−ｓ出する検出手段４を職別カー
ド１内に設け、ＣＰＵ２は動作状態になった時、この初
期化信号のパターンに応じてメモリ３のＣＰＵ２により
アクセスできる領域を制限する様にしたものである。

〔作用〕

上記の如（、ＣＰＵが正常動作に移った直後で外部装置
６とデータ送受を行う前に外部装置６の特定エリアに対
するアクセスの正椙性を検査するため、その後の論理処
理に影響されずにメモリ２の特定領域の保護ができ、不
正防止が確実となる。

〔実施例〕

第２図は本発明の実施例のブロック図である。

図中、第５図及び第１図に用いたものと同じものは同じ
番号で示しておる。

又、４１．４２はＤ型フリッグフロップ、４３゜４４　
ｔ　４　ｂはナントゲート回路、４５は７リツプフロツ
プ、４７はカウンタでおる。

第３図は第２図の実施例の要部タイムチャートでおる。

第２図、第３図を使用して、ＣＰＵ２が初期化され６迄
の動作を説明する。

党別カード１が時刻ｔｏＫ図示され々い外部装置に接続
されると、従来と同様、各端子５１〜５６に矧定の信号
が供給される。

本ツ施例においては、外部装置が正当なアクセスの彬利
を持つものであれば、その権利に対応し六信号パターン
のリセット信号を発生する機能を有する。

本実施例においては、第３図（ａｔにおける時刻１゜〜
ｔ、迄の立下り期間Ｔが意味を持つ様にされているＯ このリセット信号（第３図（ａ）に図示）は、立下り時
点ｔ１でＣＰＵ２に対し、従来で述べたリセット状−と
なり、立下り時点ｔ、でリセットが解除され、ＣＰＵ２
はプログラムに従って順次実行する。この立下り期間を
検出手段４で計測し信号パターンを検出する。

即ち、Ｄ形フリップフロップ４１及び４２のＱ出力及び
Ｑ出力がナントゲート回路４３．４４に図示の如き結網
で供給されると、ナントゲート回路４３けリセット信号
の立下り時刻１．において、１クロック周期分のパルス
を発生しく第３図（ｂｌ参照）、又、ナントゲート回路
４４はリセット信号の立上り時刻ｔ！において１クロッ
ク周期分のパルスを発生（第３図（ｃ）参照）する。

各ナントゲート回路４３．４４の出力はナントゲートで
構成されたフリップフロップ４５にセット信号、リセッ
ト信号として供給される。またナントゲート４３の出力
パルス信号は、この時同時にカウンタ４７をクリアする
。フリシブフロップ４５の出力はこれＫよす、リセット
信号休止期間Ｔのみ論理レベル°１”の信号を発生する
。

ナントゲート４６は一万の入力端子にフリップフロップ
４５の出力を受け、他方に端子５４を介し、外部装置か
ら供給されるクロック信号を受ける。このためナントゲ
ート４６は端子５４に供給されるクロック信号の内、フ
リップフロップ４５の出力が論理レベル°ｌ“の期間の
クロック信号だけをカウンタ４７に供給する。

尚、第３図の時刻ｔ３の各信号波形は、識別カードを外
部装置から外した際の状態を示している。

第４図はＣＰＵ２の動作フローチャートである。

図中、８１〜Ｓ９はプログラムの実行ステップである。

以後第４図を用いて第３図の時刻１を以後の第２図のＣ
ＰＵ２の処理動作を説明する。

第３図で説明したリセット信号が時刻ｔ、に立上がると
、ＣＰＵ２はプログラムカウンタの（ｌ＠、”０”から
スタートする。

初期化処理ステップＳ１； 本ステップＳ１においてＣＰＵ２はメモリ３のチェック
、他動作を開始して良いか否かをチェックする。例えば
、メモリ３に故−箇所が有るか否かをパリティデータを
チェックすることＫより確認し、更にはメモリ２のワー
クエリアとして使用している領域のデータのクリアを行
う。

初期化完了確認ステップＳ２： 本ステップＳ２では、以上の初期化動作が正常に行われ
たか否か確認する。この場合メモリに障害が有る等動作
に際し、不都合な障害が発見されると終了処理を行う。

これにより、ＣＰＵ２は不動作状態となり、例えば、外
部装置からのアクセスに不応答となる。

カウンタ読取ステ、プＳ３； 初期化完了確認ステップＳ２にて職別カードが正常に動
作し得ることが確認されると、本ステップＳ３にて第２
図図示の検出手段４のカウンタ４７からリセット信号の
信号パターンであるカウント値を飲出す。

即ち、このカウント値は、リセット信号の休止期間全外
部装置からのクロック信号にてカウントした値となって
いる。

ステップＳ４； 本ステップＳ４においては、ステップＳ３にて読出した
カウンタのカウント値が許可された外部装置においてセ
ットされたものか否か検査するステップである。

即ち、第２図のメモリ３は第４図に示すメモリ３１〜３
３を含む様構成されている。

メモリ３工は、カウンタのカウント値Ａ、　Ｂ、　Ｃ。

Ｄに対応するメモリ３３の領域ａｓ　ｋｉｔ　Ｃｇ　ｄ
のアクセス可否が情報として格納されている。同図には
アクセス可能な場合印°○”で不可能々場合”×”で示
している。例えば、カウント値が値°Ａ“である場合、
−メモリ３３の領域ａにはアクセスが可能であり、仲の
領域す、　ｃ、　ｄはアクセス不可能である旨を示す情
報が格能されている。

尚、カウント値は特定の１つの値、例えばＮ”。

“Ｂ”、　”Ｃ’、　”Ｄ”とする必要はなく、各々測
定誤差範囲を考慮して値の上限、下限を定め、カウント
値が°１０”〜“１５゛の場合には同図メモリ３１にカ
ウント値°Ａ”に対応する各領域のアクセス可否情報が
格納され、１３０２〜１４０＠の場合には同図メモリ３
１にカウント値°Ｂ′に対応する各領域のアクセス可否
が・・・・・・・・・とカウント値に夫々範囲を設けて
も良い。

またアクセス可否を示す情報として、琳にアクセス可否
を示すだけでなり、「読取りのみのアクセスは可能で書
込みは不可」を示したり、「読取り及び書込み共不可」
「読取り不可で書込み可」・・・・・・・・・等々複数
のアクセスの種類に対して夫々設定する様にしても良い
。

本ステップＳ４においては、第２図のカウンタ４７のカ
ウント値がメモリ３１に存在するか否か検索する。

検索の結果このメモリ３１にそのカウント値が登録され
ていないならば、ＣＰＵ２の処理を終了する。これによ
り外部装置からアクセスされても無応答と々る。

ステップＳ５； ステップＳ４の検索の結果、該当カウント値がメモリ３
１に登録されている場合には、本ステップＳ５に移行す
る。

本ステップＳ５においてはメモリ３２にメモリ３１の検
索で得たカウント値に該当する各領域のアクセス可否情
報全登録する。

メモリ３２は、メモリ３３中の保睦すべき種類の異なる
特定エリアＦＬｇ　ｂ、Ｑ＠　ｄに対応するフラグ設定
エリアで構成される。

カウント値が値′Ｂ”であると、本ステップにおいてＣ
ＰＵ２はメモリ３１の値°Ｂ”に相当する領域の各領域
のアクセス可否情報、即ち第４図では１０、　ｘ、　ｘ
、　ｘ”の情報全メモリ３２にａ、　ｂ。

ｃｏｄ”各位置に順番に書込む。

本ステ、プ５５ｔ−終了すると、ＣＰＵ２と外部装置と
の間で端子５２全介し、情報伝送が可能となる。

ステ、プＳ６； 本ステップＳ６は、外部装置から端子５２全介して呼出
し、或はデータの送信が有るか否かを待つ状態であり、
外部装置から例えはデータ伝送手順に用いられている特
定のポーリング信号が来た時点で準備完了を示すデータ
を応答信号として返送する処理管行う。

ステ、プＳ７； 外部装置からは端子５２を介してＣＰＵ２にコマンドに
より動作指示を行う。

このため識別カード１においては、このコマンドを解析
し、メモリアクセスが必要なコマンドか否か判定する。

例えば、コマンドがデータ書込コマンドであり、書込先
アドレスが暗証ＮＯＩ格納するエリア（例えば第３図の
メモリ３３のエリアａ）であるか否か判定する。

ステップＳ８ニ ステップＳ７で判定されたエリアがメモリ３２において
、アクセスを許可されたエリアか否か本ステップで判定
する。これにより、アクセスできるエリアを制限する。

例えば、外部装置が銀行内部に設けられ、階鉦Ｎｏ’ｃ
書込む装置として割当てられていれば、カウント価が示
すアクセス可否情報としてメモリ３３のエリアａについ
て書込みが許可される様設定され、他のエリアｂ、ｄは
アクセス不可能に設定される。従って、正しい外部装置
からエリアａに暗証番号を格納する事はこのステップで
許されるが不正な外部装置の場合、ステップＳ４或は本
ステップＳ７で検出される。

ステップＳ７においても、若し外部装置の要求するアク
セスエリアがメモリ３２にて許可されていないと、エン
ド処環ＥＮＤＫ移行し、識別カード１のＣＰＵ２は外部
装置に対し無応答状態となる０ ステ、プＳ９； ステップＳ８においてアクセスエリアがメモリ３２によ
って許可されている場合には、本ステップＳ９にてメモ
リの許可されたエリアを利用して該尚する処理を実行す
る。この実行結果は第２図の端子５２を介して外部装置
に応答する。このステップＳ９においても、メモリ３３
にアクセスする場合には必ずメモリ３２を参照し、メモ
リ３２にて許可されていればアクセスし、メモリ３２に
て許可されていなけれは不動作状態となる。

尚、メモリ３１〜３３を含むメモリ３に対して読取り、
或は書込みのアクセスをする場合、ＣＰＵの主プログラ
ムをサブルーチンコールを行い、サブルーチンにアドレ
ス、アクセス糧類（書込みか読取か等）を指示する様構
成し、且つサブルーチンにこのメモリ３２を参照して　
見られているアドレスが許可されているか否かに応じて
アクセスするか不動作状態となるかを選択しても良い。

また第４図に示したフローチャートのプログラム及びメ
モリ３ｔ、３２Ｒ略んどの人がアクセスできない領域Ｃ
に設定しておく様にする。この場合メモリ３２はステッ
プＳ５のみで書込アクセスできる領域となる様設定して
おく。

以上実施例によれば、ステップＳ４にて特定領域ａ、　
ｂ、　ｅ、　ｄ　ｋアクセスできるか否かを初期化信号
でおるリセット信号のパターンで判定しているので、外
部装置が正しいものしかアクセスできない。しかも、カ
ラ／りのカウント値はリセット信号パターンと、クロッ
ク信号との組合せにより決まるものであるため、より複
雑化できる。

しかも大まかな不正外部装置の排除は、実際に外部装置
とＣＰＵとがデータの授受を行う前に行われ、又、検数
８１類のチェックで不動作状態に陥るので外部装置の取
扱い者は何がどの時点で悪かったのか解明ができないと
いう利点を有する。

尚、上記実施例においては、初期化信号としてリセット
信号及びクロ、り信号についてのみ架間したが、これに
限ることなくデータ信号の伝送ラインの信号で初期化が
なされる場合には、こｉ全利用しても良い。また信号パ
ターンの検出手段は実施例の回路に限らず、ＣＰＵが動
作状態となった時点で信号パターンを判別できる様記憶
するもの、例えばシフトレジスタ等信の回路であっても
良い。

更にメモリ３に対するアクセスを禁止する手法として、
上記実施例においてはＣＰＵが不動作状態になる事で説
明したが、他の手法であっても良い。例えば、端子５２
のＣＰＵ２側にアンドゲートを設け、ＣＰＵ２がこれを
閉状態にすれば、以後のデータの送信も受信もこのゲー
トで閉ざすことができる。更にこの場合、第２図のリセ
ット端子５３と、分岐点Ｐとの間にアンドゲートヲ設け
、ＣＰＵが不動作状態となった時、同時にＣＰＵがこの
ゲートを閉成することにより、一旦電源が落ちない限り
％　ＣＰＵ２への再アクセスが不可能になり、一層禁止
に対して効果的となる。

〔効果〕

以上説明した様に、本発明によハば、不正な外部装置の
アクセス全未然ＶＣ防ぐことができる。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は実施例のブロック図、 第３図は要部動作タイムチャート、 第４図は実施例のフローチャート、 第５図は従来の識別カードのブロック図である。 図中、 １は識別カード、２はデータ処理装置、３はメモリ、４
け検出手段、５は端子、６は外部装置である。 乙 水猜ＢＨの原理図 等　１　口 ・従来の諏ヲ１１カー１“ 鋒５　口 りＮ−ｚｒｕ （ｆｒ　ｉ刹ｐ。ｗ、：　　　　　　　−又７／Ｉム＋
ギート ′Ｉ！３　　ロ 算４図

Claims (1)

1. 【特許請求の範囲】 １）集積回路で構成されたデータ処理装置（２）及び識
   別データが特定の領域に記憶された不揮発性のメモリ（
   ３）が内部に埋設され、且つ、 表面に外部装置（６）と、データ処理装置（２）との間
   の信号伝送を可能とする端子５を有し、 外部装置（６）から初期化信号が供給されることにより
   、データ処理装置（２）が動作状態に移行し、その後供
   給される信号により、データ処理装置（２）が前記特定
   の領域に対しアクセスする識別カードであって、該識別
   カードに受信した初期化信号の信号パターンを検出する
   検出手段（４）を設け、データ処理装置（２）は、上記
   動作状態に移行後、該検出手段（４）の検出結果と予め
   定めた結果とを対応させて不正アクセスを判定すること
   を特徴とする識別カードの不正アクセス防止方式。