JP2712148B2

JP2712148B2 - テストプログラム起動方法及びテストプログラム起動装置

Info

Publication number: JP2712148B2
Application number: JP61005719A
Authority: JP
Inventors: 晴美中野
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1986-01-14
Filing date: 1986-01-14
Publication date: 1998-02-10
Anticipated expiration: 2013-02-10
Also published as: JPS62164184A

Description

【発明の詳細な説明】［発明の技術分野］この発明はICカード内に格納されたテストプログラム
を起動するためのテストプログラム起動方法及びそのテ
ストプログラム起動装置に関する。［従来技術とその問題点］近年、キャッシュレス時代と呼ばれており、クレジッ
トカード会社などにより発行されたカードを使用するこ
とにより現金の取扱いをせずに商品の購入が可能になっ
ている。従来、使用されているカードとしては、プラスチック
カード、エンボスカード、磁気ストライプカードなどが
あるが、これらカードは構造上偽造が容易であるため、
不正使用が問題になっている。そこで、このような問題を解決するため、カード内部
に認証番号などを記憶したIC回路を組込み、認証番号が
外部から容易に読出せないようにした情報カード、いわ
ゆるICカードが考えられている。ところで、このようなICカードにはデータメモリおよ
びシステムプログラムROMなど各種のLSIが収納されてい
るが、特にデータメモリのアドレス指定、書込み／読出
し動作およびシステムプログラムROMのビットパターン
状態などは常に正常に保たれていなければならず、この
ためカードの完成時あるいはカード使用中であっても、
これらの状態をテストできることが必要である。そこで、従来のICカードではテストプログラムを記憶
させておき、このプログラムをカードに設けたテスト端
子を利用してカード外部より実行せしめ所定のテストを
可能にしている。ところが、このようにテスト端子を使用してカード外
部から簡単にテストを行なえることはシステムプログラ
ムROMのビットパターンを始め、データメモリのビット
パターンなど秘密性の高い情報が簡単に外部に取出せる
ことになる。このことは、これらの情報を基にカードの
偽造が可能となり、安全性を著しく低下させるだけでな
く、最悪の場合はICカードを使用するシステム全体の技
術が分析され、大掛りに悪用されるおそれがあった。［発明の目的］この発明は上記の事情に鑑みてなされたもので、ICカ
ード内のテストプログラムの不正な起動を確実に防止で
きるテストプログラム起動方法及びテストプログラム起
動装置を提供することを目的とする。［発明の要点］この発明にかかるテストプログラム起動方法及びテス
トプログラム起動装置はICカードに設けられるReset、I
/O、clockなどの各端子を利用し、これら端子に夫々レ
ベルの異なる多値信号を同時に入力するとともに、これ
ら入力信号に基づく並列的レベル情報の組合わせと、予
めカード内に記憶された並列的レベル情報の組合わせと
を比較し、これらが一致したときのみテストプログラム
の起動を許容するような構成となっている。［発明の実施例］以下、この発明の一実施例を図面にしたがい説明す
る。第１図は同実施例の回路構成を示すものである。図に
おいて、11はシステムバスで、このシステムバス11には
データROM12、アプリケーションデータROM13、ワーキン
グRAM14、システムプログラムROM15、テストプログラム
ROM16、メインコントローラ17、データメモリコントロ
ーラ18、暗号比較器19、USART回路20が夫々接続されて
いる。ここで、データROM12はICカード自身に対するあらゆ
る動作条件を記憶するもので、これらの条件データはカ
ード自身の内部イニシャルが終了すると、予め定められ
たフォーマットにのっとりアンサ・ツー・リセット・デ
ータとして図示しないターミナル側に送信されるように
なっている。アプリケーションデータROM13は、このカードがいか
なる種類のものかを示すカード種別データ「APN」を記
憶するもので、このデータは上記のアンサ・ツー・リセ
ット・データにもとずくイニシャルパラメータ設定後、
ターミナルとの属性交換の際に所定のデータフォーマッ
トにのせられ送出される。ワーキングRAM14はカード内での演算データなどが記
憶される。システムプログラムROM15は各種システムプログラム
とともにターミナル側より伝送供給される信号が正しい
か否かを表わすコード信号「ACK」または「NAC」を備え
ている。また、このシステムプログラムROM15にはター
ミナルからのテストプログラム起動指令を最終的にチェ
ックするための特定コードが書込まれている。テストプログラムROM16はカード内部のテストとして
システムプログラムROM15でのビットパターンのチェッ
ク、あるいはデータメモリのアクセスなどを実行するた
めのテストプログラムを記憶している。メインコントローラ17はターミナル側から伝送供給さ
れるデータ信号および動作状態に応じて各回路に動作指
令を出力するものである。データメモリコントローラ18はメインコントローラ17
からの指令に応じてデータメモリ21に対するアドレス指
定およびデータの書込み／読出しを行ない、さらにはこ
れらアドレス指定およびデータの書込み／読出しを一切
停止させることができるようにもなっている。データメモリ21は例えばEEP−ROMが使用されている。
この場合、かかるデータメモリ25は「CA」、「IPIN」、
「PAN」、「CHN」、「EPD」、「PRK」の各コード、ステ
イタスデータ「ST」などの情報を記憶している。ここ
で、「CA」（Card Authenticator）はランダムなコー
ドで、メッセージの暗号化および解読に使用される。「IPIN」（Initialzation Personal Identification
Number）はランダムな例えば６ビットのコードで、自
己の照合番号「PIN」が使用されるまでの番号で有る。
「PAN」（Primary Account Number）は口座番号を表
わしている。「CHN」（Card holder′ｓ Name）はカ
ード所有者の名前を表わしている。「EPD」（Expiratio
n Date）は有効期限を表わしている。「PRK」（Private key Code）は暗号解読用コードで
ある。「ST」は現在のカード状態を表わす為のもので、
データフォーマットでターミナル側に送信される。暗号比較器19はターミナル側から伝送された入力デー
タを「RSA」アルゴリズムに基づき暗号解読するととも
に、必要によりシステムプログラムROM15から読出され
る特定コードとの比較を行なうようになっている。そし
て、この暗号比較器19の出力はメインコントローラ17に
送られる。 USART回路20はターミナルとの間のデータ伝送を制御
するようにしている。一方、22はカードのテストプログラム起動の可否をチ
ェックするチェック回路で、このチェック回路22はカー
ドをターミナルに装着した状態でターミナルとのデータ
のやりとりを行なうためのI/O端子、リセット信号が与
えられるReset端子およびクロック信号が与えられるclo
ck端子を有している。そして、これらのI/O端子、Reset
端子およびclock端子には、夫々レベル検出器23、24、2
5を接続している。この場合、これらのI/O端子、Reset
端子、clock端子には正規の信号の他にレベルの異なる
多値信号が与えられる。具体的には第３図に示すように
レベルの異なる多値信号として電位の異なる３値の電圧
Vcc、V1、V2が用いられる。この場合、これら３値信号
は正規の組合わせとしては、I/O端子にVcc、clock端子
にV1、Reset端子にV2が夫々与えられるようになる。そ
して、この状態ではレベル検出器23より「０」、レベル
検出器24より「２」、レベル検出器25より「１」のレベ
ル情報が得られる。これらレベル検出器23、24、25の出力は比較部26に与
えられる。この比較部26にはレベルマトリクス27の出力
が与えられている。このレベルマトリクス27は上記レベ
ル検出器23、24、25からの並列的レベル情報の組合わせ
に対応するカード固有の並列的レベル情報の組合わせを
有している。この場合、レベルマトリクス27には上記の
クロック信号Φが与えられる。そして、比較部26の比較結果はメインコントローラ17
に送られる。ここで、このようなチェック回路22を第２図に基づい
て更に具体的に述べると、レベル検出器23、24、25は夫
々出力端子o₁、o₂を有し、レベル情報「０」の時「0
0」、レベル情報「１」の時「01」、レベル情報「２」
の時「10」を出力する。また、これらレベル検出器23、
24、25の出力が与えられる比較部26はレベル検出器23、
24、25の出力が各別に与えられる３個の一致回路261、2
62、263と論理回路264を有し、これら一致回路261、26
2、263にて同時に一致出力が得られると、論理回路264
より「１」出力が得られるようになっている。一方、レベルマトリクス27はカード固有の並列的レベ
ル情報として「00」、「01」、「10」の３種類のデータ
を記憶したROM271を有している。そして、これらデータ
「00」をトランスファゲート272を介して一致回路261
に、データ「01」をトランスファゲート273を介して一
致回路263に、データ「10」をトランスファゲート274を
介して一致回路262に夫々与えている。ここで、トラン
スファゲート272、273、274はカウンタ275の出力を待っ
て開動作される。カウンタ275はクロック信号Φをカウ
ントするものでカウント値が予め定められたｎになった
とき出力を発生する。一方、第１図に戻ってターミナル側よりVcc端子にカ
ード駆動用電源、Vpp端子にデータメモリ25に対する書
込み用電源が印加される。この時の電源電圧はデータRO
M12にて記憶されるアンサ・ツー・リセット・データに
基づきターミナル側にて設定される。また、GND端子に
ターミナル側のGNDラインが接続される。さらに、カー
ド動作信号は分周器28を介してΦ′として各回路に供給
される。ここで、このようなICカードと、該カードが装着され
るターミナルとの関係を簡単に述べると、次のようにな
る。いま、ICカードをターミナルに装着すると、予めタ
ーミナル側にて設定された初期設定信号が送信されてく
る。すると、この信号に基づく動作条件にてICカードが
動作される。つまり、メインコントローラ17の制御によ
りデータROM12に記憶されていたアンサ・ツー・リセッ
ト・データが読出され、ターミナル側に送出される。そ
して、ターミナル側にてこのデータが正しいものと判定
されると、カード専用の動作条件が設定されるとともに
「ENQ」（問合わせ）コードが返送されてくる。このコ
ードはワーキングRAM14に書込まれる。この状態で、メ
インコントローラ17にて「ENQ」コードを正常の動作で
正規に受けることができるか否かが判断され、システム
プログラムROM15よりYESの場合「ACK」、NOの場合「NA
C」の夫々の信号が取出されターミナル側に送出され
る。そして、ターミナル側にて「ACK」信号が確認され
ると、ターミナルの種類に応じて異なるターミナルコー
ド「TC」が返送されてくる。一方、「NAC」信号が確認
されると、ターミナルとの接続関係が断たれる。ターミ
ナル側よりターミナルコード「TC」が送られてくると、
ICカードではメインコントローラ17にてアプリケーショ
ンデータROM13に記憶されているカードの種類に応じて
異なるアプリケーションネーム「APN」が取出されター
ミナル側に返送する。その後、ターミナル側にて「AP
N」を基にその用途種別が対応関係にあるか否かが判断
されると、命令コードが返送されてくる。一方、一致し
ないと判断されると、ターミナルとの接続関係が断たれ
る。こうして命令コードが得られるとターミナルから入
力される自己の認証番号「PIN」とICカードに予め記憶
されている認証番号との比較が行なわれ、両者が一致す
るのをまって、その後の金銭取引などの情報交換が実行
されるようになる。次に、このように構成される実施例の動作を第４図の
フローチャートにしたがい説明する。まず、テストを行なうべくICカードをテスト用ターミ
ナルに装着する。するとICカードのI/O端子、Reset端
子、clock端子、Vcc端子、Vpp端子、GND端子がターミナ
ル側の対応する端子に接続される。これによりステップA1に進む。このステップA1では、
テストプログラムの起動の可否が判断される。これに
は、まずターミナル側よりI/O端子、Reset端子、clock
端子にレベルの異なる多値信号が与えられる。具体的に
はターミナル側にてテスト指令が発せられると、第３図
に示すようにクロック信号がｎカウントされたところで
レベルの異なる３値の電圧Vcc、V1、V2が同時に出力さ
れる。この場合、V2がReset端子、VccがI/O端子、V1がc
lock端子に与えられる。すると、レベル検出器23の出力
端子o₁、o₂に「00」つまりレベル情報「０」が得られ、
レベル検出器24の出力端子o₁、o₂に「10」つまりレベル
情報「２」が得られ、さらにレベル検出器25の出力端子
o1、o2に「01」つまりレベル情報「１」が得られる。そ
して、これらのレベル情報は比較部26の一致回路261、2
62、263に夫々与えられる。つまり、この場合レベル検
出器23の出力は一致回路261に、レベル検出器24の出力
は一致回路262に、レベル検出器25の出力は一致回路263
に夫々与えられる。一方、レベルマトリクス27では、ターミナルからのク
ロック信号Φをカウンタ275にてカウントしている。そ
して、カウンタ275でのカウント内容がｎになったとこ
ろで、上記３値の多値信号が与えられるのと同じタイミ
ングで出力が発生される。すると、トランスファゲート
272、273、274が一斉に開動作され、ROM271に記憶され
たデータ「00」、「01」、「10」がレベル情報として上
記比較部26の一致回路261、262、263に夫々与えられ
る。この場合、データ「00」は一致回路261、データ「0
1」は一致回路263、データ「10」は一致回路262に夫々
与えられる。これにより一致回路261、262、263では、レベル検出
器23、24、25からのレベル情報とレベルマトリクス27か
らの情報の一致を調べる。この場合、総ての一致回路26
1、262、263にて一致結果が得られたとすると、論理回
路264より「１」出力が発生されるが、仮に不正なプロ
グラム起動要請でターミナルからの３値信号の組合わせ
が正規のものと異なると、一致回路261、262、263のう
ちのいずれかに一致しないものが生じ、論理回路264は
「０」出力のままとなる。この状態での論理回路264の出力はメインコントロー
ラ17に送られる。この場合、第３図に示す３値信号が各端子に入力され
ていれば一致回路261〜263は総て一致するので、論理回
路264より「１」出力が発生される。すると、正規なプ
ログラム起動要請と判断され、ステップA2に進む。このステップA2では、メインコントローラ17の指令に
よりターミナル側に対し正規なプログラム起動要請とし
て受付けられた旨が知らされる。この状態で、ターミナ
ル側からプログラム起動のための特定コードが送られ、
暗号比較器19に与えられる。一方、メインコントローラ17の指令によりシステムプ
ログラムROM15に書込まれた特定コードが読出され、こ
れが暗号比較器19に与えられる。これにより、ステップ
A3にてターミナルからの特定コードはカード自身の特定
コードと比較される。そして、この比較結果が不一致な
らばステップA5に進み、カード無効処理が実行される。
この場合のカード無効処理はメインコントローラ17の指
令をまってデータメモリコントローラ18によるデータメ
モリ21に対するアドレス指定およびデータの書込み／読
出しが一切停止されるようになる。一方、一致していれ
ば、ステップA4に進み、テストプログラムROM16の内容
が読出され、ターミナル側にてカード内のシステムプロ
グラムROM15のビットパターンのチェック、あるいはデ
ータメモリ21のアクセスなどが可能となる。ところが、いま仮に、不正なプログラム起動要請でタ
ーミナルからの３値信号の組合わせが正規のものと異な
ると、一致回路261〜263のいずれかに一致しないものが
生じる。これにより論理回路264の出力は「０」のまま
で、不正起動要請と判断され、ステップA5に進む。した
がって、上述と同様にしてデータメモリコントローラ18
によるデータメモリ21に対するアドレス指定およびデー
タの書込み／読出しが一切停止されるようになり、カー
ドは無効処理される。したがって、このようにすれば、ICカードのReset、I
/O、clockの各端子を利用し、これら端子にターミナル
側より３値信号を与え、このときの３値信号に基づく並
列的レベル情報の組合わせが、予めカード内部に記憶さ
れた並列的レベル情報の組合わせと一致したときのみカ
ード内のテストプログラムの起動を許すようにしている
ので、従来のようにテスト端子を使用してカード外部か
ら簡単にテストを行なえるものと比べ、不正にテストプ
ログラムが起動されるのを防止して、秘密性の高い情報
を外部に取出そうとする試みを未然に阻止できる。これ
によりカードの偽造行為を始めとしてシステム全体の技
術的分析行為などを確実に防止でき、カードの安全性を
飛躍的に向上させることができる。なお、この発明は上記実施例にのみ限定されず、要旨
を変更しない範囲で適宜変形して実施できる。上述のレ
ベルマトリクス27でのデータの組合わせは一例であり、
これ以外のデータの組合わせのものを用いることもでき
る。こうすれば、同じIC回路を使用したカードでも異な
るIC回路を使用したものとして用いることができる。ま
た、上述では一貫して３値信号を使用したが、４値以上
の信号でもよく、アナログ的な信号を用いてもよく、さ
らに用いる端子の種類、数に限定されるものでもない。［発明の効果］この発明によればICカード内のテストプログラムの不
正な起動を確実に防止し、秘密性の高い情報が不用意に
外部に取出されるおそれをなくしたので、カードの偽造
行為などを確実に防止でき、カードの安全性を飛躍的に
向上させることができる。

【図面の簡単な説明】第１図はこの発明の一実施例の回路構成を示すブロック
図、第２図は同実施例に用いられるチェック回路を示す
回路構成図、第３図は同実施例に使用される３値信号を
説明するためのタイムチャート、第４図は同実施例の動
作を説明するためのフローチャートである。 15……システムプログラムROM、16……テストプログラ
ムROM、17……メインコントローラ、18……データメモ
リコントローラ、、21……データメモリ、22……チェッ
ク回路、23、24、25……レベル検出器、26……比較部、
261、262、263……一致回路、264……論理回路、27……
レベルマトリクス、271……ROM、275……カウンタ。

Claims

(57)【特許請求の範囲】１．ICカードに設けられた複数の端子に夫々レベルの異
なる信号を入力し、これら入力信号に基づく並列的レベ
ル情報の組合わせと前記ICカード内に予め記憶された並
列的レベル情報の組合わせとを比較し、これらが一致し
たときのみテストプログラムの起動を可能としたことを
特徴とするテストプログラム起動方法。２．上記ICカードはReset、I/O、clockの各端子を用
い、これら端子にレベルの異なる３値の電圧を与えるよ
うにしたことを特徴とする特許請求の範囲第１項記載の
テストプログラム起動方法。３．ICカードに設けられた複数の端子に夫々レベルの異
なる信号を入力する信号入力手段と、この信号入力手段によって入力された入力信号に基づく
並列的レベル情報の組合わせを検出する検出手段と、この検出手段によって検出された並列的レベル情報の組
合わせと、前記ICカード内に予め記憶された並列的レベ
ル情報の組合わせとが一致しているか否かを比較する比
較手段と、この比較手段により並列的レベル情報の組合わせが一致
したときのみテストプログラムの起動を可能とした起動
制御手段と、を備えたことを特徴とするテストプログラム起動装置。４．上記複数の端子は、Reset、I/O、clockの各端子で
あり、上記信号入力手段は、上記Reset、I/O、clockの
各端子にレベルの異なる３値の電圧を与える電圧印加手
段であることを特徴とする特許請求の範囲第３項記載の
テストプログラム起動装置。