JPH0734216B2 - Ｉｃカ−ド - Google Patents
Ｉｃカ−ドInfo
- Publication number
- JPH0734216B2 JPH0734216B2 JP60237134A JP23713485A JPH0734216B2 JP H0734216 B2 JPH0734216 B2 JP H0734216B2 JP 60237134 A JP60237134 A JP 60237134A JP 23713485 A JP23713485 A JP 23713485A JP H0734216 B2 JPH0734216 B2 JP H0734216B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- data
- address
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明はICカードシステムに用いられるICカードに係
り、特にカード内部の記憶情報が不正に読出されるのを
防止するようにしたICカードに関する。
り、特にカード内部の記憶情報が不正に読出されるのを
防止するようにしたICカードに関する。
近年、キャッシュレス時代と呼ばれており、クレジット
カード会社などにより発行されたカードを使用すること
により現金の取扱いをせずに商品の購入が可能になって
いる。
カード会社などにより発行されたカードを使用すること
により現金の取扱いをせずに商品の購入が可能になって
いる。
ところで、従来使用されているカードとしてはプラスチ
ックカード、エンボスカード、磁気ストライプカードな
どがあるが、それらカードは構造上偽造が容易であるた
め不正使用が問題になっている。
ックカード、エンボスカード、磁気ストライプカードな
どがあるが、それらカードは構造上偽造が容易であるた
め不正使用が問題になっている。
そこで、このような問題を解決するためカード内部に暗
証番号などを記憶したIC回路を組込み、暗証暗号が外部
から容易に読出せないようにした情報カード、所謂ICカ
ードが考えられており、このようなICカードと端末装置
を組み合せたICカードシステムが開発されている。
証番号などを記憶したIC回路を組込み、暗証暗号が外部
から容易に読出せないようにした情報カード、所謂ICカ
ードが考えられており、このようなICカードと端末装置
を組み合せたICカードシステムが開発されている。
従って、このようなICカードシステムに用いられるICカ
ードは性格上極めて高い信頼性が要求されることにな
り、このためカード内部に収容されるIC回路については
事前に厳しいチェックが行なわれている。
ードは性格上極めて高い信頼性が要求されることにな
り、このためカード内部に収容されるIC回路については
事前に厳しいチェックが行なわれている。
しかして、従来この種のICカードとして第４図に示すよ
うにCPU1およびEEPROM2を有するIC回路を用いたものが
ある。ここで、I/Oは入出力端子、CLOCKはクロック端
子、RESETはリセット端子、VCCは電源端子、VPPはデー
タ書込み用電源端子、GNDは接地端子である。
うにCPU1およびEEPROM2を有するIC回路を用いたものが
ある。ここで、I/Oは入出力端子、CLOCKはクロック端
子、RESETはリセット端子、VCCは電源端子、VPPはデー
タ書込み用電源端子、GNDは接地端子である。
ところが、このようなIC回路では特にEEPROM2をテスト
する場合、１ピン分しかない入出力端子I/Oを用いて各
種のテストを実行するとなると時間が掛りすぎ極めて非
能率的である。
する場合、１ピン分しかない入出力端子I/Oを用いて各
種のテストを実行するとなると時間が掛りすぎ極めて非
能率的である。
そこで、従来ではCPU1とEEPROM2の間の８ビットデータ
ライン３およびアドレスライン４より夫々データ用パッ
ドD1〜Dnおよびアドレス用パッドA1〜Anを導出し、これ
らパッドD1〜Dn、A1〜Amにプローブを当てるのみで短時
間にて各種のテストを行なうことが考えられている。
ライン３およびアドレスライン４より夫々データ用パッ
ドD1〜Dnおよびアドレス用パッドA1〜Anを導出し、これ
らパッドD1〜Dn、A1〜Amにプローブを当てるのみで短時
間にて各種のテストを行なうことが考えられている。
ところが、このようなIC回路は所定のテストが終了する
と、入出力端子I/O、リセット端子RESETなど実験に使用
する各端子にはリードが接続されるが、データ用パッド
D1〜Dnおよびアドレス用パッドA1〜Amはそのままにして
カード内に組込まれるようになる。
と、入出力端子I/O、リセット端子RESETなど実験に使用
する各端子にはリードが接続されるが、データ用パッド
D1〜Dnおよびアドレス用パッドA1〜Amはそのままにして
カード内に組込まれるようになる。
このため、実際にICカードを使用する段になって、不正
にカード内部を開いてデータ用パッドD1〜Dn、アドレス
用パッドA1〜Amを取り出せば、これらパッドにプローブ
を当てるのみでEEPROM2のデータを簡単に読出しできる
ことになりICカードのセキュリティ（安全性）を著しく
低下させるおそれがあった。
にカード内部を開いてデータ用パッドD1〜Dn、アドレス
用パッドA1〜Amを取り出せば、これらパッドにプローブ
を当てるのみでEEPROM2のデータを簡単に読出しできる
ことになりICカードのセキュリティ（安全性）を著しく
低下させるおそれがあった。
この発明は上記欠点を除去するためなされたもので、カ
ード内部に記載された記憶情報の不正な読出しを確実に
防止でき、セキュリティの一層の向上を図り得るICカー
ドを提供することを目的とする。
ード内部に記載された記憶情報の不正な読出しを確実に
防止でき、セキュリティの一層の向上を図り得るICカー
ドを提供することを目的とする。
この発明にかかるICカードはテスト終了により未使用特
定アドレスが記憶される手段を設けるとともに少なくと
もテストの際使用されるアドレス用パッドより入力され
るアドレスと上記特定アドレスとを比較する手段を設
け、この手段での比較一致をまってICカード内部の記憶
手段の内容を強制的にクリアするように構成したもので
ある。
定アドレスが記憶される手段を設けるとともに少なくと
もテストの際使用されるアドレス用パッドより入力され
るアドレスと上記特定アドレスとを比較する手段を設
け、この手段での比較一致をまってICカード内部の記憶
手段の内容を強制的にクリアするように構成したもので
ある。
以下、この発明の一実施例を図面に従い説明する。
第１図はICカード10の回路構成を示したものである。
図において11はシステムバスで、このバス11には上述し
たテストの際使用されるアドレス用パッド（図示せず）
を有するアドレスライン111を接続している。また、こ
のバス11にはデータROM12、アプリケーションROM13、シ
ステムプログラムROM14、ワーキングRAM15、システムコ
ントローラ16、暗号解読用演算ユニット17、リード・ラ
インコントローラ18、入力バッファ19を介した入力コン
トローラ20、出力バッファ21を介した出力コントローラ
22が夫々接続されている。また、入力コントローラ20、
および出力コントローラ22にはデータ入出力端子I/Oが
接続される。
たテストの際使用されるアドレス用パッド（図示せず）
を有するアドレスライン111を接続している。また、こ
のバス11にはデータROM12、アプリケーションROM13、シ
ステムプログラムROM14、ワーキングRAM15、システムコ
ントローラ16、暗号解読用演算ユニット17、リード・ラ
インコントローラ18、入力バッファ19を介した入力コン
トローラ20、出力バッファ21を介した出力コントローラ
22が夫々接続されている。また、入力コントローラ20、
および出力コントローラ22にはデータ入出力端子I/Oが
接続される。
ここで、データROM12はICカード10自身に対するあらゆ
る動作条件（データ書込み印加電圧およびその電流許容
値と最大印加電圧、最大データ伝送量、最大応答待ち時
間など）を記憶するもので、これらの条件データはカー
ド自身の内部イニシャルが終了すると、予め定められた
フォーマットにのっとりアンサ・ツー・リセット・デー
タ（Answer To Reset Data）としてターミナル側（図示
せず）に送信されるようになっている。アプリケーショ
ンROM13はこのICカード10が如何なる種類のものかを示
すカード種別データ「APN」（Application,Name）を記
憶するもので、このカード種別データ「APN」は上記ア
ンサー・ツー・リセット・データにもとづくイニシャル
パラメータ設定後ターミナル側との属性効換の際に所定
のフォーマットにのせられ送信される。システムプログ
ラムROM14は各種システムプログラムとともにターミナ
ル側より伝送供給される信号が正しいか否かを示すコー
ド信号“ACK"又は“NAC"を備えるものである。システム
コントローラ16は入力バッファ19を介して伝送供給され
るデータ受信信号および動作状態に応じて各回路に動作
指令等を出力するものである。暗号解読用演算ユニット
17は“RSA"アルゴリズムに基づく暗号解読を行なうもの
であり、キーコードメモリ23に記憶される暗号解読用キ
ーコード（Issure′s Private Key）によりターミナル
側から入力バッファ19を介して供給される入力データを
解読し、比較部24に対し出力するようにしている。この
比較部24の比較出力はシステムコントローラ16のシステ
ム制御ライン16aに供給される。このシステム制御ライ
ン16aには上記比較部24での比較結果に基づき作動する
フラグ25が接続されている。リード・ライトコントロー
ラ18は上記システムコントローラ16からの指令に応じて
データメモリ26に対するデータの書込みおよび読出しの
制御を行なうもので、このリード・ライトコントローラ
18にて読出されたメモリデータは上記比較部24あるいは
上記システムバス11もしくはカードステイタスバッファ
27に出力される。また、このリード・ライトコントロー
ラ18はトライステートゲート181を有しており、このゲ
ート181を介して上述のテストの際使用されたデータ用
パッド（図示せず）を有するデータライン182を接続し
ている。
る動作条件（データ書込み印加電圧およびその電流許容
値と最大印加電圧、最大データ伝送量、最大応答待ち時
間など）を記憶するもので、これらの条件データはカー
ド自身の内部イニシャルが終了すると、予め定められた
フォーマットにのっとりアンサ・ツー・リセット・デー
タ（Answer To Reset Data）としてターミナル側（図示
せず）に送信されるようになっている。アプリケーショ
ンROM13はこのICカード10が如何なる種類のものかを示
すカード種別データ「APN」（Application,Name）を記
憶するもので、このカード種別データ「APN」は上記ア
ンサー・ツー・リセット・データにもとづくイニシャル
パラメータ設定後ターミナル側との属性効換の際に所定
のフォーマットにのせられ送信される。システムプログ
ラムROM14は各種システムプログラムとともにターミナ
ル側より伝送供給される信号が正しいか否かを示すコー
ド信号“ACK"又は“NAC"を備えるものである。システム
コントローラ16は入力バッファ19を介して伝送供給され
るデータ受信信号および動作状態に応じて各回路に動作
指令等を出力するものである。暗号解読用演算ユニット
17は“RSA"アルゴリズムに基づく暗号解読を行なうもの
であり、キーコードメモリ23に記憶される暗号解読用キ
ーコード（Issure′s Private Key）によりターミナル
側から入力バッファ19を介して供給される入力データを
解読し、比較部24に対し出力するようにしている。この
比較部24の比較出力はシステムコントローラ16のシステ
ム制御ライン16aに供給される。このシステム制御ライ
ン16aには上記比較部24での比較結果に基づき作動する
フラグ25が接続されている。リード・ライトコントロー
ラ18は上記システムコントローラ16からの指令に応じて
データメモリ26に対するデータの書込みおよび読出しの
制御を行なうもので、このリード・ライトコントローラ
18にて読出されたメモリデータは上記比較部24あるいは
上記システムバス11もしくはカードステイタスバッファ
27に出力される。また、このリード・ライトコントロー
ラ18はトライステートゲート181を有しており、このゲ
ート181を介して上述のテストの際使用されたデータ用
パッド（図示せず）を有するデータライン182を接続し
ている。
リードライトコントローラ18にはフラグセット部として
１ビットメモリ32を接続している。このメモリ32は出力
データをインバータ183を介してトライステートゲート1
81に出力するとともに上記インバータ183の出力が入力
されている。そしてテスト終了とともに後述するアドレ
ス比較器29の出力ライン321に与えられる読込み信号を
まってインバータ183の出力を読込み、これによりフラ
グをセットし上記ゲート181をオフするようになってい
る。なお322はVPP電源に接続された電源ラインである。
データメモリ26は例えばEEP−ROMが使用されるもので、
このメモリエリアには「CA」，「IPIN」，「PAN」，「C
HN」，「EPD」，「PRK」，「RTN」の各コードおよびス
テイタスデータ「ST」が書き込まれている。ここで、
「CA」（Card Authenticator）はランダムな例えば64ビ
ットのコードで、メッセージの暗号化及び解読に使用さ
れる。「IPIN」（Initialization Personal Identifica
tion Number）はランダムな例えば６ビットのコード
で、自己照合番号PINが使用されるまでの番号である。
「PAN」（Primary Account Number）は口座番号を示し
ている。「CHN」（Card Holder′s Name）はカード所有
者の名前を示している。「EPD」（Expiration Date）は
有効期限を示している。「PRK」（Private Key Code）
は暗号解読用コードである。「RTN」は間違ったデータ
を入力した場合のデータの再入力回数である。そして、
「ST」は現在のカードICの状態を表わすもので、上記ア
プリケーションROM13に記憶されているカード種別コー
ド「APN」と同様のデータフォーマットにてターミナル
側へ送信される。
１ビットメモリ32を接続している。このメモリ32は出力
データをインバータ183を介してトライステートゲート1
81に出力するとともに上記インバータ183の出力が入力
されている。そしてテスト終了とともに後述するアドレ
ス比較器29の出力ライン321に与えられる読込み信号を
まってインバータ183の出力を読込み、これによりフラ
グをセットし上記ゲート181をオフするようになってい
る。なお322はVPP電源に接続された電源ラインである。
データメモリ26は例えばEEP−ROMが使用されるもので、
このメモリエリアには「CA」，「IPIN」，「PAN」，「C
HN」，「EPD」，「PRK」，「RTN」の各コードおよびス
テイタスデータ「ST」が書き込まれている。ここで、
「CA」（Card Authenticator）はランダムな例えば64ビ
ットのコードで、メッセージの暗号化及び解読に使用さ
れる。「IPIN」（Initialization Personal Identifica
tion Number）はランダムな例えば６ビットのコード
で、自己照合番号PINが使用されるまでの番号である。
「PAN」（Primary Account Number）は口座番号を示し
ている。「CHN」（Card Holder′s Name）はカード所有
者の名前を示している。「EPD」（Expiration Date）は
有効期限を示している。「PRK」（Private Key Code）
は暗号解読用コードである。「RTN」は間違ったデータ
を入力した場合のデータの再入力回数である。そして、
「ST」は現在のカードICの状態を表わすもので、上記ア
プリケーションROM13に記憶されているカード種別コー
ド「APN」と同様のデータフォーマットにてターミナル
側へ送信される。
なお上記データメモリ26はEEP−ROMに限らず、例えばEP
−ROMを用いてもよい。
−ROMを用いてもよい。
上記システムコントローラ16にはタイマ28が接続されて
いる。このタイマ28は通常の情報効換処理においてター
ミナルに対してデータ書込み電圧供給開始の命令を出し
た際に一定時間をカウントするもので、このタイマ28の
カウント動作中においてターミナル側より問合せ信号
“ENQ"等供給されない場合はシステムコントローラ16は
このカード10におけるデータの入出力を禁止するように
なっている。
いる。このタイマ28は通常の情報効換処理においてター
ミナルに対してデータ書込み電圧供給開始の命令を出し
た際に一定時間をカウントするもので、このタイマ28の
カウント動作中においてターミナル側より問合せ信号
“ENQ"等供給されない場合はシステムコントローラ16は
このカード10におけるデータの入出力を禁止するように
なっている。
リード・ライトコントローラ18とシステムバス11との間
を結ぶバスラインにはアドレス比較器29が接続されてい
る。このアドレス比較器29は例えばカード製造後のテス
ト終了時において固定アドレス部30に設定されるデータ
メモリ26での未使用特定アドレスと、アドレスライン11
1又はシステムバス11を介して指定されるアドレスとを
比較するもので、この比較器29による比較出力は上記リ
ードライトコントローラ18に供給され、ターミナル又は
アドレスライン111側の図示しないアドレスパッドの不
正使用により、その比較出力がアドレス一致信号である
場合のみデータメモリ26内の全メモリデータをクリアし
てカード10より秘密情報が読出されるのを防止するよう
にしている。
を結ぶバスラインにはアドレス比較器29が接続されてい
る。このアドレス比較器29は例えばカード製造後のテス
ト終了時において固定アドレス部30に設定されるデータ
メモリ26での未使用特定アドレスと、アドレスライン11
1又はシステムバス11を介して指定されるアドレスとを
比較するもので、この比較器29による比較出力は上記リ
ードライトコントローラ18に供給され、ターミナル又は
アドレスライン111側の図示しないアドレスパッドの不
正使用により、その比較出力がアドレス一致信号である
場合のみデータメモリ26内の全メモリデータをクリアし
てカード10より秘密情報が読出されるのを防止するよう
にしている。
なお、このようなICカード10はターミナルに装着した状
態でターミナルよりセット信号Reset、システムクロッ
クClockが供給されるとともに、VCC電源、VPP電源が接
続される。ここで、VCC電源はシステム駆動用電源、VPP
電源はデータメモリ26に対する書込み用電源であり、そ
の電源電圧はデータROMにて記憶されるアンサ・ツー・
リセット・データにもとづきターミナル側に設定され
る。一方上記システムクロックClockからのシステム動
作信号は分周器31を介して各回路に供給される。
態でターミナルよりセット信号Reset、システムクロッ
クClockが供給されるとともに、VCC電源、VPP電源が接
続される。ここで、VCC電源はシステム駆動用電源、VPP
電源はデータメモリ26に対する書込み用電源であり、そ
の電源電圧はデータROMにて記憶されるアンサ・ツー・
リセット・データにもとづきターミナル側に設定され
る。一方上記システムクロックClockからのシステム動
作信号は分周器31を介して各回路に供給される。
ここで、このようなICカード10と該ICカード10が装着さ
れるターミナルとの関係は次のようになっている。い
ま、ICカード10がターミナルに装着されると、予めター
ミナル側にて設定された初期設定信号が送信されて来
る。すると、この信号にもとづく動作条件にてICカード
10が動作される。つまりシステムコントローラ16の制御
によりデータROM12に記憶されたアンサ・ツー・リセッ
ト・データが読出され出力コントローラ22を介してI/O
端子よりターミナル側に送信される。
れるターミナルとの関係は次のようになっている。い
ま、ICカード10がターミナルに装着されると、予めター
ミナル側にて設定された初期設定信号が送信されて来
る。すると、この信号にもとづく動作条件にてICカード
10が動作される。つまりシステムコントローラ16の制御
によりデータROM12に記憶されたアンサ・ツー・リセッ
ト・データが読出され出力コントローラ22を介してI/O
端子よりターミナル側に送信される。
そして、ターミナル側にてこのデータが正しいものと判
定されると、カード10専用の動作条件が設定されるとと
もに“ENQ"（問合せ）コードが返送されてくる。この
“ENQ“コードは入力コントローラ20、入力バッファ21
を介して受信されワーキングRAM15に書込まれる。この
状態で、システムコントローラ16にて“ENQ"コードを正
常の動作で正規に受けることができるか否かが判断さ
れ、システムプログラムROM14よりYESの場合“ACK"、NO
の場合“NAC"の夫々の信号が取り出され、出力バッファ
21、出力コントローラ22を介してターミナル側に送信さ
れる。そして、いまターミナル側にて“ACK"信号が確認
されるとターミナルの種類に応じて異なるターミナルコ
ード“TC"が返送されてくる。一方、〔NAC"信号が確認
されるとターミナルとの接続関係が断たれる。
定されると、カード10専用の動作条件が設定されるとと
もに“ENQ"（問合せ）コードが返送されてくる。この
“ENQ“コードは入力コントローラ20、入力バッファ21
を介して受信されワーキングRAM15に書込まれる。この
状態で、システムコントローラ16にて“ENQ"コードを正
常の動作で正規に受けることができるか否かが判断さ
れ、システムプログラムROM14よりYESの場合“ACK"、NO
の場合“NAC"の夫々の信号が取り出され、出力バッファ
21、出力コントローラ22を介してターミナル側に送信さ
れる。そして、いまターミナル側にて“ACK"信号が確認
されるとターミナルの種類に応じて異なるターミナルコ
ード“TC"が返送されてくる。一方、〔NAC"信号が確認
されるとターミナルとの接続関係が断たれる。
ターミナル側よりターミナルコード“TC"が送られてく
ると、ICカード10ではシステムコントローラ16にてアプ
リケーションROM13に記憶されているカードの種類に応
じて異なるアプリケーションネーム“APN"が取り出され
出力バッファ21に一旦ラッチしたのちターミナル側に返
送される。
ると、ICカード10ではシステムコントローラ16にてアプ
リケーションROM13に記憶されているカードの種類に応
じて異なるアプリケーションネーム“APN"が取り出され
出力バッファ21に一旦ラッチしたのちターミナル側に返
送される。
その後、ターミナル側にて、この“APN"をもとにその用
途種別が対応関係にあるか否かが判断され、いま一致し
ていると判断されると命令コードが返送されて来る。一
方、一致しないと判断されると、ターミナルとの接続関
係が断たれる。
途種別が対応関係にあるか否かが判断され、いま一致し
ていると判断されると命令コードが返送されて来る。一
方、一致しないと判断されると、ターミナルとの接続関
係が断たれる。
そして、このような命令コードをまってターミナル側の
キーボードよりキー入力される暗証番号とICカード10に
予め記憶されている自己照合番号「PIN」との比較が行
なわれ、両者が一致するのをまってその後の金銭取引き
などの情報効換動作が実行されるようになる。
キーボードよりキー入力される暗証番号とICカード10に
予め記憶されている自己照合番号「PIN」との比較が行
なわれ、両者が一致するのをまってその後の金銭取引き
などの情報効換動作が実行されるようになる。
次に、このように構成される実施例の動作をフローチャ
ートを用いて説明する。
ートを用いて説明する。
まず、第２図はICカードのテスト処理後データライン18
2をしゃ断してデータパッド（図示せず）からのデータ
を読出しを防止する場合を示している。
2をしゃ断してデータパッド（図示せず）からのデータ
を読出しを防止する場合を示している。
いま、第２図のステップA1においてICカード10のデータ
メモリ26について各種のテスト処理が実行される。この
場合のテストはシステムバス11に接続されたアドレスラ
イン111の図示しないアドレスパッドおよびリード・ラ
イトコントローラ18にトライステートゲート181を介し
て接続されたデータライン182の図示しないデータパッ
ドを用いて実行される。
メモリ26について各種のテスト処理が実行される。この
場合のテストはシステムバス11に接続されたアドレスラ
イン111の図示しないアドレスパッドおよびリード・ラ
イトコントローラ18にトライステートゲート181を介し
て接続されたデータライン182の図示しないデータパッ
ドを用いて実行される。
この場合、１ビットメモリ32は始め出力データを“0"と
している。このためインバータ183の出力は“1"であ
り、トライステートゲート181はオン状態にある。これ
によりアドレスライン111よりシステムバス11を介して
指定される指定番地に応じてデータメモリ26のデータは
リード・ライトコントローラ18のトライステートゲート
181を通してデータライン182のデータパッド側に支障な
く読み出される。
している。このためインバータ183の出力は“1"であ
り、トライステートゲート181はオン状態にある。これ
によりアドレスライン111よりシステムバス11を介して
指定される指定番地に応じてデータメモリ26のデータは
リード・ライトコントローラ18のトライステートゲート
181を通してデータライン182のデータパッド側に支障な
く読み出される。
その後、ステップA1でのテスト処理が終了するとステッ
プA2に進み、１ビットメモリ32のアドレスライン321に
固定アドレス入力つまりインバータ183の出力を読込む
ための読込み信号が与えられる。すると、該１ビットメ
モリ32にはインバータ183の出力つまり“1"出力が読込
まれステップA3において出力データが“1"つまりフラグ
がセットされる。これによりインバータ183の出力は
“0"に反転され、トライステートゲート183はオフ状態
となり、データライン181はしゃ断され、図示しないデ
ータパッドは切り離される。
プA2に進み、１ビットメモリ32のアドレスライン321に
固定アドレス入力つまりインバータ183の出力を読込む
ための読込み信号が与えられる。すると、該１ビットメ
モリ32にはインバータ183の出力つまり“1"出力が読込
まれステップA3において出力データが“1"つまりフラグ
がセットされる。これによりインバータ183の出力は
“0"に反転され、トライステートゲート183はオフ状態
となり、データライン181はしゃ断され、図示しないデ
ータパッドは切り離される。
この結果、テスト処理後データメモリ26の内容がデータ
ライン181を介して不正に読出されるのを防止できるこ
とになる。
ライン181を介して不正に読出されるのを防止できるこ
とになる。
一方、第３図はICカードのテスト処理後、アドレスライ
ン111を介してデータメモリ26が不正にアクセスされる
のを防止する場合を示している。
ン111を介してデータメモリ26が不正にアクセスされる
のを防止する場合を示している。
すなわち、第３図のステップB1においてICカード10のデ
ータメモリ26について各種のテスト処理が実行される
と、（この場合のテストは上述した第２図のステップA1
と同様である。）その後、ステップB1でのテスト処理終
了が終了するのをまってステップB2において固定アドレ
ス部30にデータメモリ26の未使用特定アドレスつまりア
ドレスの空間にないアドレス、つまり実際の処理時には
使用されないアドレスの番地が設定される。
ータメモリ26について各種のテスト処理が実行される
と、（この場合のテストは上述した第２図のステップA1
と同様である。）その後、ステップB1でのテスト処理終
了が終了するのをまってステップB2において固定アドレ
ス部30にデータメモリ26の未使用特定アドレスつまりア
ドレスの空間にないアドレス、つまり実際の処理時には
使用されないアドレスの番地が設定される。
この状態で、ステップB3に進み、その後、システムバス
111を介して入力されるアドレスと固定アドレス部30の
特定アドレスとが比較器29にて比較される。そして、い
ま仮に、アドレスライン111のアドレスパッドが不正に
使用されアドレスライン111を介して指定されるアドレ
スが固定アドレス部30の特定アドレスに一致したとする
と、つまりYESと判断されるとステップB4に進む。つま
り、この場合不正使用で実際に使用しないアドレスが与
えられたことが判別され、比較器29の比較出力がアドレ
ス一致信号となりリードライト・コントローラ18に入力
される。これにより、データメモリ26は記憶エリアを全
てクリアされるようになり、該メモリ26の内容の不正読
出しが防止されることになる。
111を介して入力されるアドレスと固定アドレス部30の
特定アドレスとが比較器29にて比較される。そして、い
ま仮に、アドレスライン111のアドレスパッドが不正に
使用されアドレスライン111を介して指定されるアドレ
スが固定アドレス部30の特定アドレスに一致したとする
と、つまりYESと判断されるとステップB4に進む。つま
り、この場合不正使用で実際に使用しないアドレスが与
えられたことが判別され、比較器29の比較出力がアドレ
ス一致信号となりリードライト・コントローラ18に入力
される。これにより、データメモリ26は記憶エリアを全
てクリアされるようになり、該メモリ26の内容の不正読
出しが防止されることになる。
なおこの発明は上記実施例にのみ限定されず要旨を変更
しない範囲で適宜変形して実施できる。
しない範囲で適宜変形して実施できる。
この発明によればICカードのテストの際使用されるデー
タパッド、アドレスパッドを、その後に不正に使用する
ことでカード内部に記憶された記憶情報を読出すような
ことを確実に防止でき、ICカード自身のセキユリティを
一段と向上させることができる。
タパッド、アドレスパッドを、その後に不正に使用する
ことでカード内部に記憶された記憶情報を読出すような
ことを確実に防止でき、ICカード自身のセキユリティを
一段と向上させることができる。
第１図はこの発明の一実施例の回路構成を示す図、第２
図および第３図は夫々同実施例を示すフローチャート、
第４図は従来のICカードを示す概略的構成図である。 10……ICカード、11……システムバス、111……アドレ
スライン、13……アプリケーションROM、14……システ
ムプログラムROM、15……ワーキングRAM、16……システ
ムコントローラ、18……リード・ライトコントローラ、
181……トライステートゲート、182……データライン、
183……インバータ、26……データメモリ、29……比較
器、30……固定アドレス部、32……１ビットメモリ、32
2……電源ライン。
図および第３図は夫々同実施例を示すフローチャート、
第４図は従来のICカードを示す概略的構成図である。 10……ICカード、11……システムバス、111……アドレ
スライン、13……アプリケーションROM、14……システ
ムプログラムROM、15……ワーキングRAM、16……システ
ムコントローラ、18……リード・ライトコントローラ、
181……トライステートゲート、182……データライン、
183……インバータ、26……データメモリ、29……比較
器、30……固定アドレス部、32……１ビットメモリ、32
2……電源ライン。
Claims (1)
- 【請求項１】データ記憶手段をテストするためのデータ
パッドを有するデータラインおよびアドレスパッドを有
するアドレスラインを備えたICカードにおいて、テスト
終了により未使用特定アドレスが記憶される特定アドレ
ス記憶手段と、少なくとも上記アドレスラインより入力
されるアドレスと上記特定アドレスを比較する手段と、
この比較手段で比較一致を得た場合に上記データ記憶手
段の記憶内容をクリアする手段とを具備したことを特徴
とするICカード。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237134A JPH0734216B2 (ja) | 1985-10-23 | 1985-10-23 | Ｉｃカ−ド |
| US06/909,217 US4845351A (en) | 1985-09-30 | 1986-09-18 | IC card |
| EP86113130A EP0217281B2 (en) | 1985-09-30 | 1986-09-24 | Method of manufacturing an IC card |
| DE8686113130T DE3677686D1 (de) | 1985-09-30 | 1986-09-24 | Ic-karte. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237134A JPH0734216B2 (ja) | 1985-10-23 | 1985-10-23 | Ｉｃカ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6297086A JPS6297086A (ja) | 1987-05-06 |
| JPH0734216B2 true JPH0734216B2 (ja) | 1995-04-12 |
Family
ID=17010908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60237134A Expired - Fee Related JPH0734216B2 (ja) | 1985-09-30 | 1985-10-23 | Ｉｃカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734216B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10576484B2 (en) * | 2011-07-12 | 2020-03-03 | Shinwa Industry Co., Ltd. | Axial feed plasma spraying device |
| US11565319B2 (en) | 2014-03-11 | 2023-01-31 | Tekna Plasma Systems Inc. | Process and apparatus for producing powder particles by atomization of a feed material in the form of an elongated member |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56100742U (ja) * | 1979-12-28 | 1981-08-08 | ||
| JPS611466Y2 (ja) * | 1980-08-19 | 1986-01-18 |
-
1985
- 1985-10-23 JP JP60237134A patent/JPH0734216B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10576484B2 (en) * | 2011-07-12 | 2020-03-03 | Shinwa Industry Co., Ltd. | Axial feed plasma spraying device |
| US11565319B2 (en) | 2014-03-11 | 2023-01-31 | Tekna Plasma Systems Inc. | Process and apparatus for producing powder particles by atomization of a feed material in the form of an elongated member |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6297086A (ja) | 1987-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839506A (en) | IC card identification system including pin-check time means | |
| EP0213534B1 (en) | Ic card | |
| US4816656A (en) | IC card system | |
| US4734569A (en) | IC card | |
| US5097115A (en) | Transaction authentication system | |
| EP0237883B1 (en) | A card and terminal system | |
| US4758718A (en) | High security IC card with an updatable password | |
| US4755660A (en) | IC card system | |
| JPH069067B2 (ja) | Ｉｃカ−ドシステム | |
| EP0217281A2 (en) | Method of manufacturing an IC card | |
| JP2564480B2 (ja) | Ｉｃカ−ドシステム | |
| JPH0734216B2 (ja) | Ｉｃカ−ド | |
| JP2712149B2 (ja) | テストプログラム起動方法及びテストプログラム起動装置 | |
| JP2712148B2 (ja) | テストプログラム起動方法及びテストプログラム起動装置 | |
| JP2564481B2 (ja) | Ｉｃカ−ドシステム | |
| JPH057651Y2 (ja) | ||
| JPH0738215B2 (ja) | Ｉｃカ−ドシステム | |
| JPH0760452B2 (ja) | Ｉｃカ−ドシステム | |
| JPS6356743A (ja) | プログラムデ−タチエツク方式 | |
| JPS62249249A (ja) | Ｉｃカ−ドの認証方式 | |
| JPH0615319Y2 (ja) | Ｉｃカ−ドのオフライン使用に対する警報装置 | |
| JPS6217864A (ja) | Ｉｃカ−ドシステム | |
| JPS62251947A (ja) | ストレ−ジメモリのアドレス方式 | |
| JPS6217870A (ja) | Ｉｃカ−ドシステム | |
| JPS62267863A (ja) | Ｉｃカ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |