JPS62174849A - メモリ管理システム - Google Patents

メモリ管理システム

Info

Publication number
JPS62174849A
JPS62174849A JP61250919A JP25091986A JPS62174849A JP S62174849 A JPS62174849 A JP S62174849A JP 61250919 A JP61250919 A JP 61250919A JP 25091986 A JP25091986 A JP 25091986A JP S62174849 A JPS62174849 A JP S62174849A
Authority
JP
Japan
Prior art keywords
page
memory
process image
parent
child
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61250919A
Other languages
English (en)
Inventor
カール・チヤン
エドワード・エイ・フーステル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Prime Computer Inc
Original Assignee
Prime Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Prime Computer Inc filed Critical Prime Computer Inc
Publication of JPS62174849A publication Critical patent/JPS62174849A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔利用分野〕 本発明の技術分野は、データ処理、奇に要求時ページン
グおよび仮想メモリアーキテクチャを採用スるマルチプ
ルユーザシステム用のメモリ管理にある。
データ処理システムは、一般に、中央処理装置（ＣＰＵ
）、メモリシステム（すなわち「主メモリ」）、周辺装
置および関連するインターフェースを備える。普通、主
メモリは、比較的低価格、大容址のディジタルメモリ装
置より成る。周辺装置としては、例えば、１６気デイス
クまたは磁気テープ駆動装置のような非揮発性の補助メ
モリ媒体がある。
タスクを実施するため、この桟のシステムの中央処理装
置は、データに作用する一連の命情を実行する。一連の
命令およびこれらの命令が参照するデータは、プログラ
ムとして言及される。
中央処理装置に依るプログラムの実行は、プロセスと称
される。プロセスに対する命令およびデータを含むアド
レススペースは、プロセスイメージと称される。プロセ
スイメージは、普通、主メモリおよび補助メモリ間に分
配され、プロセスの大きさおよび中央処理装置の直接的
ニーズに依存して主メモリおよび補助メモリ間に分配さ
れる。
サービスが多数のユーザに供給される多（のデータ処理
システムにおいては、仮想メモリと称されるアーキテク
チャが採用される。ある釉のシステムにおいては、仮想
メモリは、セグメントに分割され、各セグメントはさら
にページに分割され、そして各ページは一定数のワード
を受は入れろ。
多くのシステム例えば、マサチューセッツ州所在のＰｒ
１ｒｎｅ　Ｃｏｍｐｕｔｅｒ　、　Ｉｎｃ、により製造
される５ｉｒｉｅｓ　５０システムでは、セグメントお
よびページのアドレスが、オペレーティングシステムに
よって割り肖てられ、主メモリにランダムな態様で配置
できろ。しかしながら、ユーザにとっては、連続性の様
相および限定されないメモリスペースが提示され、ユー
ザは主メモリ内のプログラムの実際のはさみ込まれた性
質と関係づけられる必要はない。さらに、所与の時点に
おいて、プログラムの若干のページは、王メモリでな（
補助メモリに存在せしめることができる。仮想メモリア
ドレスを主または補助メモリの物理的位情に翻訳するた
め、ページマツプおよび同等物がオペレーティングシス
テムにより採用される。
プロセスが開始されるときには、命令またはデータを含
むページをメモリから検索することが必要である。プロ
グラムの１つのページがプロセスにより必要とされるが
、主メモリに存在していない場合、「ページフォールト
」が起こる。要求時ページングは、補助メモリからペー
ジを取り出す方法をいう。要求時ページングシステムは
、ちょうど１頁（実行されるべき次の命令または操作さ
れるべきデータを含む）を一時に主メモリに移す。
音道、同時に、近い将来必要でなさそうな昔令またはデ
ータを「ページアウト」するため、置き代えの対策がオ
ペレーティングシステムにより採用される。例えば、最
近もつとも少く使用されたページを主メモリから補助メ
モリに転送でざる。１つのページが１つのメモリ位置か
ら他のメモリ位置に転送される度に、アドレスおよびペ
ージマツプは相応に改訂されねばならない。
工業界で広く受は入れられた１つのオペレーティングシ
ステムは、ＵＮＩＸオペレーティングシステムである（
ＵＮＩＸはＡ　Ｔ　＆　Ｔ　Ｄｅｌｌ　Ｌａｂｏｒａ−
ｔｏｒｉｅｓ　　の商標）。ＵＮＩＸシステムは、「ボ
ータプル」であるように設計される。換言すれば、１つ
のデータ処理システム上でＵＮＩＸとインターフェース
されるようにコード化されたプログラムは、他のハード
ウェア上で同様に動作し得る。
現在製造されているデータ処理システムの多くのものは
、ＵＮＩＸオペレーティングシステムまたはＵＮＩＸ機
能を真似るオペレーティングシステムのいずれかを採用
している。例えば、ＰｒｉｍｅＣｏｍｐｕｔｅｒ　　５
ｅｒｉｅｓ　５０システムは、ＰＲＩＭＩＸ。
すなわち、５ｅｒｉｅｓ　５０　ＳｙｓｔｅｍのＰＲＩ
ＭＯＳオペレーティングシステムと一緒に動作するＵＮ
ＩＸＮ低Ｘを動作させるように構成できる（ＰＲＩＭＩ
ＸおよびＰＲＩＭＯ８は、Ｐｒｉｍｅ　Ｃｏｍｐｕｔｅ
ｒ　Ｉｎｃ、の商標）。
ＵＮＩＸは、３構造フアイルシステムを使用したマルチ
ユーザ、時分割オペレーティングシステムである。他の
注目すべき機能的特徴は、その論壇的Ｉ１０能力、パイ
プ機能、およびフォーク機能である。「論理的Ｉ１０」
は、コンパイル時でなくラン時にユーザがプログラムの
入力および出力ファイルを特定することを許容する。「
パイプ」機能は、他のプロセスに対する入力および出力
の緩衝を可能にするＵＮＩＸの特徴である。「フォーク
」機能は、新しいプロセスを作り出すためのＵＮＩＸの
方法である。
これらのＵＮＩＸの０９は、それ自体固有の利益をもた
らすものではない。しかしながら、ＵＮＩＸの命令方式
（Ｓ　ＬＩ　Ｅ　Ｌ　Ｌと称される）は、これらのオペ
レーティングシステム能力への容易なアクセスを可能に
し、またそれらが異なる組合せで使用されることを可能
にする。システム命令、論理的Ｉ１０、パイプおよびフ
ォークの適正な選択および整値で、命令レベルのＵＮＩ
Ｘのユーザが、他のシステムにおいては全く新しいプロ
グラムの書込みおよび生成を必要とするような仕事を遂
行できる。命令レベルから応用プログラム等何物を容易
に作り出すことができるこの能力は、ＵＮＩＸオペレー
ティングシステムの独丑な主たる利益の１つである。
ＵＮＩＸ形式のオペレーティングシステムが複数ユーザ
の環境で実施される場合、しばしば１つの問題が起こる
。ＵＮＩＸシステムにおける「フォーク」の基本的動作
は、新しいプロセスを生み、親（フォーク要求をなすプ
ロセス）のプロセスイメージを子（新しく生まれたプロ
セス）ヘコビーすることを含む。プロセスイメージをコ
ピーするのに必要とされる時間は、プロセスイメージの
大きさに比例する。それゆえ、大仮相メモリ　ＣＰ　Ｕ
アーキテクチャ上でＵＮＩＸ形式のシステムをうンさせ
る一般的問題は、フォーク動作のプロセスイメージコピ
ー時間が性能の障害となり得ることである。
マルチユーザの環境においては、多くのフォーク動作が
同時に起こりつ＼あろから、性能の問題は一層悪化する
。プロセスイメージを親から子にコピーしている間に発
生される各ページフォルトは、潜在的に他のプロセスに
おけるページを変位させることがあり、他のプロセスが
う／されるとき、間接的に他のプロセスに一層ページフ
オルトを惹起させる。かくして、各フォーク動作により
惹起されるページングの増大は、システムの全ページン
グ割合を著しく増大させることがある。最終的結果とし
て、システムが密に使用されるとき、性能が非常に低く
なることがある。この問題は普通「スラッシング」と称
せられる。
特にＵＮＩＸ形式のオペレーティングシステムがマルチ
グルユーザ仮想メモリアーキテクチャで使用されるとき
、より良好なメモリ管理方法およびシステムの必袂性が
存在する。性能の障害やＵＮＩＸフォーク動作と関連す
る潜在的スラッシングを減することができる゛メモリｇ
ｉ埋システムがあれば、これは工業界における相当の必
要性を満足させるであろう。
〔発明の概要〕
本発明は、ＵＮＩＸ形式のオペレーティングシステムが
、仮想メモリアーキテクチャを有するデータプロセッサ
で実施されるときに有用である。
本発明は、ＵＮＩＸ動作におけるメモリ管理の問題、な
らびに他のオペレーティングシステムがＵＮＩＸ動作を
真似るのに使用されるとき普通遭遇するメモリ管理の問
題を低減するものである。
本発明の１１Ｈ１１面に依れば、主メモリに存在する親
プロセスのページを子プロセスイメージのページとして
再定義し、再定義されたページに応じてページマツプを
変更し、そして主メモリに存在しない親プロセスイメー
ジの残りのページを子イメージに対して安求されたもの
としてコピーするように補助メモリにアクセスすること
によりフォーク要求が実行される。
従来のＵＮＩＸおよびＵＮＩＸ類似のシステムにお（・
では、プロセスイメージのコピーは、親の論理アドレス
スペースの各活動セグメントを試験し、セグメントの先
に参照されたすべてのページを観から子に、ページごと
にコピーすることにより遂行される。族ページがメモリ
に存在すれば、それは子供にコピーされる。族ページが
メモ＋Ｊ　Ｋ存在しないと、コピーが行なわれ得る前で
さえ、ページフォルトが行なわれなければならず、アド
レスマツプが更新されねばならない。ページは、主メモ
リに転送され、子プロセスを滴定させるようにコピーさ
れねばならない。はとんどの場合、ページフォルトは族
ページがコピーされるときにも起こる（主メモリが存在
するしな（・に拘らず）。
これは、子ページのためスペースが得られねばならない
からである。全体的結果として、相当のＣＰＵページフ
ォルトとコピーオーバーヘット（時間）をもたらすこと
がしばしばある。
ブランクページのケースが無視される場合、親プロセス
イメージを子供イメージにコピーするとき、各族ページ
を試験して３つの状態の１つＫあることを舅、出すこと
ができる。
ｔ　主メモリに存在し、変更されて〜・ないλ　存在し
、変更されている 五　主メモリに存在しな（・ （族ページはブランクであることが分る場合もある・・
・・・・まだ参照符号を付されていない。何故ならば、
普通、所与セグメントのページのあるものが何片下にな
くても親論理アドレススペースの各活動セグメントの各
ページが試験されるからである。
この状況において、従来の方法および本発明ともブラン
クページな無視し、次のページまたは次の活動セグメン
）Ｋ進行する。） 第１の状態（存在し変更されて℃・な℃・）にあるペー
ジに対しては、本発明は、コピー時間、ページフォルト
の数、したがってＵＮＩＸフォーク動作を行なう場合、
ＣＰＵＱ主メモリおよび補助メモリ間の人力／出力（ｒ
ｌｌｏＪ）動作を減する。
親プロセスに属する物理的ページのセット（すなわち親
ワーキングセット）を有効に子に移すことにより、子ペ
ージの創成と関連するページフォルトおよび可能なＩ１
０動作は除去される。さらＫ。
親４＋間のコピー時間が除去される。フォーク動作が開
始された後通常実行され続けるのは子プロセスであるか
ら、親プロセスイメージに対する直接的アクセスを失な
うことは微々たる損失にすぎない。時間のほとんどの間
、族プロセスは、その作業を完成するために子プロセス
を単に待てばよい。
本発明を第２の状態（存在するが変更されている）にあ
るページについて実施するとき、仮想ページは、通常、
それを子のページとして再定義する前にまず補助メモリ
にページアウトされる。かくして、少なくとも１つのＩ
１０動作が必要とされる。けれども、これは、従来技術
下で子ページを１１］成するに必要なＣＰＵオーバーヘ
ッド、ページフォルトおよび行なわれ得る１１０動作に
比して好ましい。しかしながら、現在活動のプログラム
を動作させるに必要とするより多くのメモリが存在する
軽く（すなわち密でなく）使用されているシステムにお
いては、補助メモリに対する競ページのＩ１０動作を除
去することができる。それゆえ、第２状態にあるページ
に対する本発明の最適化の％徴は、システムが軽く使用
されている場合、親ページ子ページにコピーされるから
、２回ページフォルトが行なわれることを璧する。この
ようにして、最小数のＩ１０動作しか常に選択されない
。
第３０状卯（存在しない）場合の親ページ九対しては、
やはり１つのｉ＆適化の特徴が採用され得ろ。不存在ペ
ージに対して、従来技術は、システムが密に使用される
とぎは、３つの１１０動作を必要とする。不発明を実施
するとぎは、２つのＩｌｏのみを実施すればよ℃・。１
つのＩ１０動作は補助メモリから族ページを読み込むの
に必要とされ、他のＩ　／　ＯＡＩｂ作は、補助メモリ
の小ページにそれをコピーするのに必要とされる。
しかしながら、物理的なメモリ便用率が低ければ、第２
の状態にある親ページに使用される最適化も使用できる
。すなわち、穎ページは直接子ページにコピーされる。
２回のページフォルトが発生されるが、子ページを補助
メモリに書き込むＩｌｏは排除される。ページフォルト
を完成するのはＩｌｏを完成するよりも実時間がかへら
ず、最小数のＩ１０動作がつねに選ばれるから、やはり
良好な性能が得られる。
代わりに、ページが軽く使用されろ主メモリ　Ｋ存在し
ない場合、族ページを主メモリに読み込み、ついで子ペ
ージとして再定義してもよい。この手法は、子上のペー
ジフォルトおよび族ページから子ページへのコピー時間
を排除するととＫより、ＣＰＵのオーバーヘッドを減す
る。
〔実施例についての説明〕
次に、本発明を好ましい実施例につ℃・て説明する。し
かしながら、本発明の技術思想から逸脱することなく池
々の変化、変更をなし得ることは明らかである。例えば
、概要および詳細な説明は、主メモリおよび補助メモリ
（すなわちディスクメモリ）を採用したデータ処理シス
テムについて記述して℃・るが、他のレベルのメモリも
追加できる。
Ｐｒｉｍｅ　５ｅｒｉｅｓ　５０　　システムを含む多
（リンステムにおいては、特定の時点にユーザが恐らく
きっと必要とす限定された量のデータを記憶するために
、高速度のメモリまたはデータキャシュも合体される。
この棟のデータキャッシュおよび関連するデータ確昭手
段の利用は、もちろん、不発明と適合し得る。同様に１
本発明は、１つのプロセスの異なる側面の実行が平行に
行なわれるマルチプルプロセッサデータ処理システムに
おいて用途があり得る。
第１図には、中央処理装置１２、主メモリ、神助メモリ
装＃１６、ページマツプ１日（代表的には主メモリに記
憶される）およびページ利用可能性指示カウンタ（代表
的には主メモリに記憶され）を含むメモリ管理システム
１０の概略ブロック図が示されている。中央処理装置１
１２はさらに、イメージコピー装置２０およびページフ
ォルトハンドラ２２を備えて（・る。イメージコピー装
置およびページフォルトハンドラは、ハードウェア、フ
ァームウェアまたはソフトウェアで実施できるが、代表
的には、これらの手段の組合せにより突施される。機能
上、本発明に密接に関係しない中央処理装置（１２）部
分、ならびに本具体例における主メモリ１４、補助メモ
リ装置１６およびページマツプ１８は、マサチューセッ
ツ所在のｐｒｉｍｅＣｏｍｐｕｔｅｒ　＋　Ｉｎｃ、に
より製造される５ｅｒｉｅｓ　５０システムの対応する
要素と同様である。
例示の具体例において、中央処理装置１２は、ＰＲＩＭ
ＯＳオペレーティングシステムによす動作させることが
できる。Ｉ’ＲＩＭＩＸ、すなわちＵＮＩＸ類似のプロ
グラムが、ＰＲＩＭＯ８上でランせしめられ、ＵＮＩＸ
システム要求を等価なＰＲＩＭＯ３機能に変換する。中
央処理装置は、イメージコピー装置２０をページフォル
トハンドラ２２と一緒に採用することＫよりフォーク動
作を実行する。
フォーク動作が要求されると、イメージコピー装置は、
主メモリに存在しくかつ変更されない）残イメージのペ
ージを子プロセスイメージのページとして再定義し、再
定義されたページに応じてページマツプ１８を改訂する
。イメージコピー装置はまた、生メモリ存在しない観プ
ロセスイメージのページを補助メモリから検索するよう
にページフォルトハンドラ２２を作動する。加えて、イ
メージコピー装置２０は、ページフォルトハンドラと相
互作用して、必要とされるとき変更されたページを補助
メモリにコピーし、かつ子プロセスイメージのため新し
いページが必要とされるとき選択されたページを補助メ
モリにコピーする。ページ利用可能性指示カウンタ２４
は、システムの利用度のレベルを決定し、以下に論述す
るように特定の最適化の％微を発揮させ、Ｉ１０１００
数を減する。
第２図には、イメージコピー装置の動作が、子イメージ
を創成するに際して続いて起こるステップのフローチャ
ートにより例示されている。本発明のイメージコピー装
置は、親イメージの第１ページを捜索し、族ページが王
メモリにあるかどうかを決定する。ページ（不在または
不存在）の位置は、例えば、Ｐｒｉｍｅ　５ｅｒｉｅｓ
　５０　　：Ｉ７ピユータにおけるページマツプ存在ビ
ットの試験により決定される。ページが主メモリに存在
すれば、内容が変更されたかどうかを決定する試験がな
される。
同様に、Ｉ’ｒｉｍｅ　５ｅｒｉｅｓ　５０　　シス？
Ａノ例ノ場合、ページの状態（変更か不変更か）が、ペ
ージマツプ変更状態ビットを試験することにより決定さ
れる。族ページが主メモリにあり、変更されていなけれ
ば、族ページは、単に子ページとして再定義されるだけ
である。
主メモリのページが変更されており、かつシステムが密
に使用されていれば、内容はまず補助メモリに記録され
ねばならない。これが完了すると、族ページは子ページ
として定義され、ページマツプは相応に改訂される。同
様に、嫂ページが主メモリに位置せず、かつシステムが
密に使用されていれば、族ページは補助ページから得ら
れ、ついで子イメージを形成するため補助メモリにコピ
ーされる。
本発明の最適化の特徴も第２図に示されている。
これらの特徴は、システムが軽（使用され、主メモリ容
ｔｒ（またはその部分的スレッショルド）を燃えそうも
ないときに採用される。最適化の特徴は、主メモリ内の
族ページが変更された場合、または族ページが補助メモ
リに見出される場合に使用される。本発明のこの側面に
依れば、システムはまず、主メモリスレッショルドが越
されたかどうかを決定する。これは、例えばＰｒｉｍｅ
　５ｅｒｉｅｓ５０システムの場合、ページ利用可能性
指示カウンタを試験することにより遂行される。１つの
具体例において、任童の時点において１００またはそれ
以上のページが利用可能（未使用）の場合、軽く使用と
考えられる。
族ページがメモリに存在するが変更されており、かつ主
メモリ容量が超されていな−・場合、族ページは新しい
子ページにコピーされるだけである。
族ページが補助メモリにあり、主メモ’）−Ｊｆ＆が越
されていない場合、親ページが主メモリにｉＶｅみ込ま
れ、子ページを創成するようにコピーされるか再定義さ
れる。
このプロセスが子イメージの第１ページについて完了し
たから、子のイメージが完了するまで、後続のページが
要求されるときこのプロセスが誼り返えされる。
第１図は本発明を採用した処理システムのデータの概略
ブロック図、および第２図は本発明を実施する方法を示
すフローチャートである。
１０：　メモリ管理システム １２：　中央処理装置 １４：　主メモリ １６：　補助メモリ装置 １８：　ページマツプ ２０：　イメージコピー装置 ２２：　ページフォルトハンドラ ２４：　ページ利用可能性指示カクンタＦＩＣ，１ 手続補正書（方式） ％式％ 事件の表示　昭和６１年特　願第２５０９１９　　号発
明の名作　メモリ管理システム 補正をする者

Claims (10)

    【特許請求の範囲】
  1. （１）物理的メモリを参照するための仮想アドレス指定
    、仮想アドレスおよびそれらの物理的位置間の関係を定
    める少なくとも１つのページマップ、および主メモリお
    よびより低密度の補助メモリ間においてプロセスイメー
    ジを定める論理アドレススペースを割り当てる要求時ペ
    ージングを採用するデータ処理システムにおいて親プロ
    セスイメージを子イメージにコピーする方法において、
    （ａ）主メモリに存在する親プロセスイメージを子プロ
    セスイメージのページとして再定義し、（ｂ）親イメー
    ジから子イメージに転送された再定義されたページに応
    じてページマップを変更し、親メモリに存在しない親プ
    ロセスイメージの補助メモリページをコピーして子イメ
    ージに対するページを創成することを含むことを特徴と
    するプロセスイメージコピー方法。
  2. （２）親メモリに存在する親プロセスイメージのページ
    が、変更および不変更のページを含んでおり、そして主
    メモリ容量の過剰が存在するか否かを決定し、過剰容量
    が存在する場合変更された親ページをコピーして主メモ
    リに新しい子ページを創生し、過剰容量が存在しない場
    合、変更されたページを補助メモリにコピー後、変更さ
    れた親ページを子プロセスイメージのページとして再定
    義することを含む特許請求の範囲第１項記載のプロセス
    イメージコピー方法。
  3. （３）過剰メモリ容量が存在するか否かを決定する段階
    が、ページ利用可能性指示カウンタをポーリングするこ
    とにより行なわれる特許請求の範囲第２項記載のプロセ
    スイメージコピー方法。
  4. （４）親プロセスイメージの補助メモリページが、主メ
    モリ容量の過剰が存在するかどうかを決定し、過剰容量
    が存在する場合、親ページを主メモリに読み取り、親ペ
    ージをコピーして主メモリに新しい子ページを創成し、
    過剰のメモリ容量が存在しない場合、親ページを主メモ
    リから読込み後、補助メモリにおいて親ページを子ペー
    ジコピーすることを含む特許請求の範囲第１項記載のプ
    ロセスイメージコピー方法。
  5. （５）過剰のメモリ容量が存在するか否かを決定する段
    階が、ページ利用可能性指示カウンタをポーリングする
    ことにより行なわれる特許請求の範囲第４項記載のプロ
    セスイメージコピー方法。
  6. （６）親プロセスイメージの補助メモリページをコピー
    する段階が、主メモリ容量の過剰が存在するか否かを決
    定し、過剰の容量が存在する場合、親ページを主メモリ
    に読み取り、親ページを子ページとして再定義し、過剰
    のメモリ容量が存在しない場合、主ページを主メモリか
    ら読み込み後、補助メモリにおいて親ページを子ページ
    にコピーすることを含む特許請求の範囲第１項記載のプ
    ロセスイメージコピー方法。
  7. （７）過剰のメモリ容量が存在するか否かを決定する段
    階が、ページ利用可能性指示カウンタをポーリングする
    ことにより行なわれる特許請求の範囲第６項記載のプロ
    セスイメージコピー方法。
  8. （８）物理的メモリを参照するための仮想的アドレス指
    定、仮想アドレスおよび物理的位置間の関係を定める少
    なくとも１つのページマップと、プロセスイメージを定
    める論理的アドレススペースを主メモリおよび低密度補
    助メモリ間に割り当てるための要求時ページングを採用
    するデータ処理システムにおいて使用するためのプロセ
    スイメージコピーシステムにおいて、（ａ）親メモリに
    存在する親プロセスイメージのページを子プロセスイメ
    ージのページとして再定義するための転送手段と、（ｂ
    ）転送手段によるページの再定義に応じてページマップ
    を変更するマップ変更手段と、（ｃ）主メモリに存在し
    ない親プロセスイメージのページをコピーして、子プロ
    セスイメージに対するページを創成するためのコピー手
    段とを備えることを特徴とするプロセスイメージコピー
    システム。
  9. （９）主メモリ容量の過剰が存在するか否かを決定する
    メモリ容量監視手段を備える特許請求の範囲第８項記載
    のプロセスイメージコピーシステム。
  10. （１０）メモリ容量監視手段がページ利用可能性指示カ
    ウンタを備える特許請求の範囲第９項記載のプロセスイ
    メージコピーシステム。
JP61250919A 1985-10-24 1986-10-23 メモリ管理システム Pending JPS62174849A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US790839 1985-10-24
US06/790,839 US4812981A (en) 1985-10-24 1985-10-24 Memory management system improving the efficiency of fork operations

Publications (1)

Publication Number Publication Date
JPS62174849A true JPS62174849A (ja) 1987-07-31

Family

ID=25151888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61250919A Pending JPS62174849A (ja) 1985-10-24 1986-10-23 メモリ管理システム

Country Status (4)

Country Link
US (1) US4812981A (ja)
EP (1) EP0220929A3 (ja)
JP (1) JPS62174849A (ja)
CA (1) CA1273125A (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438674A (en) * 1988-04-05 1995-08-01 Data/Ware Development, Inc. Optical disk system emulating magnetic tape units
US5455926A (en) * 1988-04-05 1995-10-03 Data/Ware Development, Inc. Virtual addressing of optical storage media as magnetic tape equivalents
US5144242A (en) * 1990-08-23 1992-09-01 The Regents Of The University Of California Continually loadable microcode store for MRI control sequencers
US5465361A (en) * 1990-09-10 1995-11-07 The Regents Of The University Of California Microcode linker/loader that generates microcode sequences for MRI sequencer by modifying previously generated microcode sequences
US5269013A (en) * 1991-03-20 1993-12-07 Digital Equipment Corporation Adaptive memory management method for coupled memory multiprocessor systems
US5303362A (en) * 1991-03-20 1994-04-12 Digital Equipment Corporation Coupled memory multiprocessor computer system including cache coherency management protocols
US5717926A (en) * 1995-02-28 1998-02-10 International Business Machines Corporation Efficient forking of a process
US6408313B1 (en) * 1998-12-16 2002-06-18 Microsoft Corporation Dynamic memory allocation based on free memory size
CA2305078A1 (en) * 2000-04-12 2001-10-12 Cloakware Corporation Tamper resistant software - mass data encoding
US7185320B2 (en) * 2003-06-27 2007-02-27 Hewlett-Packard Development Company, L.P. System and method for processing breakpoint events in a child process generated by a parent process
US7415699B2 (en) * 2003-06-27 2008-08-19 Hewlett-Packard Development Company, L.P. Method and apparatus for controlling execution of a child process generated by a modified parent process
US7616218B1 (en) * 2005-12-05 2009-11-10 Nvidia Corporation Apparatus, system, and method for clipping graphics primitives
US8601223B1 (en) 2006-09-19 2013-12-03 Nvidia Corporation Techniques for servicing fetch requests utilizing coalesing page table entries
US8543792B1 (en) 2006-09-19 2013-09-24 Nvidia Corporation Memory access techniques including coalesing page table entries
US8352709B1 (en) 2006-09-19 2013-01-08 Nvidia Corporation Direct memory access techniques that include caching segmentation data
US8347064B1 (en) 2006-09-19 2013-01-01 Nvidia Corporation Memory access techniques in an aperture mapped memory space
US8707011B1 (en) 2006-10-24 2014-04-22 Nvidia Corporation Memory access techniques utilizing a set-associative translation lookaside buffer
US8700883B1 (en) 2006-10-24 2014-04-15 Nvidia Corporation Memory access techniques providing for override of a page table
US8706975B1 (en) 2006-11-01 2014-04-22 Nvidia Corporation Memory access management block bind system and method
US8607008B1 (en) 2006-11-01 2013-12-10 Nvidia Corporation System and method for independent invalidation on a per engine basis
US8347065B1 (en) 2006-11-01 2013-01-01 Glasco David B System and method for concurrently managing memory access requests
US8504794B1 (en) 2006-11-01 2013-08-06 Nvidia Corporation Override system and method for memory access management
US8533425B1 (en) 2006-11-01 2013-09-10 Nvidia Corporation Age based miss replay system and method
US8700865B1 (en) 2006-11-02 2014-04-15 Nvidia Corporation Compressed data access system and method
US8095770B2 (en) * 2009-05-08 2012-01-10 Oracle America Inc. Method and system for mapping data to a process
US10146545B2 (en) 2012-03-13 2018-12-04 Nvidia Corporation Translation address cache for a microprocessor
US9880846B2 (en) 2012-04-11 2018-01-30 Nvidia Corporation Improving hit rate of code translation redirection table with replacement strategy based on usage history table of evicted entries
US10241810B2 (en) 2012-05-18 2019-03-26 Nvidia Corporation Instruction-optimizing processor with branch-count table in hardware
US20140189310A1 (en) 2012-12-27 2014-07-03 Nvidia Corporation Fault detection in instruction translations
US10108424B2 (en) 2013-03-14 2018-10-23 Nvidia Corporation Profiling code portions to generate translations
WO2015100718A1 (en) 2014-01-02 2015-07-09 Huawei Technologies Co., Ltd. Method and apparatus of maintaining data for online analytical processing in a database system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104718A (en) * 1974-12-16 1978-08-01 Compagnie Honeywell Bull (Societe Anonyme) System for protecting shared files in a multiprogrammed computer
US4589093A (en) * 1983-03-28 1986-05-13 Xerox Corporation Timer manager
US4577274A (en) * 1983-07-11 1986-03-18 At&T Bell Laboratories Demand paging scheme for a multi-ATB shared memory processing system
US4584639A (en) * 1983-12-23 1986-04-22 Key Logic, Inc. Computer security system
US4758951A (en) * 1985-04-09 1988-07-19 Tektronix, Inc. Method for translating virtual addresses into real addresses

Also Published As

Publication number Publication date
EP0220929A3 (en) 1989-09-13
CA1273125A (en) 1990-08-21
EP0220929A2 (en) 1987-05-06
US4812981A (en) 1989-03-14

Similar Documents

Publication Publication Date Title
JPS62174849A (ja) メモリ管理システム
US5915264A (en) System for providing write notification during data set copy
US5317728A (en) Storage management of a first file system using a second file system containing surrogate files and catalog management information
Needham et al. The Cambridge CAP computer and its protection system
US6119208A (en) MVS device backup system for a data processor using a data storage subsystem snapshot copy capability
US20050114402A1 (en) Block level data snapshot system and method
EP0474395A2 (en) Data storage hierarchy with shared storage level
US20050010592A1 (en) Method and system for taking a data snapshot
JPS61112255A (ja) コンピユ−タ装置
EP1934762B1 (en) Apparatus and method for handling dma requests in a virtual memory environment
US6473845B1 (en) System and method for dynamically updating memory address mappings
JPH0279141A (ja) 仮想索引機構
US20110060884A1 (en) Systems and methods for collapsing a derivative version of a primary storage volume
WO2010097848A1 (ja) ストレージシステム
JPH08278908A (ja) 物理区画に基づいて記憶域をアーカイブするための方法、メモリ、および装置
JPH0622015B2 (ja) データ処理システムの制御方法
EP0319147B1 (en) Method for storing pre-organised groups of related information files in a data processing system
JPH07244642A (ja) 並列処理計算機
US10268411B1 (en) Policy and heuristic based conversion of write-optimized virtual disk format into read-optimized virtual disk format
CN114661557A (zh) 记录内存冷热状态的方法和装置
US5404549A (en) Method for efficient access of data stored in a nexus table using queue tag indexes in a table portion
CN111045961A (zh) 数据处理方法及使用所述方法的存储控制器
JPH06187201A (ja) ファイルシステム
JPH0560632B2 (ja)
JP2903605B2 (ja) ファイル領域管理処理方法