JPS6217242U - - Google Patents
Info
- Publication number
- JPS6217242U JPS6217242U JP10771185U JP10771185U JPS6217242U JP S6217242 U JPS6217242 U JP S6217242U JP 10771185 U JP10771185 U JP 10771185U JP 10771185 U JP10771185 U JP 10771185U JP S6217242 U JPS6217242 U JP S6217242U
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- emitters
- output terminal
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Description
第１図は、この考案の実施例を示す図、第２図
は従来のスイツチ回路を示す図、第３図は、従来
のスイツチ回路での問題点を示すための補図で、
スイツチ回路の各入出力端子での信号波形を示す
図である。 図において、１は信号入力端子、２は制御端子
、３は出力端子、４は抵抗、５はトランジスタ、
６は電源、７はダイオードである。なお、図中同
一符号は同一または相当部分を示す。
は従来のスイツチ回路を示す図、第３図は、従来
のスイツチ回路での問題点を示すための補図で、
スイツチ回路の各入出力端子での信号波形を示す
図である。 図において、１は信号入力端子、２は制御端子
、３は出力端子、４は抵抗、５はトランジスタ、
６は電源、７はダイオードである。なお、図中同
一符号は同一または相当部分を示す。
Claims (1)
- コレクタ電源に接続した第１のトランジスタの
エミツタと、第２のトランジスタのコレクタとを
接続した組トランジスタを複数組用い、第２のト
ランジスタのエミツタを相互に接続し、各組トラ
ンジスタの第１のトランジスタのベースを信号入
力端子とし、第２のトランジスタのベースを制御
端子とし、共通接続されたエミツタを出力端子と
し、その出力端子とグランド間に極性を逆向きに
したダイオードを並列接続したことを特徴とする
スイツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10771185U JPS6217242U (ja) | 1985-07-15 | 1985-07-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10771185U JPS6217242U (ja) | 1985-07-15 | 1985-07-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6217242U true JPS6217242U (ja) | 1987-02-02 |
Family
ID=30984242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10771185U Pending JPS6217242U (ja) | 1985-07-15 | 1985-07-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6217242U (ja) |
-
1985
- 1985-07-15 JP JP10771185U patent/JPS6217242U/ja active Pending