JPS62168244A - Detecting circuit for abnormality of microcomputer - Google Patents

Detecting circuit for abnormality of microcomputer

Info

Publication number
JPS62168244A
JPS62168244A JP60286738A JP28673885A JPS62168244A JP S62168244 A JPS62168244 A JP S62168244A JP 60286738 A JP60286738 A JP 60286738A JP 28673885 A JP28673885 A JP 28673885A JP S62168244 A JPS62168244 A JP S62168244A
Authority
JP
Japan
Prior art keywords
microcomputer
abnormality
data
heater
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60286738A
Other languages
Japanese (ja)
Inventor
Naoki Wada
直樹 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP60286738A priority Critical patent/JPS62168244A/en
Publication of JPS62168244A publication Critical patent/JPS62168244A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Protection Of Static Devices (AREA)

Abstract

PURPOSE:To lead a control subject to the safety side by means of hardware when the abnormality of a microcomputer is produced, by actuating the control subject based on the output of an abnormality detecting circuit that is designated by the microcomputer for each fixed period of time. CONSTITUTION:A CPU 1 outputs an address showing an abnormality detecting circuit 4 for each fixed time and data to a data bus 10 by programs. Here a pulse generating means 6 produces the data pulses which are rectified and integrated by a rectifying/integrating means 7. When the output voltage level of the means 7 exceeds the 1st threshold value V1, a Schmitt trigger means 8 actuates a power relay 9 to attain the energization to a heater 12. If the CPU 1 has the abnormality such as a runaway, etc., no data pulse is produced and the output voltage level falls. When this voltage is less than the 2nd threshold value V2, the operation of the relay 9 is stopped and the energization is stopped to the heater 12.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明はたとえば計測あるいは制御機器におけるマイ
クロコンピュータの異常を検出するマイクロコンピュー
タの異常検出回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application This invention relates to a microcomputer abnormality detection circuit for detecting an abnormality in a microcomputer in, for example, measurement or control equipment.

(ロ)従来の技術 マイクロコンピュータが何らかの原因、例えば瞬間的な
停電、外来ノイズ、部品の不良あるいは実装時の半田付
不良などによって、動作が停止したり暴走した場合、特
に制御系や制御機器に利用されているものにおいては、
とりかえしのつかない事故をまねく場合がある。よって
事故を未然に防止すべく、電源電圧の変化より瞬間停電
を検出する瞬停検出回路や、外来ノイズに対しては電源
部にラインフィルタを使用することがよく知られている
(b) Conventional technology If a microcomputer stops operating or runs out of control due to some reason, such as a momentary power outage, external noise, defective parts, or poor soldering during mounting, it may cause damage to the control system or control equipment. Among those used,
This may lead to irreversible accidents. Therefore, in order to prevent accidents from occurring, it is well known to use a momentary power failure detection circuit that detects momentary power outages based on changes in power supply voltage, and a line filter in the power supply unit to prevent external noise.

(ハ)発明が解決しようとする問題点 しかしながら、停電検出後制御対象物を制御するには、
制御対象物を安全側に戻すために通常の制御用プログラ
ムとは別のプログラムが必要であり、マイクロコンピュ
ータが異常をきたしている場合には制御不能となる恐れ
があった。
(c) Problems to be solved by the invention However, in order to control the object to be controlled after a power outage is detected,
In order to return the controlled object to the safe side, a program different from the normal control program is required, and if the microcomputer is malfunctioning, there is a risk of loss of control.

すなわち、マイクロコンピュータはたとえば制御対象物
をヒータとした場合、トライアック(サイリスタ)など
を制御してヒータに通電する。この場合、トライアック
のゲートにパルスを与えないで、点弧を確実にするため
に直流を与える場合、ヒータの駆動回路内にデータラッ
チ回路を有している。マイクロコンピュータが瞬時の停
電などで停止や暴走した場合、データラッチ回路にデー
タがラッチされたままでリセットされない事態が発生し
たり、あるいはパルスが消去する場合であっても、マイ
クロコンピュータの異常動作によりパルスが出たままに
なる場合がある。これらの場合、正常なフィードバック
制御がおこなわれないで、ヒータに通電が継続されるた
め、オーバーヒートとなる危険性があった。
That is, when the object to be controlled is a heater, for example, the microcomputer controls a triac (thyristor) or the like to energize the heater. In this case, when direct current is applied to ensure ignition without applying a pulse to the gate of the triac, a data latch circuit is included in the heater drive circuit. If the microcomputer stops or runs out of control due to a momentary power outage, the data may remain latched in the data latch circuit and not be reset, or even if the pulse is erased, the pulse may be lost due to abnormal operation of the microcomputer. may remain visible. In these cases, normal feedback control is not performed and the heater continues to be energized, so there is a risk of overheating.

この発明は上記の事情に鑑みてなされたもので、マイク
ロコンピユー′夕が正常に動作しているかどうかを常に
チェックし、異常が発生した場合にマイクロコンピュー
タを経由しないでハードウェア的に別回路によって制御
対象物を安全側に戻すこかどできるマイクロコンピュー
タの異常検出回路を提供しようとするものである。
This invention was made in view of the above-mentioned circumstances, and it constantly checks whether the microcomputer is operating normally, and if an abnormality occurs, it is possible to use a separate hardware circuit without going through the microcomputer. The present invention aims to provide an abnormality detection circuit for a microcomputer that can return a controlled object to a safe state.

(ニ)問題点を解決するための手段 この発明の構成は、マイクロコンピュータから一定時間
ごとに繰り返し指定されるアドレスで特定され、かつ、
入力されたデータによってパルスを発生するパルス発生
手段と、前記パルスを整流積分する整流積分手段と、前
記整流積分手段の出力電圧が一定値以下になった際に制
御対象物に対しその制御対象物の作動を停止させる制御
信号を出力するシュミットトリガ手段とで構成されるこ
とを特徴とするマイクロコンピュータの異常検出回路で
ある。
(d) Means for Solving the Problems The configuration of the present invention is such that an address is specified repeatedly from a microcomputer at regular intervals, and
pulse generating means for generating pulses based on input data; rectifying and integrating means for rectifying and integrating the pulses; and rectifying and integrating means for rectifying and integrating the pulses; This is an abnormality detection circuit for a microcomputer, characterized by comprising a Schmitt trigger means for outputting a control signal to stop the operation of the microcomputer.

(ホ)作 用 パルス発生手段が出力するパルスを整流積分手段によっ
て整流積分し、シュミットトリガ手段はその出力電圧が
一定値以上の場合に制御対象物を作動させ、一定値以下
の場合に制御対象物の作動を停止させる。
(E) The pulses output by the action pulse generating means are rectified and integrated by the rectifying and integrating means, and the Schmitt trigger means operates the controlled object when the output voltage is above a certain value, and operates the controlled object when the output voltage is below the certain value. to stop something from working.

(へ)実施例 以下この発明の実施例を図面にて詳述するが、この発明
が以下の実施例に限定されるものではない。
(F) EXAMPLES Hereinafter, examples of the present invention will be described in detail with reference to the drawings, but the present invention is not limited to the following examples.

第1図は、たとえばガスクロマトグラフの加熱部に設け
られた制御対象物であるヒータの通電制御をおこなうマ
イクロコンピュータ(以下CPUと記す)に接続される
、この発明の実施例を示すものである。
FIG. 1 shows an embodiment of the present invention, which is connected to a microcomputer (hereinafter referred to as CPU) that controls energization of a heater, which is an object to be controlled, provided in a heating section of a gas chromatograph, for example.

(1)はCPUで、そのアドレスバス(2)にはアドレ
スデコーダ(3)が接続されている。(4)は異常検出
回路で、NANDゲート(5)を介してアドレスデコー
ダ(3)に接続されている。異常検出回路(4)は、パ
ルスを発生するたとえばワンショットマルチバイブレー
タなどによるパルス発生手段(6)と、パルス発生手段
(6)に接続されてパルス発生手段(6)が出力するパ
ルスを整流積分する整流積分手段(7)と、整流積分手
段(刀に接続されて整流積分手段(刀の出力電圧値によ
りパワーリレー(9)を作動させるシュミドトリガ手段
(8)とで構成される。NANDゲート(5)はアドレ
スとデータバス00からのデータとの否定栢をとるもの
である。(11)はNANDゲートで、アドレスデコー
ダ(3)とデータバスω)とにそのそれぞれの入力が接
続されている。NANDゲート(11)の出力はヒータ
面の駆動回路03)に接続されている。
(1) is a CPU, and an address decoder (3) is connected to its address bus (2). (4) is an abnormality detection circuit, which is connected to the address decoder (3) via a NAND gate (5). The abnormality detection circuit (4) is connected to a pulse generating means (6) such as a one-shot multivibrator that generates pulses, and is connected to the pulse generating means (6) to rectify and integrate the pulses output by the pulse generating means (6). and a Schmidt trigger means (8) which is connected to the rectifier and integrates the rectifier and which activates the power relay (9) according to the output voltage value of the rectifier and the rectifier. 5) is for negating the address and the data from data bus 00. (11) is a NAND gate whose respective inputs are connected to address decoder (3) and data bus ω). The output of the NAND gate (11) is connected to the heater surface drive circuit 03).

ヒータ面とヒータa?J用の交流電源(14)の間には
、パワーリレー(9)のリレー接点(9a)が直列に接
続されている。駆動手段03は、たとえばNANDゲー
ト(11Jからのデータをラッチするデータラッチ回路
(図示しない)とデータラッチに接続されてヒータ面の
通電を制御するトライアック(またはサイリスタ)(図
示しない)などで構成される。
Heater surface and heater a? A relay contact (9a) of a power relay (9) is connected in series between the J AC power source (14). The driving means 03 is composed of, for example, a data latch circuit (not shown) that latches data from the NAND gate (11J) and a triac (or thyristor) (not shown) that is connected to the data latch and controls energization of the heater surface. Ru.

つぎにこの実施例の動作について説明する。Next, the operation of this embodiment will be explained.

CP U (11はバックグランドルーチンに入れられ
たプログラムにより、一定時間ごとに異常検出回路(4
)を示すアドレスを発生するとともにデータが出力され
る。異常検出回路(41がアドレスによって指定される
と、パルス発生手段(6)は、第2図に示すような、デ
ータパルス(15)を発生する。このデータパルス05
]は次段の整流積分手段(7)にて整流積分されシュミ
ットトリガ手段(8)に入力される。シュミットトリガ
手段(8)は整流積分手段(力の出力電圧お)が第1の
しきい値v1以上になるとパワーリレー(9)を作動さ
せ、したがってリレー接点(9a)がONLヒータaz
への通電が可能となる。この状態はCP U filが
正常に動作しているものである。
The CPU (11 is a program that is placed in the background routine) runs the abnormality detection circuit (4) at regular intervals.
) and output the data. When the abnormality detection circuit (41) is designated by an address, the pulse generating means (6) generates a data pulse (15) as shown in FIG.
] is rectified and integrated by the rectification and integration means (7) at the next stage and inputted to the Schmitt trigger means (8). Schmitt trigger means (8) actuates the power relay (9) when the rectifying and integrating means (output voltage of force) exceeds the first threshold value v1, so that the relay contact (9a) activates the ONL heater az
It becomes possible to energize. In this state, the CPU fil is operating normally.

CP U [1)がなんらかの事情でたとえば暴走など
の異常をきたすと、この異常検出器回路(4)がアドレ
ス指定されず、したがってパルス発生手段(6)がデー
タパルス05)を発生しなくなる。データパルス05)
がなくなることで出力電圧(16)の値が下がり、シュ
ミットトリガ手段(8)の第2のしきい値■2以下にな
るとパワーリレー(9)の作動を停止する。よってリレ
ー接点(9a)が0FFLヒータazへの通電は停止さ
れる。この場合、ヒータ駆動回路0′3Iが能動的であ
ってもヒータ面への通電は中止させられ、オーバーヒー
トが防止される。
If the CPU [1] malfunctions for some reason, such as runaway, the malfunction detector circuit (4) is not addressed and therefore the pulse generating means (6) no longer generates data pulses 05). Data pulse 05)
When the value of the output voltage (16) decreases and becomes equal to or less than the second threshold value (2) of the Schmitt trigger means (8), the operation of the power relay (9) is stopped. Therefore, relay contact (9a) stops energizing the 0FFL heater az. In this case, even if the heater drive circuit 0'3I is active, energization to the heater surface is stopped and overheating is prevented.

第2図において、領域(A)はCP U (11が正常
に動作している範囲であり、領域(B)はCPUfl)
が異常になった場合を示している。
In Figure 2, area (A) is the range where CPU (11) is operating normally, and area (B) is CPU fl).
Indicates a case where something goes wrong.

なお上記実施例において、アドレス指定をおこなうプロ
グラムをバックグランドルーチンに入れたものを説明し
たが、割込ルーチンであってもよい。しかしながら、バ
ックグランドルーチンに入れておくことにより、過剰割
込によってバックグランドルーチンへのサービスが4f
uafに少なくなった場合にも、有効的にCP U [
11の異常を判断できその効果は高くなるものである。
In the above embodiment, the program for specifying addresses is placed in a background routine, but it may be placed in an interrupt routine. However, by placing it in a background routine, excessive interrupts can cause the background routine to be serviced by 4f.
Even when the number of uaf decreases, the CPU [
11 abnormalities can be determined and its effectiveness is enhanced.

(ト)発明の効果 この発明によれば、マイクロコンピュータの異常を常に
チェックでき、異常発生時にハードウェアによって制御
対象物を安全側に導くことができるマイクロコンピュー
タの異常検出回路を得られる。またソフトウェアによっ
て異常後の制御をおこなわないため、マイクロコンピュ
ータが暴走した場合にも有効に異常を検出することがで
きる。
(G) Effects of the Invention According to the present invention, it is possible to obtain an abnormality detection circuit for a microcomputer that can constantly check for abnormalities in the microcomputer and can guide the controlled object to a safe side using hardware when an abnormality occurs. Furthermore, since control after an abnormality is not performed by software, it is possible to effectively detect an abnormality even if the microcomputer goes out of control.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の実施例の異常検出回路を含むヒータ
通電制御回路のブロック図、第2図はパルス発生手段と
整流積分手段とのそれぞれの出力波形とマイクロコンピ
ュータの動作状態を説明する説明図である。 (1)・・・・・・マイクロコンピュータ(CPU)。 (4)・・・・・・異常検出回路、(6)・・・・・・
パルス発生手段。 (刀・・・・・・整流積分手段。 (8)・・・・・・シュミットトリガ手段。 第 1 図
FIG. 1 is a block diagram of a heater energization control circuit including an abnormality detection circuit according to an embodiment of the present invention, and FIG. 2 is an explanation explaining the respective output waveforms of the pulse generation means and the rectification/integration means and the operating state of the microcomputer. It is a diagram. (1)...Microcomputer (CPU). (4)... Abnormality detection circuit, (6)...
Pulse generation means. (Katana... Rectifying and integrating means. (8)... Schmitt trigger means. Fig. 1

Claims (1)

【特許請求の範囲】[Claims] 1. マイクロコンピュータから一定時間ごとに繰り返
し指定されるアドレスで特定され、かつ、入力されたデ
ータによってパルスを発生するパルス発生手段と、前記
パルスを整流積分する整流積分手段と、前記整流積分手
段の出力電圧が一定値以下になつた際に制御対象物に対
しその制御対象物の作動を停止させる制御信号を出力す
るシュミットトリガ手段とで構成されることを特徴とす
るマイクロコンピュータの異常検出回路。
1. A pulse generating means that is specified by an address repeatedly specified by a microcomputer at regular intervals and generates a pulse based on input data, a rectifying and integrating means that rectifies and integrates the pulse, and an output voltage of the rectifying and integrating means. 1. An abnormality detection circuit for a microcomputer, comprising Schmitt trigger means for outputting a control signal to a controlled object to stop the operation of the controlled object when the value becomes below a certain value.
JP60286738A 1985-12-19 1985-12-19 Detecting circuit for abnormality of microcomputer Pending JPS62168244A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60286738A JPS62168244A (en) 1985-12-19 1985-12-19 Detecting circuit for abnormality of microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60286738A JPS62168244A (en) 1985-12-19 1985-12-19 Detecting circuit for abnormality of microcomputer

Publications (1)

Publication Number Publication Date
JPS62168244A true JPS62168244A (en) 1987-07-24

Family

ID=17708382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60286738A Pending JPS62168244A (en) 1985-12-19 1985-12-19 Detecting circuit for abnormality of microcomputer

Country Status (1)

Country Link
JP (1) JPS62168244A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851356B2 (en) * 1977-12-12 1983-11-16 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション optical data storage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851356B2 (en) * 1977-12-12 1983-11-16 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション optical data storage

Similar Documents

Publication Publication Date Title
EP0051904B1 (en) Control circuit and fuel burner incorporating a control circuit
US4303383A (en) Condition control system with safety feedback means
US5276292A (en) Operation check device of dynamic brake circuit for elevator
JPS62168244A (en) Detecting circuit for abnormality of microcomputer
JP3259194B2 (en) AC current sensor
JPS62245162A (en) Abnormality detector for cable
JPS60128819A (en) Power source restarting system
JPS5932466Y2 (en) Power supply for welding machine
JPH0811670B2 (en) Elevator power supply detection device
JPS6247092Y2 (en)
JPH0411676Y2 (en)
JPS5938824A (en) Electric power supply controlling system
JPH0191619A (en) Overvoltage protection circuit
SU1290331A1 (en) Device for checking electric power supply system
JPH0312034Y2 (en)
JPS63191175A (en) Electrophotographic printer
JPS5858821A (en) Power source voltage malfunction detecting circuit
JPS5935220A (en) Countermeasure circuit to instantaneous break of power source
JPS6455686A (en) Card device
JPS62113253A (en) Output circuit for multisystem bus synchronization system
JPS62168201A (en) Digital controller
JPS622910B2 (en)
JPS63231555A (en) I/o interface resetting system
JPS63228974A (en) Protector for current type inverter
JPS627776B2 (en)