JPS62168166A - Electrostatic device for recording - Google Patents

Electrostatic device for recording

Info

Publication number
JPS62168166A
JPS62168166A JP62003716A JP371687A JPS62168166A JP S62168166 A JPS62168166 A JP S62168166A JP 62003716 A JP62003716 A JP 62003716A JP 371687 A JP371687 A JP 371687A JP S62168166 A JPS62168166 A JP S62168166A
Authority
JP
Japan
Prior art keywords
cycle
signal
measurement
time
latent image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62003716A
Other languages
Japanese (ja)
Other versions
JPH0315182B2 (en
Inventor
Susumu Sugiura
進 杉浦
Toshihiro Mitsuhara
満原 俊博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62003716A priority Critical patent/JPS62168166A/en
Publication of JPS62168166A publication Critical patent/JPS62168166A/en
Publication of JPH0315182B2 publication Critical patent/JPH0315182B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Or Security For Electrophotography (AREA)

Abstract

PURPOSE:To inhibit an image from being transferred to a transfer material in a measurement cycle and to prevent the time required for image formation from becoming long by providing a measurement cycle before and after a process cycle. CONSTITUTION:The current of a power source 24 is applied to a lamp 22 with a switch SW8 on and a photosensitive body is irradiated with slit light SL. Further, the output signal of a timer circuit 61 falls to drive a timer circuit 62 and an 'H' signal is led out to only a signal line l2, so that a latent image for measurement is read out. Then signals corresponding to a light part charge image and a dark part charge image are obtained at a terminal 39 through the electrostatic discharging of an electrostatic discharger 17. The driving period of the timer circuits 61 and 32 is the measurement cycle. The output signal of the circuit 62 falls to drive a timer circuit 63, so that a copying process is entered.

Description

【発明の詳細な説明】 本発す1は記録用静電装置に関する。[Detailed description of the invention] The present invention relates to an electrostatic device for recording.

電子複写機又は、静電プリンタのごとき静電機器におい
ては、コロナ放電、Se、 CdS等の感光体を使用す
るが、これらは湿度、温度、経時変化等の影響を直接受
けるので、感光体上に形成される静電潜像は露光量、コ
ロナ放電器への印加電圧を一定としてもかなり変動する
ものである。
Electrostatic devices such as electronic copiers and electrostatic printers use photoreceptors such as corona discharge, Se, and CdS, but these are directly affected by humidity, temperature, changes over time, etc. The electrostatic latent image formed varies considerably even if the exposure amount and the voltage applied to the corona discharger are constant.

従って、係る静電潜像をトナーにより顕像化した場合も
、顕像化により得た画像は不安定なものとなってしまっ
ていたものである。
Therefore, even when such an electrostatic latent image is visualized using toner, the image obtained by visualization is unstable.

係る欠点を除去するためには潜像もしくは顕像を測定し
、この測定結果に基づいて、一時帯電、露光、現像バイ
アス等を制御すれば良いものである。上述のごとき、制
御サイクルは常時行わせてよいものであるか、常時行わ
せようとすると、静電潜像被形成部材において静電潜像
を作成する区域以外に測定用の像を形成する区域を設け
なければならず、前記制御サイクルの為に静電潜像被形
成部材まで変更せねばならず、又、装こを大型化してし
まうものである。更に、制御サイクルを行う必要がない
ときても無駄な時間を要してしまい、像形成に必要な時
間か長くなってしまう。
In order to eliminate such defects, it is sufficient to measure the latent image or developed image, and control temporary charging, exposure, developing bias, etc. based on the measurement results. As mentioned above, is it possible to perform the control cycle all the time, or if it is attempted to be performed all the time, the area where the measurement image is formed in the area where the electrostatic latent image is formed on the member where the electrostatic latent image is formed Therefore, even the member on which the electrostatic latent image is formed must be changed for the purpose of the control cycle, and the device becomes larger. Furthermore, even when there is no need to perform a control cycle, time is wasted and the time required for image formation becomes longer.

本発明は上記の欠点を除去することを目的とするもので
ある。
The present invention aims to eliminate the above-mentioned drawbacks.

即ち、本発明は記録用静電装置において、静電潜像被形
成部材上に潜像形成手段により記録用静電潜像を形成し
、該記録用静電潜像を顕像手段により顕像化し、m像を
転写材に転写するプロセスサイクルと、静電潜像被形成
部材の転写に寄与する潜像形成領域内に測定用の光像を
所定時間照射し、測定用の像を測定し、測定結果により
前記潜像形成手段を制御し、前記プロセスサイクルと独
立した測定サイクルを有し、記録開始指令の印加により
前記測定サイクルを実行し、前記光像照射の所定時間後
、自動的に前記プロセスサイクルを実行する第1モード
と、記録開始指令の印加により前記測定サイクルを実行
せずに、前記プロセスサイクルを実行する第2モードと
を有し、更に、前記測定サイクル実行中は前記転写材へ
の転写を禁止する記録用静電装置の提供にある。
That is, the present invention provides an electrostatic recording device in which an electrostatic latent image for recording is formed on a member on which an electrostatic latent image is formed by a latent image forming means, and the electrostatic latent image for recording is developed by a developing means. A process cycle in which the m-image is transferred to a transfer material, and a measurement light image is irradiated for a predetermined period of time into the latent image forming area that contributes to the transfer of the electrostatic latent image forming member, and the measurement image is measured. , controlling the latent image forming means according to the measurement result, having a measurement cycle independent from the process cycle, executing the measurement cycle by applying a recording start command, and automatically after a predetermined time of the light image irradiation. a first mode in which the process cycle is executed; and a second mode in which the process cycle is executed without executing the measurement cycle upon application of a recording start command; An object of the present invention is to provide an electrostatic recording device that inhibits transfer to materials.

これにより、必要に応じて測定サイクルをおこなうこと
かできるので、像形成に必要な時間を増加させてしまう
のを防止することかできる。
This allows measurement cycles to be performed as needed, thereby preventing an increase in the time required for image formation.

以下、図面を参照して本発明の一実施例を詳細に説明す
る。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

先ず、第1図〜第6図により静電複写装置における測定
用の潜像の形成及び該測定用潜像の読出しについて詳記
する。
First, the formation of a latent image for measurement in an electrostatic copying apparatus and the reading of the latent image for measurement will be described in detail with reference to FIGS. 1 to 6.

第1図Aは静電複写装置の要部を示す側面図であるが、
係る装置においては感光ドラム(感光“体) (以下余白) 11は、絶縁層12、光導電層13、及び導電性基板1
4の三層より成るものであり、光導電層135N!Mの
蒔は正に、P型の時は負に前記感光ドラム1lFi帯電
するものである。
FIG. 1A is a side view showing the main parts of the electrostatic copying apparatus.
In such a device, a photosensitive drum (photosensitive body) (hereinafter referred to as a blank space) 11 includes an insulating layer 12, a photoconductive layer 13, and a conductive substrate 1.
It consists of three layers of photoconductive layer 135N! The photosensitive drum 1lFi is charged positively when the M type is charged, and negatively when it is a P type.

尚、第2図A、Eけ感光ドラムの断面及びその等価回路
を示すものであり、絶縁層12t’!抵抗R12と容量
012の並列回路に、光導電層13け抵抗RL3と容量
013とダイオードD13(但し元が照射されていない
場合)の並列回路に置換する事が出来るものである。
Incidentally, FIGS. 2A and 2E show the cross section of the photosensitive drum and its equivalent circuit, and the insulating layer 12t'! The parallel circuit of the resistor R12 and the capacitor 012 can be replaced with a parallel circuit of the photoconductive layer 13, the resistor RL3, the capacitor 013, and the diode D13 (provided that the source is not irradiated).

従って、直流m源15から得た直流電圧をスイッチSW
Iを介してコロナ帯電器16に印加するならば、−次帯
電の終了時において#:tF!!、光体ll上に光体l
図上に示す如く電荷が存在する。
Therefore, the DC voltage obtained from the DC m source 15 is applied to the switch SW.
If the voltage is applied to the corona charger 16 via I, at the end of the −th charge, #:tF! ! , light body l on light body l
Charge exists as shown in the figure.

等価回路で述べるならば、−次帯電は第3図Bに示す如
く、端子T 、 T’間に直流;源15を接続したのと
等価となり、容量012.013が帯電したのと等価と
なる。
In terms of an equivalent circuit, -order charging is equivalent to connecting a direct current source 15 between terminals T and T', as shown in Figure 3B, and is equivalent to charging a capacitance of 012.013. .

次に前記−次帯電の時とけ逆極性の直流電圧を電源18
よりスイッチSW2を介して、コロナ除電器17に印加
すると共K、光源19より得た光2oをハーフミラ−2
1を介して照射する。(この時の状態をg8図AK示す
)斯る光源19けランプ22及び該ランプ22必らの光
をスリット状に形成する光学系23とを有するものであ
り、斯るランプ22には直流ts[t24Thらの電流
をゲート25を介して印加してランプ22を駆動してい
るものである。
Next, a DC voltage of opposite polarity is applied to the power supply 18 during the negative charging.
The light 2o obtained from the light source 19 is applied to the corona static eliminator 17 via the switch SW2.
1. (The state at this time is shown in Figure G8AK) It has a light source 19, a lamp 22, and an optical system 23 that forms the light of the lamp 22 into a slit shape. The lamp 22 is driven by applying a current t24Th through the gate 25.

前述の如きゲー)25FiスイツチSW6を介して、一
定周波数の矩形波を発伽する発伽姦26の出力により制
御されているものであり、例えば、前記矩形波の高レベ
ルではゲート25を閉じてランプ22を消灯し、低レベ
ルではゲート25を開いてランプ22を点灯する如く制
御されるものである。
It is controlled by the output of the generator 26 which generates a rectangular wave of a constant frequency via the 25Fi switch SW6. For example, when the rectangular wave is at a high level, the gate 25 is closed. Control is performed such that the lamp 22 is turned off, and when the level is low, the gate 25 is opened and the lamp 22 is turned on.

従って、前記矩形波のデユーティを5o%とするならば
、感光体11上には第8図Bに示す如く(斜#a部分は
光2oが照射された区域である)区域りに渡って縞状に
同時露光が行なわれる事となる。
Therefore, if the duty of the rectangular wave is 5%, there will be stripes on the photoreceptor 11 over the area as shown in FIG. Simultaneous exposure is performed in a similar manner.

尚、上記光20の光強度は、後述の原稿台27をランプ
28により照射した時、原稿台27上の原稿30より反
射して得られる光29の内、最も強い光強度を有する光
と大略等しい事が好ましい。
The light intensity of the light 20 is approximately equal to the light having the strongest light intensity among the light 29 that is reflected from the original 30 on the original table 27 when the original table 27 is irradiated with a lamp 28, which will be described later. Preferably equal.

上に述べた如くして除電と光照射を行う事により第4図
人に示す始(元が照射され友部分の電荷はなくなり、光
が照射されなかった部分の電荷は残るものである。
By performing static elimination and light irradiation as described above, the charge on the part where the original is irradiated disappears, and the charge on the part that is not irradiated with light remains, as shown in Figure 4.

等価回路により説明するならは除電のみが行なわれた部
分は、第4図Bに示す如く端子T 、 T’間が短絡さ
れたのと等しくなり、容量012の電荷が、 一部容量
013だ移動し、図の如く帯電したのと等価となる。
If we explain it using an equivalent circuit, the part where only static electricity has been removed is equivalent to short-circuiting between terminals T and T' as shown in Figure 4B, and some of the charge in capacitor 012 is transferred to capacitor 013. This is equivalent to being charged as shown in the figure.

一方、除電が行なわれ、且つ光の照射も行なわれた区域
Fia図に示す傾く、更にダイオ〜)−D13が短絡さ
れたのと等しくなり、容量Q l 2 、013の電荷
は共に零となったのと等価となる。
On the other hand, the area where the charge has been removed and the light has been irradiated is tilted as shown in the Fia diagram, and the diode ~)-D13 is also short-circuited, and the charges of the capacitors Q l 2 and 013 are both zero. It is equivalent to .

次にスイッチSWSを介して直流電原31必らの直流を
印加したランプ32により全面露光を行うと、第5図人
に示す如く、光が当らな必った区域の絶縁層12の電荷
が保存はれ、光が当った区域はそのま−の状態を保つも
のである。
Next, when the entire surface is exposed using the lamp 32 to which direct current is applied to the direct current source 31 via the switch SWS, the electric charge of the insulating layer 12 in the area not exposed to light is preserved, as shown in FIG. Swelling and areas exposed to light will remain that way.

等価回路により説明すれば、全面露光はダイオードD1
3を短絡した事と等しいので、光が当らなかった区域に
おいてけm5図Bに示す如く容fio13の電荷が放電
し、元が当った区域においては鼾5図oK示す如くその
状N#′i変化しないものである。
To explain using an equivalent circuit, the entire surface is exposed by the diode D1.
This is equivalent to short-circuiting 3, so in the area where the light did not hit, the charge of capacitor fio13 is discharged as shown in Figure B, and in the area where the light hit, the state N#'i is as shown in Figure B. It is something that does not change.

従って第4図Bでは導電性基板14に対して感光ドラム
の表面電位は零近くであつ痩のが、第5図BでHO12
に蓄えられた電荷分だけ表面電位が上りコントラストが
向上する。
Therefore, in FIG. 4B, the surface potential of the photosensitive drum with respect to the conductive substrate 14 is close to zero, but in FIG.
The surface potential increases by the amount of charge stored in the image, improving contrast.

この様にして感光体11上には静電潜像が形成されるも
のであるが、上記説明においてDO除電の代りに人0#
電を行っても良い事は、良く知られている処のものであ
る。
In this way, an electrostatic latent image is formed on the photoreceptor 11, but in the above explanation, instead of DO static elimination,
It is well known that it is okay to use electricity.

33で示すのけ、17で示したりと同様の構成より成り
、ランプ35り光を照射しなコロナ除電器であり、前述
の#itEM像形成手段(コロナ除電器16、コロナ除
”+tc器17、光2o、ランプ52)により感光体1
1上に形成した/Pm潜像を除電する事により、潜2電
荷の放電による電流を導電性基板14とアース間に接続
した抵抗38間の電位として端子39に導出する事によ
り、静電潜像を読み出すものである。
It is a corona static eliminator that does not irradiate light with a lamp 35 and has the same structure as those shown by 33 and 17, and includes the above-mentioned #itEM image forming means (corona static eliminator 16, corona remover 17) , light 2o, lamp 52)
By eliminating the /Pm latent image formed on 1, the current caused by the discharge of the latent 2 charges is led to the terminal 39 as a potential between the conductive substrate 14 and the resistor 38 connected between the ground, and the electrostatic latent image is removed. This is to read out the image.

斯る除電器ssK#i、スイッチ814を介して直KI
1134より除電電圧を印加し、又ランプ35は直?1
t11!源37ムらの電流をスイッチSW5を介して印
加しているものである。
Such static eliminator ssK#i is directly KI via switch 814.
1134, and the lamp 35 is turned off directly. 1
t11! The current from the source 37 is applied via the switch SW5.

斯る#電を等価回路により説明するならば、第6図の如
くなり、光が当らなホクた区N&においては第6崗Bに
示す如く容量C12の電荷がFIl、電して電流a1′
S抵抗38を流れ、′これにより端子39に電圧39を
得るII4が出来る。
If we were to explain such #electricity using an equivalent circuit, it would be as shown in Figure 6. In the area N& where light does not shine, the charge of capacitor C12 is FIl, as shown in the sixth graph B, and the current a1'
Flows through the S resistor 38, thereby creating a voltage II4 at the terminal 39.

−万、元が当った区域においては第6図0に示す如く各
社012に電荷は保持されていないので放電々?&F!
流れないものである。
- 10,000, in the area where the original hit, as shown in Figure 6 0, there is no charge held in each company 012, so it is discharged? &F!
It doesn't flow.

前記スイッチS W 4 、 S W 5は、静電潜像
形成手段により感光体11上に静電潜像が形成されてか
ら一定時間tl後ONとなり、このONと同時に若しく
#′iw少時間光時間先行記スイッチSWI。
The switches S W 4 and S W 5 are turned on after a certain period of time tl after the electrostatic latent image is formed on the photoreceptor 11 by the electrostatic latent image forming means, and are turned on at the same time as this turning on or for a short time #'iw Optical time antecedent switch SWI.

Si2.!l!W3をOFFとL1且ツスイッチSW6
をOFFとして発揚器260発揚出力の印加を停止せし
めて、前記ゲート25を閉じランプ220発光を停止さ
せる。
Si2. ! l! Turn off W3 and switch L1 and SW6
is turned off to stop the application of the lifting power to the lifter 260, and the gate 25 is closed to stop the lamp 220 from emitting light.

前記時間tlけ一定速で矢印S方向に同転する感光体l
l上に、少なくとも縞模様の潜*t−1周期分以上形成
するに必要な時間に設定するものであるので、この様に
感光体11上に形成された縞模様潜像が除電器33に対
応する位置に到来するならば、#電と光照射が同時に行
なわれる為、感光体ll上の電荷が放[され、この放電
11i流が抵抗38を流れる。
The photoreceptor l rotates in the direction of arrow S at a constant speed for the time tl.
Since the time required to form at least the latent*t-1 period of the striped pattern on the photoconductor 11 is set to the time required to form the striped pattern latent image on the photoreceptor 11 in this way, the static eliminator 33 When the photoreceptor 11 reaches the corresponding position, the electric charge and light irradiation are performed at the same time, so that the electric charge on the photoreceptor 11 is discharged, and this current of discharge 11i flows through the resistor 38.

従って端子39には例えば第9図Aに示す如く矩形状で
電圧レベルv1とv2の間で変化する矩形状の電圧信号
を得る事が出来る。
Therefore, a rectangular voltage signal can be obtained at the terminal 39, for example, as shown in FIG. 9A, which has a rectangular shape and changes between voltage levels v1 and v2.

尚、Vltf光20光層0された区域に形成された電荷
像(理論的に#:to 、、、vとなるべきであるが、
実際はこの様に光20が照射された区域にも電荷が残る
ので、斯る区域を明部電荷像と呼ぶ)v2は光20が照
射されなかった区域に形成葛れた電荷像(暗部電荷像と
呼ぶ)に対応するものである。
Note that the charge image formed in the area where the Vltf light 20 light layer 0 is applied (theoretically should be #: to , , v,
Actually, charges remain in the area irradiated with the light 20, so such an area is called a bright charge image) v2 is a distorted charge image (dark charge image) formed in an area not irradiated with the light 20. ).

以上のサイクルtie定サイクルであるが、この様に測
定サイクルの実行と共に、被制御部材の制御を行う事が
出来るものである。
The above cycle is a constant cycle, and in this way, it is possible to control the controlled member at the same time as executing the measurement cycle.

即ち、斯る電圧v2により前記[源15の重圧を制御し
、斯る電圧vlにより感光体11上に照射する光強度を
制御する事により(反射光290元路の一部に挿入した
しげり46をサーホ゛モータ47で開開する事により)
最も好ましい#電潜像を感光体11上に形成する事が出
来るものである。
That is, by controlling the pressure of the source 15 using the voltage v2 and controlling the intensity of light irradiated onto the photoreceptor 11 using the voltage vl, (by opening and opening with the surf motor 47)
The most preferable #electronic latent image can be formed on the photoreceptor 11.

以上述べた如き制御サイクルは完了した後は、通常のv
I写プロセス(プロセスサイクル)iC入るものであり
、スイッチsw1.sw2.swsを再びONとし、S
i4.Si5をOFFとL1又W槁台2?を照射するラ
ンプ28を制御するランプ28を制御するスイッチSW
WをONとして電w、41からの電流をランプ28に印
加してこれを点灯する。し必る後、帯電器16により帯
電したヂ光体ll上の区域(この区域#′i既に最も好
ましい帯1iが行なわれている)が少なくとも除電器l
フに対向する位rn迄到来した時点で原稿台駆動モー★
Mfスイッチ5WIIにより駆動して、原稿をs2置し
た原稿台27を矢印Mの方向に移動する事により、原稿
で反射(透過でも良いのけ勿論である)した光29をミ
ラー42で反射させ、且つ既VC適正なる光景を通過さ
せるべく制御されたしぼり46、及びハーフミラ−を通
過させて第8図Aに示すスリット元SLとしてWk電位
置に照射し、以下通常の複写プロセスと同様にして情報
fn像を現像器43IIcif−てトナーにより顕像化
された後、転写iv44により不図示の転写紙上にトナ
ー像を転写し、感光体上の残留トナーをクリーニングブ
レードにより取り除き、感光体11の再潜像形成に備え
るものである0 前述のtriき各スイッチの制a1(換言するならば2
つのサイクルの実行〕は、例えば第10図の如き回路に
より実現する事が出来る0 50〜53で示すのζ夫々時間Tl、T2.T:3゜T
4を計時する計時回路であり、計時の期間中信号線TJ
 L〜L4に高レベル信号を導出するものでh ルo 
斯ル(M ’j JsT−1〜L 4は信号@ Ol 
〜07 。
After the control cycle as described above is completed, the normal v
I copying process (process cycle) iC is entered, and switch sw1. sw2. Turn on sws again and
i4. Turn off Si5 and turn L1 back on to W Mandai 2? A switch SW that controls the lamp 28 that controls the lamp 28 that irradiates the
When W is turned ON, a current from the electric current W, 41 is applied to the lamp 28 to turn it on. After that, the area on the photoreceptor ll charged by the charger 16 (this area #'i has already been subjected to the most preferable band 1i) is at least charged by the charger 16.
When it reaches rn, which is opposite to the document platen drive mode★
By driving the Mf switch 5WII and moving the document table 27 on which the document s2 is placed in the direction of arrow M, the light 29 reflected by the document (of course it may be transmitted) is reflected by the mirror 42. Then, the VC is passed through a controlled aperture 46 and a half mirror to pass through the proper VC scene, and is irradiated to the Wk voltage position as the slit source SL shown in FIG. After the fn image is visualized with toner by the developing device 43IIcif-, the toner image is transferred onto a transfer paper (not shown) by the transfer iv44, the residual toner on the photoconductor is removed by a cleaning blade, and the photoconductor 11 is re-hidden. This is to prepare for image formation.
[execution of two cycles] can be realized, for example, by a circuit as shown in FIG. T: 3゜T
This is a timing circuit that measures 4, and during the timing period, the signal line TJ
This is for deriving high level signals from L to L4.
Thus (M'j JsT-1~L4 is the signal @Ol
~07.

011とマトリックス状に形成されており、図において
丸印で示した個所は信号線りと0がダイオード結合ばれ
ている個所である。
011 are formed in a matrix shape, and the locations indicated by circles in the figure are locations where the signal line and 0 are diode-coupled.

信号[01〜O)、01lFi夫々スイツチSWI〜S
W7,5illを制御する為の信号線であり、信号線0
に高レベル信号が導出されるWI4により、スイッチs
wFioyとなり、低レベル信号が導出される事により
OFFとなるものである。
Signal [01~O), 01lFi each switch SWI~S
This is a signal line for controlling W7, 5ill, and signal line 0
WI4, from which a high level signal is derived, causes the switch s
wFioy, and a low level signal is derived to turn off.

端子54はコピー指令ざタンの操作により導出されるコ
ピー信号(記録開始指令)を印加する端子であり、斯る
コピー信号の印加よりT1時間だけ計時回路50より高
レベル信号(他の計時回路51〜53け低レベル信号〕
を導呂する。
The terminal 54 is a terminal that applies a copy signal (recording start command) derived by the operation of the copy command button, and a higher level signal than the clock circuit 50 (other clock circuits 51 ~53 low level signals]
Doro.

従って、コピー信号の印加よりT1時開はスイッチSW
I 、SW2 、SW3 、SW6がONとなり、他の
スイッチtfOFFとなるものである。但し、必要とあ
らばスイッチSW4.5W5FiONとしておいても良
い。
Therefore, when the copy signal is applied, the switch SW opens at T1.
I, SW2, SW3, and SW6 are turned on, and the other switches tf are turned off. However, if necessary, the switch SW4.5W5FiON may be used.

斯る時開T1は測定用の縞模様のfrI像を形成する時
間であり、帯Wt器16に対応していた感光体110区
域がランプ32に対向する迄KM?する時間に、前記時
間t1を加えた時間以上を有すれば良いものであり、斯
る時間T1の経過によりランプ22により形成されたm
像が、少なくともランプ32と除i!を器33の間に位
置するものである・斯る計時回路50の出力信号の立下
により、計時回路51が駆動され、時rtRT 2 K
渡って信号線L2に高レベル信号(他の信号線I11.
I、3.L4け低レベル信号)を導出する。
The opening T1 is the time to form a frI image of a striped pattern for measurement, and the KM? The m formed by the lamp 22 due to the elapse of the time T1 is sufficient.
If the statue is at least as large as the lamp 32, i! The clock circuit 51 is driven by the fall of the output signal of the clock circuit 50, and the time rtRT 2 K
A high level signal (another signal line I11.
I, 3. L4 low level signal) is derived.

従って、72時間はスイッチSW4.3W5がONとな
り、他のスイッチはOFFとなる。
Therefore, for 72 hours, switches SW4.3W5 are ON and the other switches are OFF.

斯る時間T2t’j測定用の潜像を読出す時間であり、
端子39に:ランプ22により形成された明部#@と暗
部WI像を読み出した信号を得るに充分なる時間であれ
ば良いものである。
This time T2t'j is the time to read out the latent image for measurement,
To the terminal 39: Any time is sufficient as long as it is sufficient to obtain signals for reading out the bright area #@ and dark area WI images formed by the lamp 22.

前記計時(ロ)路150.151の駆動によるサイクル
が測定サイクルである。
The cycle caused by the driving of the time measurement (b) paths 150 and 151 is a measurement cycle.

斯る計時回路51の出力信号の立下りにより、計時回路
52が駆動され、時間T3に渡って信号線L3に高レベ
ル信号(他の信号線?’、1.L2.L4け低レベル信
号)を導出する。
The falling of the output signal of the clock circuit 51 drives the clock circuit 52, and a high level signal (another signal line?', 1.L2.L4 low level signal) is sent to the signal line L3 for a period of time T3. Derive.

従ってT3時間dXイ7チS WI NS W5 、 
SW7をONとし、Xイ7チSW6.5w1xt−op
 Fとする。
Therefore, T3 time dX 17chi S WI NS W5,
Turn SW7 ON, X17CH SW6.5w1xt-op
Let it be F.

斯る時間T3f′i通常のW写プロセスの一部であり情
報m像形成の為の一次帯電の時間であるので、帯N姦1
6に対向していた感光体110区域が除電器171c対
向する迄に要する時間以上となれば良いものである。
This time T3f'i is part of the normal W copying process and is the primary charging time for forming the information m image.
The time required for the area of the photoreceptor 110 facing the static eliminator 171c to face the static eliminator 171c is sufficient.

斯る計時回路52の出力信号の立下りにより、計RIg
回路53yj;駆動され、時間T4に渡って信号線L4
に高レベル信号(他の信号11Ll〜1.3#−i低レ
ベル信号)を導出する。
Due to the fall of the output signal of the clock circuit 52, the clock RIg
Circuit 53yj; driven, signal line L4 over time T4
A high level signal (other signals 11Ll to 1.3#-i low level signal) is derived.

従って、74時間はスイッチSW1〜SW3及びSWγ
、3W11がONとなりスイッチSW4゜SW5.5W
15がOFFとなる。
Therefore, for 74 hours, switches SW1 to SW3 and SWγ
, 3W11 turns on and switch SW4゜SW5.5W
15 is turned off.

aる時間〒4#−i通常の複写プロセスにおいてmt記
時rTJj T sの残余の部分であるので、原稿台2
7必らの反射5Ieが区域D(8図人]の鴫で感光体1
1に照射され現像、転写されるに充分な時間であれば良
い。
4#-i This is the remaining part of mt recording time rTJj T s in the normal copying process, so the original platen 2
7 Necessary reflection 5Ie is reflected on photoconductor 1 in area D (Figure 8)
It is sufficient that the time is sufficient for irradiation, development, and transfer.

従って、所7ie計時回路52.53の駆動によるサイ
クルがプロセスサイクルである。
Therefore, the cycle driven by the 7ie clock circuits 52 and 53 is a process cycle.

上記実施例においては、3層構成より成る感光体を用い
るものについて例示したが、第1図り感光体11より絶
縁層12を除去した感光体、即ち2層構成の感光体にお
いて4本発明を同様に実権り得るものである。
In the above embodiments, a photoconductor having a three-layer structure was exemplified, but the present invention can be applied similarly to a photoconductor having a two-layer structure, in which the insulating layer 12 is removed from the first photoconductor 11. It is possible for the government to have real power.

この場合は第1図AT/cおける静電潜像を形成する為
には除電器1フ、ランプ32け不要となり、又除電する
為のランプ35は不要となるものであるので、第1図B
に示す如き回路で良く第1図人に示し念3層m成の感光
体を用いる場合に比してその構成は極めて簡単となる。
In this case, one static eliminator and 32 lamps are not required to form the electrostatic latent image shown in FIG. B
A circuit as shown in FIG. 1 can be used, and the structure is extremely simple compared to the case where a three-layer photoreceptor is used.

斯62M4構成の制御回路も第10図に示したものを用
いる事が出来るものである。但しく74号[02゜零 〇3,05tlj不安である。
The control circuit of the 62M4 configuration shown in FIG. 10 can also be used. However, No. 74 [02゜zero〇3,05tlj is uneasy.

第1図人に示した実に例においては、通常の複写装置に
加えて、除11L姦33、ランプ35を新たに付加した
ものについて説明したが、この様に新たに付加せずとも
、Wk電器十場、ランプ22をそのまま用いる事も出来
るものである。
In the example shown in Figure 1, we have explained a case in which a 11L lamp 33 and a lamp 35 are newly added in addition to a normal copying machine. Alternatively, the lamp 22 can be used as is.

第7図はか小る実施例?示すものであり、第1図人と同
一の番号を付した部材はtIX1図人と同一の部材より
成り、同一の機能を果すものである。
Is Figure 7 a small example? The parts with the same numbers as those in Figure 1 are made of the same members as those in Figure tIX1, and have the same functions.

斯る実施例においては、静WL潜像形成用除電器と読出
用除1!器を兼用させた事により、新たにスイッチSW
8.SW9,5WIOを付加して設けて成るものである
In this embodiment, a static eliminator for forming a static WL latent image and a readout eliminator 1! By making the device double, a new switch SW is added.
8. It is provided by adding SW9 and 5WIO.

即ち、スイッチSWaをONとするとゲート25の動作
にけ無関係に1m11!!24の?IE流をランプ22
に印加するものであるので、斯るスイッチSW8の投入
時は常時第8図人に示す知〈スリット状の元SLが感光
体に照射されているものである。
That is, when the switch SWa is turned on, 1m11! regardless of the operation of the gate 25! ! 24? IE style lamp 22
Therefore, when the switch SW8 is turned on, the slit-shaped source SL shown in FIG. 8 is always irradiated onto the photoreceptor.

又スイッチSW9.5WIOは夫々現像器43、転写器
44の機能を停止させる為のスイッチであり、斯るスイ
ッチをONとすると現像器、転写器は本来の機能を遂行
し、oyyとするとその機能が停止させられるものであ
る。
Switch SW9.5WIO is a switch for stopping the functions of the developing device 43 and the transfer device 44, respectively. When these switches are turned on, the developing device and the transfer device perform their original functions, and when they are set to oyy, their functions are stopped. is something that can be stopped.

第11PJはIII?図で示した装置における各スイッ
チSWの制御を行うスイッチ制御回路を更に#綱に示す
ものであるが、$10図で説明したのと同様に、信号線
!1〜j4と信号線c/ l〜a19は丸印で示した個
所にお−てダイオード結合されておジ、信号#c/l〜
c/ 9に高レベル信号が導出された時、対応するスイ
ッチSWをONとするものである。
Is the 11th PJ III? The switch control circuit that controls each switch SW in the device shown in the figure is further shown in line #, and the signal line! 1 to j4 and signal lines c/l to a19 are diode-coupled at the points indicated by circles, and signal lines #c/l to
When a high level signal is derived at c/9, the corresponding switch SW is turned on.

信号梅/IK高レベル信号が導出され、スイッチ13W
l〜SW3.SW6がONとなり、スイッチSW)〜5
WllがOFFとなる。
Signal plum/IK high level signal is derived and switch 13W
l~SW3. SW6 turns ON, and switch SW)~5
Wll is turned off.

斯る時間t1は測定用のit4模様の潜像を形成する時
間であるので、帯電器16に対向してい冷感光体11上
の位litかランプ32に対向する位置を過ぎた後、若
干位&(少なくと41組以上の明都電荷儂と暗部電荷像
が形成されれば良い)迄進行するに充分な時間であれば
良い。
This time t1 is the time to form a latent image of the IT4 pattern for measurement, so after passing the position facing the charger 16 and facing the cold photoreceptor 11 or the lamp 32, there is a slight delay. & (it is sufficient that at least 41 sets of bright charge images and dark area charge images are formed).

斯る計時回路61の出力信号の立下vKより計時回路6
2が枢動され、時間t2に渡って信号線12のみ和尚レ
ベル信号が導出される。
From the fall vK of the output signal of the clock circuit 61, the clock circuit 6
2 is pivoted, and the priest level signal is derived only from the signal line 12 over time t2.

従って斯る時間t2期間は、スイッチSW2゜SW8の
みがONとなり、他のスイッチSWはoyyとなる。
Therefore, during the time period t2, only the switches SW2 to SW8 are turned on, and the other switches SW are turned on.

斯る時間t2は測定用潜像を読出す時間であるので、感
光体ll上に形fiJされた縞模様の静電潜像の先端(
感光体11fl矢印S方向に一定速で回転するものとす
る)が除tlED17で読み川すに充分な汲だけ該除電
器17を通過するに充分な時間であれげ良いものである
0斯る除電により端子39上には明部重荷tと暗部電荷
−に対応した、明部信号、暗部信号が得られる事となる
。上記計時回路61.62の駆動期間が測定サイクルで
ある。
Since the time t2 is the time to read out the latent image for measurement, the tip (
It is preferable that the photoreceptor 11fl (supposed to rotate at a constant speed in the direction of the arrow S) passes through the static eliminator 17 for a sufficient amount of time to be read by the static eliminator 17. As a result, a bright signal and a dark signal corresponding to the bright portion load t and the dark portion charge - are obtained on the terminal 39. The driving period of the clock circuits 61 and 62 is a measurement cycle.

斯る計時回路62の出力信号の立下りにより、計時回路
63が駆動され、時間t3に傭って信号線13のみに高
レベル信号が導出される。
The fall of the output signal of the clock circuit 62 drives the clock circuit 63, and a high level signal is output only to the signal line 13 at time t3.

従って、斯る時間t3期間はスイッチS ’# l〜S
W3゜SW7.SW9,5WIOがONとなり、他のス
イッチはopyとなっているものである。
Therefore, during the time t3 period, the switches S'#l~S
W3゜SW7. SW9 and 5WIO are turned on, and the other switches are set to opy.

斯る時間t3は通常の複写プロセスにおける一次帯電を
行う為の時間であり、帯′gL器16に対向する個所か
除電器17を通過するに充分な時間であれば良いもので
ある。
This time t3 is the time for performing primary charging in a normal copying process, and may be sufficient as long as it is sufficient for the portion facing the band's charger 16 to pass through the static eliminator 17.

斯る計時回路63の出力信号の立下りにより、計時回路
64−S駆動され、時間t4に渡って信号線14のみに
高レベル信号が導出される。
The fall of the output signal of the clock circuit 63 drives the clock circuit 64-S, and a high level signal is output only to the signal line 14 for a time period t4.

従って、斯る時間t4期間はスイッチ8W6.SW8が
OFFとなり、他のスイッチはONとなり、原稿台27
が移動を開始する。
Therefore, during such time period t4, switches 8W6. SW8 turns OFF, other switches turn ON, and the original platen 27
starts moving.

斯る時間t4社既に通常の複写プロセスに入っているも
のであるので、この時間t4Fi良く知られて−る通常
の複写プロセスを実行するに充分な時間であれば良いも
のである。
Since the time t4 is already in the normal copying process, it is sufficient that the time t4Fi is sufficient time to carry out the well-known normal copying process.

通常の複写プロセスにおいて前記時間t3の残余の部分
であるので、原稿台2りからの反射光が区域D(8図人
)の幅で感光体11に照射され、現像、転写されるに充
分な時間であれば良い。
Since this is the remaining portion of the time t3 in the normal copying process, the reflected light from the document table 2 is irradiated onto the photoreceptor 11 in the width of the area D (Figure 8), and is sufficient for development and transfer. It's fine if it's time.

以上の如き#1成により、明部を荷と暗部電荷を電圧信
号として読み出す事が出来るものであるが、斯る電圧は
第12図に示す如き回路に印加して、−次帯電や庭光量
を制御出来るものである。
With #1 configuration as described above, it is possible to read out the charge in the bright area and the charge in the dark area as a voltage signal.Such voltage is applied to a circuit as shown in Figure 12, and it is possible to read out the charge in the bright area and the charge in the dark area as a voltage signal. can be controlled.

即ち、第12図端子39);j第1図、第9図に示す端
子であるので、ここには前述の如く第13図AK示す如
き信号が印加される。
That is, since the terminal 39);j in FIG. 12 is the terminal shown in FIGS. 1 and 9, a signal as shown in FIG. 13 AK is applied thereto as described above.

斯る信号はゲート回路To、71に夫々印加されるが、
斯るゲート回路のゲート信号印加端子39−2には夫々
前記発振器26の端子39−1に接続して第13図B、
0(但し0図に示す信号はインバータ721Cより反転
している)に示す如きゲート信号を印IJ[I してい
るものである。
These signals are applied to the gate circuits To and 71, respectively.
The gate signal application terminal 39-2 of such a gate circuit is connected to the terminal 39-1 of the oscillator 26, respectively, and the terminals shown in FIG.
0 (however, the signal shown in FIG. 0 is inverted from the inverter 721C) is applied to the gate signal IJ[I.

但し、第13図に示す如位相が揃っていない時は端子3
9−1と端子39−2の間に位相を一致させる為の遅延
回路、若しく汀位相制御回路を挿入するものとする。
However, if the phases are not aligned as shown in Figure 13, terminal 3
A delay circuit or a phase control circuit is inserted between the terminal 9-1 and the terminal 39-2 to match the phases.

斯るゲート回路70.71は夫々高レベルのゲート信号
が印加式れた時人力に印加さ′れた信号を出力線73.
74に導出するものであるので、出力線)5.?4上に
得られる信号は夫々第13図り。
These gate circuits 70 and 71 output the signals applied to the output lines 73 and 73 when a high level gate signal is applied, respectively.
74, so the output line) 5. ? The signals obtained on 4 are shown in Fig. 13, respectively.

Xの如(なる。Like X.

従って斯る信号をピークホールド回路?5.76に印加
して保持するならば、出力線77.7BKけ夫々Y2,
71の螢レベル信号を得る事が出来るものである。
Therefore, is such a signal a peak hold circuit? If the voltage is applied to and held at 5.76, the output lines 77.7BK and Y2,
71 firefly level signals can be obtained.

斯る■レベル信号は電圧比較器’79.80に印加して
夫々基準電圧印加器81,82より印加されている電圧
と比較して、その差に応じた出力を出力線83.84に
導出する。
The level signal is applied to voltage comparators '79 and 80 and compared with the voltages applied from reference voltage applicators 81 and 82, respectively, and an output corresponding to the difference is derived to output lines 83 and 84. do.

前記出力線83上に得た信号は前記電fAl 5を制御
する為の7g号にして用い、前記出力線84上に得た信
号はサーボモータ47を制御して絞り46を制御する鎮
〈制御しておくならば、感光体上の暗部電荷により一次
帯電を制″aL、明都電荷により露光社を制御出来る屯
のである。
The signal obtained on the output line 83 is used as No. 7g to control the electric fAl 5, and the signal obtained on the output line 84 is used as a control signal to control the servo motor 47 to control the aperture 46. If this is done, the primary charge can be controlled by the dark charge on the photoreceptor, and the exposure can be controlled by the bright charge.

前記出力4181上に得た出力信号はデコーダ83に印
加して、該デコーダ83の出力@a 3−1〜83−7
の内、前記印加された信号に応じた何れTh1つの出力
Sが選択される。
The output signal obtained on the output 4181 is applied to the decoder 83, and the output of the decoder 83 @a 3-1 to 83-7
Among them, any Th1 output S is selected according to the applied signal.

同様に出力線82上に得た出力信号はデコーダ84に印
加して、該デコーダ84の出力at 84−1〜83−
7の内、前記印加された信号に応じた何れホ1つの出力
線が選択される、 斯る出力!!83−1〜83−7.84−1〜84−7
は夫々電源15.サーボモータ47に印加するものであ
るので、前記電源15を選択された出力線s s −1
〜83−7に応じてその出力電圧が変化する如く構成し
ておくならば、又前記サーボモータ4フを選択された出
力線に応じて所定位置迄回転する如く構成しておくなら
ば、−次帯電と露光量を自動的に制御出来るものである
Similarly, the output signal obtained on the output line 82 is applied to a decoder 84, and the outputs at 84-1 to 83- of the decoder 84 are
7, one output line is selected according to the applied signal, such an output! ! 83-1~83-7.84-1~84-7
are the power supply 15. Since the voltage is applied to the servo motor 47, the power supply 15 is connected to the selected output line ss-1.
If the output voltage is configured to change according to ~83-7, and if the servo motor 4 is configured to rotate to a predetermined position according to the selected output line, - Next charging and exposure amount can be controlled automatically.

前記計時回路52.及び計時回路63KVi更に他の入
力端子55.65を設けているものであるが、斯る端子
はコピーlタンの操作により記録開始指令 令を出した時−測定サイクルを実行する必要がない時は
、この記録開始指令をトリガー信号として端子55、若
しくは65に印加して測定サイクルを省略して直接プロ
セスサイクルの実行を開始する事が出来るものである。
The clock circuit 52. The clock circuit 63KVi is further provided with other input terminals 55 and 65, and these terminals are used when a recording start command is issued by operating the copy button - when there is no need to execute a measurement cycle. By applying this recording start command as a trigger signal to the terminal 55 or 65, the measurement cycle can be omitted and the process cycle can be directly started.

通常の静電W写機においては、一度制御サイクルを実行
して#像形成手段や顕は手段を1inULならしばらく
の間は制御サイクルを実行する必要はないので(急激に
使用態様や;環境が変化する場合#′i極めてまれであ
るので〕斯る場合は上述の如く所定期間はプロセスサイ
クルのみを連続して実行して良いものである。
In a normal electrostatic W imager, once the control cycle is executed, if the image forming means and the microscope means are 1 inch UL, there is no need to execute the control cycle for a while (the usage mode or environment suddenly changes). In such a case, only the process cycle may be executed continuously for a predetermined period as described above.

第14図はこの様に所定時間(例えば30分)毎に測定
サイクルを実行する回路を示す1のであり、90で示す
のは複写機にお−てコピー開始を指令する指令信号発生
器であり、この指令信号発生器により生じた信号Fi9
1で示す波形成形回路に印加して、パルス信号(指令パ
ルス)に整形する。斯る指令パルス(915図人)#−
iタイマー回路92vc)リガー信号として印加して、
該タイマー回路92の動作開始を指令すると共に、アン
ドゲート94に印加する。
Figure 14 shows a circuit 1 that executes a measurement cycle every predetermined time (for example, 30 minutes), and 90 is a command signal generator that instructs the copier to start copying. , the signal Fi9 generated by this command signal generator
The signal is applied to the waveform shaping circuit indicated by 1 and shaped into a pulse signal (command pulse). Such command pulse (915 figure) #-
i-timer circuit 92vc) applied as a trigger signal,
The signal is applied to the AND gate 94 at the same time as instructing the timer circuit 92 to start operating.

斯るタイマー回路92け第15図Bに示す如く最初の指
令パルスPLにより高レベルに変化し、予め定めた時間
Tlが経過する迄、斯る軟部を保持しくこのT1期間中
に印加された指令パルスによっては計時時間は影響され
ない】、時間で1の経過後低レベルに変化し、指令パル
スP6の印加により再び計時を開始する。
As shown in FIG. 15B, the timer circuit 92 changes to a high level by the first command pulse PL, and maintains the soft part until a predetermined time Tl has elapsed. The clock time is not affected by the pulse], changes to a low level after 1 time has elapsed, and starts clocking again by applying the command pulse P6.

93で示すの#i前記タイマー回路92の出力の立上り
でトリガーされ、指令パルスPよジも@の広イハルス(
第1 s 図0 )を発生するワンショットマルチであ
り、この出力は端子95に導出される。
#i indicated by 93 is triggered by the rising edge of the output of the timer circuit 92, and the command pulse P is also
This is a one-shot multiplier that generates the first s (Fig. 0), the output of which is led out to terminal 95.

一方、アントゲ−)94KH前記指令パルスPとワンシ
ョットマルチ93の出力を印加するものであるので、出
力端子である所の96には、第15図りに示す如きパル
ス信号を得る。
On the other hand, since the command pulse P and the output of the one-shot multi 93 are applied to the antgame 94KH, the output terminal 96 receives a pulse signal as shown in FIG.

従って前記端’F95を第10図における端子5番、又
#′i第11図における端子60に接続し、端子96を
第10図における端子55又は第11図における端子6
5に接続しておくならば、指令パルスを印加して測定サ
イクルとプロセスサイクルを実行した後、箭記一定時間
T1の聞イ・ゴ、指令パルスを印加すると測定サイクル
は実行せずにプロセスサイクルのみを実行し、一定時+
111が経過した後の最初の指令パルスの印t!aによ
り再び測定サイクル及びプロセスサイクルを実行するも
のである。
Therefore, the terminal 'F95 is connected to the terminal No. 5 in FIG. 10 and the terminal #'i is connected to the terminal 60 in FIG.
5, after applying a command pulse and executing a measurement cycle and a process cycle, if the command pulse is applied for a certain period of time T1, the process cycle is started without executing the measurement cycle. Execute only at certain times +
The mark of the first command pulse after 111 t! The measurement cycle and process cycle are executed again by step a.

第16図はt!Kaの実施例を示すものであり、ここで
け指令パルスが印加され念回数を測定し、この回をが所
定の(ロ)数に達すると指令パルスの印加によりプロセ
スサイクルに加えて測定サイクルを実行するものである
Figure 16 shows t! This shows an example of Ka, in which a command pulse is applied to measure the number of times, and when this number reaches a predetermined number, a measurement cycle is added to the process cycle by applying the command pulse. It is something to be carried out.

即ち、波形成形回路91必ら得た指令パルス(第17図
A)はカウンタ9’FK印加すると共に、アントゲ−)
99.98に印加するものである。
That is, the command pulse (FIG. 17A) obtained by the waveform shaping circuit 91 is applied to the counter 9'FK, and at the same time, the command pulse (FIG. 17A) is applied to the counter 9'
99.98.

このカウンタ98け第17図Bに示す始く、所定数(N
)の指令パルスが印加される迄は低レベル信号を導出し
く第16図においてはN=71、所定数の指令パルスの
計数後は高レベル信号を導出し、次の指令パルスP8の
印加により再び初期状態に復するリングカウンタより成
るものである。
Starting from a predetermined number (N) of 98 counters shown in FIG. 17B,
) is applied, a low level signal is derived. In Fig. 16, N = 71, after counting a predetermined number of command pulses, a high level signal is derived, and then again by application of the next command pulse P8. It consists of a ring counter that returns to its initial state.

従って該カウンタの初期状a(出力は低レベル]で指令
パルスP1が印加されると動作を開始し、計数(tiが
前記N=7に達する迄はアンドゲート99の出力端子1
01から第17図りに示す如き出力を得、計数値が前記
Nj7達すると、アンドゲート98の出力端子100か
ら第17図0に示す知き出力を得る。
Therefore, when the command pulse P1 is applied in the initial state a of the counter (output is at a low level), the counter starts operating, and continues counting (until ti reaches the above-mentioned N=7), the output terminal of the AND gate 99
When the count value reaches Nj7, the know output shown in FIG. 17 is obtained from the output terminal 100 of the AND gate 98.

従って端子101を端子55又け65へ接続し、端子1
00を端子54又け60へ接続するならば、指令パルス
を印加して測定サイクルとプロセスサイクルを実行した
後、前記所定回数(N回)指令パルスが印加されろ(■
は、指令パルス金印加しても測定サイクルは実行せずに
プロセスサイクルのみを実行し、所定回数を計数した後
の最初の指令パルスの印加により再び測定サイクル及び
プロセスサイクルを実行するものである。
Therefore, terminal 101 is connected to terminal 55 and 65, and terminal 1
If 00 is connected to the terminal 54 and 60, after applying the command pulse and executing the measurement cycle and the process cycle, the command pulse is applied the predetermined number of times (N times).
In this method, even if a command pulse gold is applied, only a process cycle is executed without executing a measurement cycle, and after counting a predetermined number of times, the measurement cycle and process cycle are executed again by applying the first command pulse.

薦18Fl!Jは更に他の実施例を示すものであり、こ
こでは所定時1′!4ffが経過しt後更に所定回数指
令パルスが印加される毎に測定サイクルを実行するもの
である。
Recommended 18 Fl! J indicates yet another embodiment, in which 1'! at a predetermined time. After 4ff has elapsed and after t, a measurement cycle is executed each time a predetermined number of command pulses are applied.

波形成彩回路91で得な指令パルスはタイマー回路10
2に印1M1するが、このタイマー11J1路102は
初期状態で指令パルスが印加されて始めて計時を開始し
、所定時1[T1の経過後そO出力が高レベルとなり、
断る高レベル状態はリセット信号が印Jルされる迄保持
され、リセット信号の印加により再びyJ期状態IK戻
り、出力が低レベルとなるものである。
The command pulse that is useful in the waveform coloring circuit 91 is sent to the timer circuit 10.
However, this timer 11J1 path 102 starts measuring time only after a command pulse is applied in the initial state, and after a predetermined time 1 [T1 has elapsed, the O output becomes a high level.
The high level state of refusing is maintained until a reset signal is applied, and the application of the reset signal returns to the yJ period state IK and the output becomes low level.

従って指令パルスとタイマー回路102の出力仝団;用
したアンドゲート103からは所定時間T1が経過する
迄15力イ4号)% ?静られないものである。
Therefore, the command pulse and the output of the timer circuit 102 are output from the used AND gate 103 until the predetermined time T1 elapses. It is something that cannot be calmed down.

104で示すのは所定数!Jを計数するカウンタである
が、斯るカウンタxo4figJ期状態で指令パルスが
印IJ[+されて初めて計fI1.t−開始し、所定数
Nを計数した後その出力が高レベルとなり、斯る高レベ
ル状態はリセット信号が印加される迄保持さrし、リセ
ット信号の印加により可び初期状態に戻り、出力が低レ
ベルとなるものである。
104 is a predetermined number! This is a counter that counts fI1.J, but the total fI1. t- starts, and after counting a predetermined number N, its output becomes high level, and this high level state is maintained until a reset signal is applied, and by application of the reset signal, it returns to the initial state, and outputs is at a low level.

従って、アンドゲート106からけ所定時間T1が経過
し、所定回数指令パルスが印加され友後、初めて出力が
得られ、アンドゲート107からはアンドゲート106
より出力をイυている以外の時に出y′1全得るもので
ある0 斯るアンドゲート106の出幻に遅廷回路108(d延
時間は少なくとも指令パルスのパルス、零以上ある〕を
介してリセツ)(B号として1可記タイマ一回路102
、カウンタ104に印加するものである。
Therefore, after the predetermined time T1 has elapsed from the AND gate 106 and the command pulse has been applied a predetermined number of times, an output is obtained for the first time from the AND gate 107.
The output y′1 is obtained at times other than when the output is increased. (Reset) (1 recordable timer circuit 102 as No. B)
, is applied to the counter 104.

断るリセット回路によりアンドゲート106から1つの
指令パルスを得たならば、タイマー回路102゜カウン
ター04けりセントして初期状態となるものである。
When one command pulse is obtained from the AND gate 106 by the reset circuit that declines, the timer circuit 102 DEG counter 04 is set to zero and the initial state is established.

従って@1a14に示した回路において、端子109を
前記端子54又は60へ接続し、端子110を前記端P
55又d60へ接続しておくならば、指令パルスが印加
されて測定サイクルとプロセスサイクルを実行した後、
前記一定時間T1を計時しこれに加えてQiJ記回数N
を計数する迄は指令パルスが印加されてもプロセスサイ
クルのみ全実行し、+pr ?r己一定時間T1を計時
した後、前記回数Nを計数した後の最初の指令パルスの
印加により、測定サイクルとプロセスサイクルを実行す
るものである。
Therefore, in the circuit shown in @1a14, terminal 109 is connected to the terminal 54 or 60, and terminal 110 is connected to the terminal P.
If connected to 55 or d60, after the command pulse is applied and the measurement cycle and process cycle are executed,
The above-mentioned fixed time T1 is counted, and in addition to this, the number of QiJ recordings N
Even if a command pulse is applied, only the process cycle is fully executed until +pr ? is counted. After counting a predetermined time T1 and counting the number of times N, a first command pulse is applied to execute a measurement cycle and a process cycle.

第19図は更に他の実権例を示すものであり、ここでは
指令パルスP1が印加されてから所定時間で1以上が経
過し、且つ前記指令パルスP1が印加されてbら所定数
N以上の指令パルスが印加される毎に測定サイクルを実
行するものである0波形成形回路91で得た指令パルス
Vi前記タイマー回路102と同様の構成より成るタイ
マー回路111及びmt記カウンタ104と同様の構成
より成るカウンタ113に印加される0 従って、アンドゲート112番らは所定時間T1が経過
した後初めて出力である所の指令パルスを得、アンドゲ
ート114からは所定数の指令パルスを計数した後初め
て出力を得る。
FIG. 19 shows yet another example of actual control, in which a predetermined time period of 1 or more has elapsed since the command pulse P1 was applied, and a predetermined number N or more has elapsed since the command pulse P1 was applied. The command pulse Vi obtained by the 0 waveform shaping circuit 91, which executes a measurement cycle every time a command pulse is applied. 0 is applied to the counter 113 consisting of 0. Therefore, the AND gate 112 obtains the command pulse that is the output for the first time after the predetermined time T1 has elapsed, and the AND gate 114 outputs the command pulse for the first time after counting the predetermined number of command pulses. get.

斯るアンドゲート112,114の出力を印1111 
したアントゲ−)115Thらは、アンドゲート12゜
114の両者から出力が導出された時始めて出力を得る
事となり、アントゲ−) 116Thらはアントゲ−)
11L5Thら出力を得ていない時に出力を得るもので
ある。
The outputs of such AND gates 112 and 114 are marked 1111.
The Antogame) 115Th and others will obtain the output only when the output is derived from both AND gates 12 and 114, and the Antogame) 116Th and the Antogame)
This is to obtain an output when no output is obtained from 11L5Th.

斯るアンドゲート115の出力は前記遅延回路108と
同様の構成より成る遅延回路117を介してリセット信
号として、前記タイマー回路111前記カウンタ113
に印加するものである。
The output of the AND gate 115 is sent to the timer circuit 111 and the counter 113 as a reset signal via a delay circuit 117 having the same configuration as the delay circuit 108.
It is applied to

従って、端一11−119を端子54又#′i6oへ!
II続すると共に、端子11苓を端子55又け65へ接
続する事により、指令パルスを印加して測定サイクルと
プロセスサイクルを実行した後、前記一定時間で1とM
ij記回数Nの計数の両者が達成される以前は指令パル
スを印加しても所定サイクルは実ノみ 行せずにプロセスサイクルの含を実行し、前記一定時間
T1か経過し、且つ−J記回数Nを計数した後のNk切
の指令パルスの印加により、再び測定サイクルとプロセ
スサイクルを実行するものである・尚、g14,16,
18.19図において、同一の番号を付した部材は同一
の部材より成り、同一の機能を有するものである。
Therefore, terminal 11-119 is connected to terminal 54 or #'i6o!
At the same time, by connecting terminal 11 to terminal 55 and 65, after applying a command pulse and executing a measurement cycle and a process cycle, 1 and M
Before both of the counts N are achieved, even if a command pulse is applied, the predetermined cycle is not actually executed, but the process cycle is executed, and the predetermined time T1 has elapsed, and -J After counting the number of times N, the measurement cycle and process cycle are executed again by applying the Nk off command pulse.In addition, g14, 16,
In Figures 18 and 19, members with the same number are made of the same member and have the same function.

第14.16,18.19因においてタイマー回路、カ
ウンタは夫々予め定め冷時間Tl、及び数Nを測定する
ものとして説明したが、例えば温度変化等に応じて前記
時間T1若しくは数Nを変化させる如くしても良いのは
勿論である。
In paragraphs 14.16 and 18.19, it was explained that the timer circuit and the counter measure the predetermined cooling time Tl and the number N, respectively, but the time T1 or the number N may be changed depending on, for example, temperature changes. Of course, you can do it like this.

父、測定サイクルの実行はプロセスサイクルの前に行う
ものについて説明したか、斯る測定サイクルはプロセス
サイクルの後に実行しても良く、斯る測定サイクルをプ
ロセスサイクルに先行して行っている感光体の前回転中
、又は後行して行っている後回転中に行なう様にすれば
、測定サイクルの為に特別なる時間を設ける必要もない
ものである。
Father, did you explain that the measurement cycle is executed before the process cycle?Such a measurement cycle can also be executed after the process cycle, and if the photoreceptor is subjected to such a measurement cycle before the process cycle. There is no need to set aside a special time for the measurement cycle if it is carried out during the previous rotation of the measurement cycle or during the subsequent rotation of the measurement cycle.

以上述べた如く、本発明はプロセスサイクルの前又は後
に測定サイクルを設けたものであるので、静電潜像被形
成部材上において、プロセスサイクルで使用する区域と
同−若しくけその一部の区域を測定サイクルの為に用い
る事が出来、且つ父、プロセスサイクルにおいて用いる
部材を測定サイクルにおいて用いる事が出来るものであ
る。
As described above, since the present invention provides a measurement cycle before or after a process cycle, the area on the electrostatic latent image forming member is the same as or a part of the area used in the process cycle. The area can be used for the measurement cycle, and the parts used in the process cycle can be used in the measurement cycle.

装置0所定状竪(じXで −にけ°         この測定サイクルを開始す
る如くした鴨のであるので、測定サイクル開始の為に手
動等による操作を何ら必要としない本のである。
Since the apparatus is designed to start this measurement cycle in a predetermined vertical position, no manual operation is required to start the measurement cycle.

【図面の簡単な説明】[Brief explanation of drawings]

第1VAA 、Bt′i本発明による静電機器制御装置
の要部を示すブロック線図、@2図A、第3図人。 第4図A、第5図A、第6図Aq感光体上への潜像の形
成の説明に供する感光体断明図、第2図B 、 @ 3
図B 、第4IAB 、 0、第δ図B。 C、g ts図B、a#i感元感光への潜像の形成の説
明に供する感光体の等価回路図、 第7図は本発明の他の実t@例(Cよる静電機器制御装
置の!s!部を示すプロツク帽も 第8図A、Bけ本発明により測定用潜像を形成したり光
体の上面図及び正面文、 第9図は読み出した解像信号電圧波形図、第10図、@
X1閾は夫々第1閾、第7図に示した装置の動作を指令
する指令信号回路図、第12図t’を統み出した潜像信
号の処理回路のブロック図、 第13図は第12図で示した処理回路の動作説明に供す
る波形図である。 第141Nはプロセスサイクルを選択するか測定サイク
ルを測定する務を決定する選択回路のブロックlIa図
、第158!Jは第1番図の選択回路の動作説明に供す
る波形図、ga16図はプロセスサイクルを選択するか
測定サイクルを測定する力1を決定する選択回路の他の
実−例によるブロック線図、第17図#′i棺16図の
選択回路の動作説明に供する波形図、@18図、第19
図はプロセスサイクルを選択するカλ測定サイクルを測
定するかを決定する選択回路の他の実施例によるブロッ
ク線図である。 ここで、11は感光体、151″tlaiL’X%16
は帯電器、17.33は除電器、19は光源、22けラ
ンプ、25けゲート、26け発如姦、27は原槁台、2
8,32.35はランプ、38は抵抗、43は現+2器
、44は転写器、46は散り、47はサーボモータ、7
o 、71けゲート回路、75.76はピークホールド
回路、79.8Qは比較器、9゜t」指令信号発生器、
91Fi波形成形回路、92゜102.1llt’Jタ
イv −11n [5,931′iワンシヨントマルチ
、97.104.l13はカウンタ、94.98,99
,106,107,112,114゜115.1161
jアンドゲートである。 特Jf a3願人  キャノン株式会社σ−′) 代  理  人    丸  島  儀  −,4[+
−1−― 石2図 A           7!3          
 Cも 8 口
1st VAA, Bt'i Block diagrams showing the main parts of the electrostatic device control device according to the present invention, @Fig. 2A, Fig. 3. Fig. 4A, Fig. 5A, Fig. 6Aq: Cutaway view of the photoreceptor to explain the formation of a latent image on the photoreceptor, Fig. 2B, @ 3
Figure B, 4th IAB, 0, δ Figure B. C, g ts diagram B, a#i equivalent circuit diagram of a photoreceptor to explain the formation of a latent image on the photoreceptor, FIG. Figures 8A and B show the !s! section of the device. Figure 8 is a top view and front view of the light body that forms a latent image for measurement according to the present invention. Figure 9 is a voltage waveform diagram of the resolved signal read out. , Figure 10, @
The X1 threshold is the first threshold, the command signal circuit diagram for commanding the operation of the device shown in FIG. 7, the block diagram of the latent image signal processing circuit that produced t' in FIG. FIG. 13 is a waveform diagram for explaining the operation of the processing circuit shown in FIG. 12; No. 141N is a block lIa diagram of a selection circuit that determines whether to select a process cycle or measure a measurement cycle; No. 158! J is a waveform diagram for explaining the operation of the selection circuit in Figure 1, and Figure 16 is a block diagram of another example of a selection circuit that determines the force 1 for selecting a process cycle or measuring a measurement cycle. Figure 17 #'i coffin Waveform diagram for explaining the operation of the selection circuit in Figure 16, @Figure 18, Figure 19
The figure is a block diagram of another embodiment of a selection circuit that determines whether to select a process cycle or to measure a λ measurement cycle. Here, 11 is a photoreceptor, 151″tlaiL'X%16
is a charger, 17.33 is a static eliminator, 19 is a light source, 22 is a lamp, 25 is a gate, 26 is a light source, 27 is Hara Mikidai, 2
8, 32.35 is a lamp, 38 is a resistor, 43 is a current +2 device, 44 is a transfer device, 46 is a scatterer, 47 is a servo motor, 7
o, 71 gate circuit, 75.76 is peak hold circuit, 79.8Q is comparator, 9゜t'' command signal generator,
91Fi waveform shaping circuit, 92°102.1llt'J tie v -11n [5,931'i one-shot multi, 97.104. l13 is the counter, 94.98,99
,106,107,112,114゜115.1161
It is j and gate. Special Jf A3 applicant Canon Co., Ltd. σ-') Agent Gi Marushima -, 4[+
-1-- Stone 2 figure A 7!3
C also 8 mouths

Claims (1)

【特許請求の範囲】 記録用静電装置において、 静電潜像被形成部材上に潜像形成手段により記録用静電
潜像を形成し、該記録用静電潜像を顕像手段により顕像
化し、顕像を転写材に転写するプロセスサイクルと、 静電潜像被形成部材の転写に寄与する潜像形成領域内に
測定用の光像を所定時間照射し、測定用の像を測定し、
測定結果により前記潜像形成手段を制御し、前記プロセ
スサイクルと独立した測定サイクルを有し、 記録開始指令の印加により前記測定サイクルを実行し、
前記光像照射の所定時間後、自動的に前記プロセスサイ
クルを実行する第1モードと、記録開始指令の印加によ
り前記測定サイクルを実行せずに、前記プロセスサイク
ルを実行する第2モードとを有し、 更に、前記測定サイクル実行中は前記転写材への転写を
禁止することを特徴とする記録用静電装置。
[Scope of Claims] In an electrostatic recording device, an electrostatic latent image for recording is formed on a member on which an electrostatic latent image is formed by a latent image forming means, and the electrostatic latent image for recording is visualized by a developing means. A process cycle in which the developed image is transferred to a transfer material, and a measurement light image is irradiated for a predetermined period of time into the latent image forming area that contributes to the transfer of the electrostatic latent image forming member, and the measurement image is measured. death,
controlling the latent image forming means according to the measurement result, having a measurement cycle independent of the process cycle, and executing the measurement cycle by applying a recording start command;
A first mode in which the process cycle is automatically executed after a predetermined time of the light image irradiation, and a second mode in which the process cycle is executed without executing the measurement cycle upon application of a recording start command. An electrostatic recording device further characterized in that transfer to the transfer material is prohibited during execution of the measurement cycle.
JP62003716A 1987-01-10 1987-01-10 Electrostatic device for recording Granted JPS62168166A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62003716A JPS62168166A (en) 1987-01-10 1987-01-10 Electrostatic device for recording

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62003716A JPS62168166A (en) 1987-01-10 1987-01-10 Electrostatic device for recording

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2106077A Division JPS53106129A (en) 1977-02-28 1977-02-28 Recording electrostatic device

Publications (2)

Publication Number Publication Date
JPS62168166A true JPS62168166A (en) 1987-07-24
JPH0315182B2 JPH0315182B2 (en) 1991-02-28

Family

ID=11565041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62003716A Granted JPS62168166A (en) 1987-01-10 1987-01-10 Electrostatic device for recording

Country Status (1)

Country Link
JP (1) JPS62168166A (en)

Also Published As

Publication number Publication date
JPH0315182B2 (en) 1991-02-28

Similar Documents

Publication Publication Date Title
US4683436A (en) Surface potential electrometer and image forming apparatus using the same
US4627703A (en) Apparatus for forming images from positive and negative originals
US4273438A (en) Electrostatographic printing method and apparatus
US4789878A (en) Electrophotographic apparatus
US4607937A (en) Electrostatic recording apparatus
JPS60665B2 (en) Image adjustment method
JPS62168166A (en) Electrostatic device for recording
US4623243A (en) Apparatus for improving the performance of non-crystalline silicon photosensitive material in an electronic copier
JPS6129502B2 (en)
JPS61112168A (en) Electrostatic device for recording
JPH07111591B2 (en) Color image forming apparatus
US4469767A (en) Electrophotographic process capable of image overlay and apparatus therefor
JP3249325B2 (en) Image forming device
JP2514638B2 (en) Image forming condition control method for image forming apparatus
US4486088A (en) Method and apparatus for electrophotography capable of changing over images from positive to negative and vice versa
JPH0143304B2 (en)
JPS6316741B2 (en)
GB2066983A (en) Variable magnification photocopier
JPH07100374B2 (en) Recording device
JPH024902B2 (en)
JP3234122B2 (en) Image forming device
JPH0445825B2 (en)
JPS58196552A (en) Copying apparatus
JPH028303B2 (en)
JPS6051104B2 (en) electrophotographic equipment