JPH0315182B2 - - Google Patents

Info

Publication number
JPH0315182B2
JPH0315182B2 JP62003716A JP371687A JPH0315182B2 JP H0315182 B2 JPH0315182 B2 JP H0315182B2 JP 62003716 A JP62003716 A JP 62003716A JP 371687 A JP371687 A JP 371687A JP H0315182 B2 JPH0315182 B2 JP H0315182B2
Authority
JP
Japan
Prior art keywords
latent image
time
recording
cycle
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62003716A
Other languages
Japanese (ja)
Other versions
JPS62168166A (en
Inventor
Susumu Sugiura
Toshihiro Mitsuhara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62003716A priority Critical patent/JPS62168166A/en
Publication of JPS62168166A publication Critical patent/JPS62168166A/en
Publication of JPH0315182B2 publication Critical patent/JPH0315182B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Or Security For Electrophotography (AREA)

Description

【発明の詳細な説明】 本発明は記録用静電装置に関する。[Detailed description of the invention] The present invention relates to an electrostatic recording device.

電子複写機又は、静電プリンタのごとき静電機
器においては、コロナ放電、Se、CdS等の感光体
を使用するが、これらは湿度、温度、経時変化等
の影響を直接受けるので、感光体上に形成される
静電潜像は露光量、コロナ放電器への印加電圧を
一定としてもかなり変動するものである。
Electrostatic devices such as electronic copying machines and electrostatic printers use photoconductors such as corona discharge, Se, and CdS, but these are directly affected by humidity, temperature, changes over time, etc. The electrostatic latent image formed varies considerably even if the exposure amount and the voltage applied to the corona discharger are constant.

従つて、係る静電潜像トナーにより顕像化した
場合も、顕像化により得た画像は不安定なものと
なつてしまつていたものである。
Therefore, even when the electrostatic latent image toner is used to visualize the image, the resulting image is unstable.

係る欠点を除去するためには潜像もしくは顕像
を測定し、この測定結果に基づいて、一時帯電、
露光、現像バイアス等を制御すれば良いものであ
る。上述のごとき、制御サイクルは常時行わせて
よいものであるが、常時行わせようとすると、静
電潜像被形成部材において静電潜像を作成する区
域以外に測定用の像を形成する区域を設けなけれ
ばならず、前記制御サイクルの為に静電潜像被形
成部材まで変更せねばならず、又、装置を大型化
してしまうものである。更に、制御サイクルを行
う必要がないときでも無駄な時間を要してしま
い、像形成に必要な時間が長くなつてしまう。
In order to eliminate such defects, the latent image or visible image is measured, and based on the measurement results, temporary charging,
It is sufficient to control exposure, development bias, etc. As mentioned above, the control cycle may be performed all the time, but if it is attempted to be performed all the time, the area where the image for measurement is to be formed will be generated in the area of the member where the electrostatic latent image is formed, other than the area where the electrostatic latent image is created. Therefore, even the member on which the electrostatic latent image is formed must be changed for the control cycle, and the apparatus becomes larger. Furthermore, even when there is no need to perform a control cycle, time is wasted and the time required for image formation becomes longer.

本発明は上記の欠点を除去することを目的とす
るものである。
The present invention aims to eliminate the above-mentioned drawbacks.

即ち、本発明は記録用静電装置において、静電
潜像被形成部材上に潜像形成手段により記録用静
電潜像を形成し、該記録用静電潜像を顕像手段に
より顕像化し、顕像を転写材に転写するプロセス
サイクルと、静電潜像被形成部材の転写に寄与す
る静電形成領域内に記録用とは異なる測定用の光
像を所斗時間照射し、前記静電潜像被形成部材上
に形成された測定用の像の表面電位を測定し、測
定結果により前記潜像形成手段を制御し、前記プ
ロセスサイクルと独立した測定サイクルを有し、
記録開始指令の印加により前記測定サイクルを実
行した後、前記プロセスサイクルを実行する第1
モードと、記録開始指令の印加により前記測定サ
イクルを実行せずに、前記プロセスサイクルを実
行する第2モードとを有し、前回の第1モードを
実行する記録開始指令が印加されてから所定時間
が経過するまでの第1期間、前回の記第1モード
を実行する記録開始指令が印加された後の記録開
始指令の印加回数が所定回数になるまでの第2期
間、前記第1期間が経過後の記録開始指令の印加
回数が所定回数になるまでの第3期間、または前
記第1期間及び前記第2期間のうちの長い方の期
間である第4期間のうちのいづれか1つの期間に
おいて、前記記録開始指令が印加された場合は前
記第2モードを実行させ、このいづれか1つの期
間が経過した後に次の記録開始指令が印加された
場合は前記第1モードを実行させる制御手段を有
し、更に、前記制御手段は前記測定サイクル実行
中は前記転写材への転写を禁止する記録用静電装
置の提供にある。
That is, the present invention provides an electrostatic recording device in which an electrostatic latent image for recording is formed on a member on which an electrostatic latent image is formed by a latent image forming means, and the electrostatic latent image for recording is developed by a developing means. A process cycle in which the developed image is transferred to a transfer material, and a light image for measurement, which is different from that for recording, is irradiated for a certain period of time in the electrostatic formation area that contributes to the transfer of the electrostatic latent image forming member. Measuring the surface potential of a measurement image formed on a member on which an electrostatic latent image is formed, controlling the latent image forming means based on the measurement result, and having a measurement cycle independent of the process cycle,
A first step of executing the process cycle after executing the measurement cycle by applying a recording start command.
mode, and a second mode in which the process cycle is executed without executing the measurement cycle upon application of a recording start command, for a predetermined period of time after the previous recording start command to execute the first mode was applied. a second period until the number of applications of the recording start command reaches a predetermined number after the application of the recording start command to execute the first mode described above reaches a predetermined number of times, and the first period elapses. In either one of the third period until the number of applications of the subsequent recording start command reaches a predetermined number, or the fourth period which is the longer of the first period and the second period, control means for executing the second mode when the recording start command is applied, and executing the first mode when the next recording start command is applied after any one of the periods has elapsed; Furthermore, the control means provides an electrostatic recording device that inhibits transfer to the transfer material during execution of the measurement cycle.

これにより、必要に応じて測定サイクルを行な
うことができるので、像形成に必要な時間を増加
させてしまうのを極力防止することができ、か
つ、良好な画像を形成することができる。
Thereby, a measurement cycle can be performed as necessary, so that an increase in the time required for image formation can be prevented as much as possible, and a good image can be formed.

また、記録用の静電潜像を作成するのと同一の
区域に測定用潜像を作成できるので、特別な静電
潜像被形成部材を用いづとも従来と同じ大きさの
ものを用いることができ、装置の大型化を防止で
きる。
In addition, since the latent image for measurement can be created in the same area as the electrostatic latent image for recording, it is possible to create a latent image for measurement in the same area as for creating an electrostatic latent image for recording. This can prevent the device from becoming larger.

以下、図面を参照して本発明の一実施例を詳細
に説明する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

先ず、第1図〜第6図により静電複写装置にお
ける測定用の潜像の形成及び該測定用潜像の読出
しについて詳記する。
First, the formation of a latent image for measurement in an electrostatic copying apparatus and the reading of the latent image for measurement will be described in detail with reference to FIGS. 1 to 6.

第1図Aは静電複写装置の要部を示す側面図で
あるが、係る装置においては感光ドラム(感光
体)11は、絶縁層12、光導電層13、及び導
電性基板14の三層より成るものであり、光導電
層13がN型の時は正に、P型の時は負に前記感
光ドラム11は帯電するものである。
FIG. 1A is a side view showing the main parts of an electrostatic copying apparatus. When the photoconductive layer 13 is of N type, the photosensitive drum 11 is charged positively, and when it is of P type, the photosensitive drum 11 is charged negatively.

尚、第2図A,Bは感光ドラムの断面及びその
等価回路を示すものであり、絶縁層12は抵抗R
12と容量C12の並列回路に、光導電層13は
抵抗R13と容量C13とダイオードD13(但
し光が照射されていない場合)の並列回路に置換
する事が出来るものである。
Incidentally, FIGS. 2A and 2B show the cross section of the photosensitive drum and its equivalent circuit, and the insulating layer 12 has a resistor R.
The photoconductive layer 13 can be replaced with a parallel circuit of a resistor R13, a capacitor C13, and a diode D13 (when no light is irradiated).

従つて、直流電源15から得た直流電圧をスイ
ツチSW1を介してコロナ帯電器16に印加する
ならば、一次帯電の終了時においては感光体11
上には第3図Aに示す如く電荷が存在する。
Therefore, if the DC voltage obtained from the DC power source 15 is applied to the corona charger 16 via the switch SW1, the photoreceptor 11 will be charged at the end of the primary charging.
There are charges on the top as shown in FIG. 3A.

等価回路で述べるならば、一次帯電は第3図B
に示す如く、端子T,T′に直流電源15を接続
したのと等価となり、容量C12,C13が帯電
したのと等価となる。
If we describe it in terms of an equivalent circuit, primary charging is shown in Figure 3B.
As shown in the figure, this is equivalent to connecting the DC power supply 15 to the terminals T and T', and is equivalent to charging the capacitors C12 and C13.

次に前記一次帯電の時とは逆極性の直流電圧を
電源18よりスイツチSW2を介して、コロナ除
電器17に印加すると共に、光源19より得た光
20をハーフミラー21を介して照射する。(こ
の時の状態を第8図Aに示す)斯る光源19はラ
ンプ22及び該ランプ22からの光をスリツト状
に形成する光学系23とを有するものであり、斯
るランプ22には直流電源24からの電流をゲー
ト25を印加してランプ22を駆動しているもの
である。
Next, a DC voltage with a polarity opposite to that during the primary charging is applied from the power source 18 to the corona static eliminator 17 via the switch SW2, and at the same time, light 20 obtained from the light source 19 is irradiated via the half mirror 21. (The state at this time is shown in FIG. 8A) The light source 19 has a lamp 22 and an optical system 23 that forms the light from the lamp 22 into a slit shape. The lamp 22 is driven by applying current from the power source 24 to the gate 25.

前述の如きグート25はスイツチSW6を介し
て、一定周波数の矩形波を発振する発振器26の
出力により制御されているものであり、例えば、
前記矩形波の高レベルではゲート25を閉じてラ
ンプ22を消灯し、低レベルではゲー25を開い
てランプ22を点灯する如く制御されるものであ
る。従つて、前記矩形波のデユーテイを50%とす
るならば、感光体11上には第8図Bに示す如く
(斜線部分は光20が照射された区域である)区
域Dに渡つて縞状に同時露光が行なわれる事とな
る。尚、上記光20の光強度は、後述の原稿台2
7をランプ28により照射した時、原稿台27上
の原稿30より反射して得られる光29の内、最
も強い光強度を有する光と大略等しい事が好まし
い。上に述べた如くして除電と光照射を行う事に
より第4図Aに示す如く光が照射された部分の電
荷はなくなり、光が照射されなかつた部分の電荷
は残るものである。
The gout 25 as described above is controlled by the output of an oscillator 26 which oscillates a rectangular wave of a constant frequency via a switch SW6, and for example,
When the rectangular wave is at a high level, the gate 25 is closed and the lamp 22 is turned off, and when the rectangular wave is at a low level, the gate 25 is opened and the lamp 22 is turned on. Therefore, if the duty of the rectangular wave is 50%, a striped pattern will be formed on the photoreceptor 11 over the area D as shown in FIG. 8B (the shaded area is the area irradiated with the light 20). Simultaneous exposure will be performed. Note that the light intensity of the light 20 is determined by the original platen 2, which will be described later.
It is preferable that the light intensity be approximately equal to the light having the strongest light intensity among the light 29 reflected from the document 30 on the document table 27 when the light 7 is irradiated by the lamp 28. By performing charge removal and light irradiation as described above, the charge in the light irradiated portion disappears, and the charge remains in the light irradiated portion, as shown in FIG. 4A.

等価回路により説明するならば除電のみが行な
われた部分は、第4図Bに示す如く端子T,
T′間が短絡されたのと等しくなり、容量C12
の電荷が一部容量C13に移動し、図の如く帯電
したのと等価となる。
If we explain it using an equivalent circuit, the part where only static electricity has been removed is the terminal T, as shown in Figure 4B.
It is equivalent to a short circuit between T' and the capacitance C12
A part of the charge moves to the capacitor C13, which is equivalent to being charged as shown in the figure.

一方、除電が行なわれ、且つ光の照射も行なわ
れた区域はC図に示す如く、更にダイオードD1
3が短絡されたのと等しくなり、容量C12,C
13の電荷は共に零となつたのと等価となる。
On the other hand, the area where the static electricity was removed and where the light was also irradiated is further connected to the diode D1 as shown in Figure C.
3 is short-circuited, and the capacitance C12, C
This is equivalent to all 13 charges becoming zero.

次にスイツチSW3を介して直流電源31から
の直流を印加したランプ32により全面露光を行
うと、第3図Aに示す如く、光が当らなかつた区
域の絶縁層12の電荷が保存され、光が当つた区
域はそのまゝの状態を保つものである。
Next, when the entire surface is exposed using the lamp 32 to which DC is applied from the DC power supply 31 via the switch SW3, the electric charge of the insulating layer 12 in the area that is not exposed to the light is stored, as shown in FIG. The area hit will remain in that state.

等価回路により説明すれば、全面露光はダイオ
ードD13を短絡した事と等しいので、光が当ら
なかつた区域においては第5図Bに示す如く容量
C13の電荷が放電し、光が当つた区域において
は第5図Cに示す如くその状態は変化しないもの
である。従つて第4図Bでは導電性基板14に対
して感光ドラムの表面電位は零近くであつたの
が、第5図BではC12に蓄えられた電荷分だけ
表面電位が上りコントラストが向上する。
Explaining this using an equivalent circuit, full-surface exposure is equivalent to short-circuiting the diode D13, so in areas that are not exposed to light, the charge in the capacitor C13 is discharged as shown in FIG. 5B, and in areas that are exposed to light, As shown in FIG. 5C, the state remains unchanged. Therefore, in FIG. 4B, the surface potential of the photosensitive drum with respect to the conductive substrate 14 was close to zero, but in FIG. 5B, the surface potential increases by the amount of charge stored in C12, and the contrast is improved.

この様にして感光体11上には静電潜像が形成
されるものであるが、上記説明においてDC除電
の代りにAC除電を行つても良い事は、良く知ら
れている処のものである。
In this way, an electrostatic latent image is formed on the photoreceptor 11, but it is well known that AC static elimination may be performed instead of DC static elimination in the above explanation. be.

33で示すのは、17で示したのと同様の構成
より成り、ランプ35の光を照射したコロナ除電
器であり、前述の静電潜像形成手段(コロナ帯電
器16、コロナ除電器17、光20、ランプ3
2)により感光体11上に形成した静電潜像を除
電する事により、潜像電荷の放電による電流を導
電性基板14とアース間に接続した抵抗38間の
電位として端子39に導出する事により、静電潜
像を読み出すものである。
Reference numeral 33 designates a corona static eliminator having the same configuration as that shown at 17, which is irradiated with light from a lamp 35, and includes the aforementioned electrostatic latent image forming means (corona charger 16, corona static eliminator 17, light 20, lamp 3
By removing the static electricity from the electrostatic latent image formed on the photoreceptor 11 in step 2), the current caused by the discharge of the latent image charge is led out to the terminal 39 as a potential between the resistor 38 connected between the conductive substrate 14 and the ground. This is to read out the electrostatic latent image.

斯る除電器33には、スイツチSW4を介して
直流電源34より除電電圧を印加し、又ランプ3
5は直流電源37からの電流をスイツチSW5を
介して印加しているものである。
A static eliminating voltage is applied to the static eliminator 33 from the DC power source 34 via the switch SW4, and the lamp 3
5, a current from a DC power source 37 is applied via a switch SW5.

斯る除電を等価回路により説明するならば、第
6図の如くなり、光が当らなかつた区域において
は第6図Bに示す如く容量C12の電荷が放電し
て電流C1が抵抗38を流れ、これにより端子3
9に電圧39を得る事が出来る。
If such static elimination is explained using an equivalent circuit, it will be as shown in FIG. 6. In the area where no light hits, the charge in the capacitor C12 is discharged as shown in FIG. 6B, and a current C1 flows through the resistor 38. This allows terminal 3
A voltage of 39 can be obtained at 9.

一方、光が当つた区域においては第6図Cに示
す如く容量C12に電荷は保持されていないので
放電々流は流れないものである。
On the other hand, in the area exposed to the light, as shown in FIG. 6C, no charge is held in the capacitor C12, so no discharge current flows.

前記スイツチSW4,SW5は、静電潜像形成
手段により感光体11上に静電潜像が形成されて
から一定時間t1後ONとなり、このONと同時
に若しくは微少時間先行して前記スイツチSW
1,SW2,SW3をOFFとし、且つスイツチSW
6をOFFとして発振器26の発振出力の印加を
停止せしめて、前記ゲート25を閉じランプ22
の発光を停止させる。
The switches SW4 and SW5 are turned on after a certain period of time t1 after the electrostatic latent image is formed on the photoreceptor 11 by the electrostatic latent image forming means, and the switches SW4 and SW5 are turned on at the same time as this turning on or a short time in advance.
1. Turn off SW2 and SW3, and switch SW
6 is turned OFF to stop applying the oscillation output of the oscillator 26, and the gate 25 is closed and the lamp 22 is turned OFF.
stops emitting light.

前記時間t1は一定速で矢印S方向に回転する
感光体11上に、少なくとも縞模様の潜像を1周
期分以上形成するに必要な時間に設定するもので
あるので、この様に感光体11上に形成された縞
模様潜像が除電器33に対応する位置に到来する
ならば、除電と光照射が同時に行なわれる為、感
光体11上の電荷が放電され、この放電電流が抵
抗38を流れる。
The time t1 is set to a time necessary to form at least one cycle of a striped latent image on the photoreceptor 11 rotating at a constant speed in the direction of arrow S. When the striped latent image formed thereon arrives at a position corresponding to the static eliminator 33, static elimination and light irradiation are performed at the same time, so the charge on the photoreceptor 11 is discharged, and this discharge current flows through the resistor 38. flows.

従つて端子39には例えば第9図に示す如く矩
形状で電圧レベルV1とV2の間で変化する矩形
状の電圧信号を得る事が出来る。
Therefore, a rectangular voltage signal can be obtained at the terminal 39, for example, as shown in FIG. 9, which has a rectangular shape and changes between voltage levels V1 and V2.

尚、V1は光20が照射された区域に形成され
た電荷像(理論的にはOVとなるべきであるが、
実際はこの様に光20が照射された区域にも電荷
が残るので、斯る区域を明部電荷像と呼ぶ)V2
は光20が照射されなかつた区域に形成された電
荷像(暗部電荷像と呼ぶ)に対応するものであ
る。
Note that V1 is the charge image formed in the area irradiated with the light 20 (theoretically it should be OV, but
Actually, charges remain in the area irradiated with the light 20 in this way, so such area is called a bright charge image)V2
corresponds to a charge image formed in an area not irradiated with light 20 (referred to as a dark charge image).

以上のサイクルは測定サイクルであるが、この
様に測定サイクルの実行と共に、被制御部材の制
御を行う事が出来るものである。
The above cycle is a measurement cycle, and in this way, the controlled member can be controlled while executing the measurement cycle.

即ち、斯る電圧V2により前記電源15の電圧
を制御し、斯る電圧V1により感光体11上に照
射する光強度を制御する事により(反射光29の
光路の一部に挿入したしぼり46をサーボモータ
47で制御する事により)最も好ましい静電潜像
を感光体11上に形成する事が出来るものであ
る。
That is, by controlling the voltage of the power source 15 using the voltage V2 and controlling the intensity of light irradiated onto the photoreceptor 11 using the voltage V1 (the aperture 46 inserted in a part of the optical path of the reflected light 29) The most preferable electrostatic latent image can be formed on the photoreceptor 11 by controlling the servo motor 47.

以上述べた如き制御サイクルは完了した後は、
通常の複写プロセス(プロセスサイクル)に入る
ものであり、スイツチSW1,SW2,SW3を再
びONとし、SW4,SW5をOFFとし、又原稿台
27を照射するランプ28を制御するスイツチ
SW7をONとして電源41からの電流をランプ
28に印加してこれを点灯する。しかる後、帯電
器16により帯電した感光体11上の区域(この
区域は既に最も好ましい帯電が行なわれている)
が少なくとも除電器17に対向する位置迄到来し
た時点で原稿台駆動モータMをスイツチSW11
により駆動して、原稿を載置した原稿台27を矢
印Mの方向に移動する事により、原稿で反射(透
過でも良いのは勿論である)した光29をミラー
42で反射させ、且つ既に適正なる光量を通過さ
せるべく制御されたしぼり46、及びハーフミラ
ーを通過させて第8図Aに示すスリツト光SLと
して除電位置に照射し、以下通常の複写プロセス
と同様にして情報潜像を現像器43においてトナ
ーにより顕像化された後、転写器44により不図
示の転写紙上にトナー像を転写し、感光体上の残
留トナーをクリーニングプレードにより取り除
き、感光体11の再潜像形成に備えるものであ
る。
After the control cycle as described above is completed,
This is a switch that enters the normal copying process (process cycle), turns on switches SW1, SW2, and SW3 again, turns off SW4 and SW5, and also controls the lamp 28 that illuminates the document table 27.
SW7 is turned on and current from the power source 41 is applied to the lamp 28 to turn it on. After that, the area on the photoreceptor 11 is charged by the charger 16 (this area has already been charged in the most preferable manner).
When the document platen drive motor M reaches at least a position facing the static eliminator 17, switch SW11
By moving the original platen 27 on which the original is placed in the direction of arrow M, the light 29 reflected by the original (of course it may be transmitted) is reflected by the mirror 42, and the light 29 that has already been properly The slit light SL shown in FIG. 8A is irradiated onto the charge removal position by passing through the aperture 46 and the half mirror, which are controlled to pass the amount of light. After being visualized with toner in step 43, the toner image is transferred onto a transfer paper (not shown) by a transfer device 44, and residual toner on the photoreceptor is removed by a cleaning blade, in preparation for re-formation of a latent image on the photoreceptor 11. It is.

前述の如き各スイツチの制御(換言するならば
2つのサイクルの実行)は、例えば第10図の如
き回路により実現する事が出来る。
Control of each switch as described above (in other words, execution of two cycles) can be realized, for example, by a circuit as shown in FIG.

50〜53で示すのは夫々時間T1,T2,T
3,T4を計時する計時回路であり、計時の期間
中信号線L1〜L4に高レベル信号を導出するも
のである。斯る信号線L1〜L4は信号線C1〜
C7,C11とマトリツクス状に形成されてお
り、図において丸印で示した個所は信号線LとC
がダイオード結合されている個所である。
50 to 53 indicate times T1, T2, and T, respectively.
3, T4, and outputs a high level signal to the signal lines L1 to L4 during the time period. Such signal lines L1 to L4 are signal lines C1 to
They are formed in a matrix with C7 and C11, and the areas indicated by circles in the figure are signal lines L and C11.
are diode-coupled points.

信号線C1〜C7,C11は夫々スイツチSW
1〜SW7,SW11を制御する為の信号線であ
り、信号線Cに高レベル信号が導出される事によ
り、スイツチSWはONとなり、低レベル信号が
導出される事によりOFFとなるものである。
Signal lines C1 to C7 and C11 are each switch SW
This is a signal line for controlling SW1 to SW7 and SW11.When a high level signal is derived from signal line C, the switch SW is turned ON, and when a low level signal is derived, it is turned OFF. .

端子54はコピー指令ボタンの操作により導出
されるコピー信号(記録開始指令)を印加する端
子であり、斯るコピー信号の印加よりT1時間だ
け計時回路50より高レベル信号(他の計時回路
51〜53は低レベル信号)を導出する。
The terminal 54 is a terminal that applies a copy signal (recording start command) derived by operating the copy command button, and a higher level signal than the clock circuit 50 (other clock circuits 51 to 53 derives a low level signal).

従つて、コピー信号の印加よりT1時間はスイ
ツチSW1,SW2,SW3,SW6がONとなり、
他のスイツチはOFFとなるものである。但し、
必要とあらばスイツチSW4,SW5はONとして
おいても良い。
Therefore, switches SW1, SW2, SW3, and SW6 are ON for time T1 after the application of the copy signal.
The other switches are turned OFF. however,
If necessary, switches SW4 and SW5 may be left ON.

斯る時間T1は測定用の縞模様の潜像を形成す
る時間であり、帯電器16に対応していた感光体
11の区域がランプ32に対向する迄に要する時
間に、前記時間t1を加えた時間以上を有すれば
良いものであり、斯る時間T1の経過によりラン
プ22により形成された潜像が、少なくともラン
プ32と除電器33の間に位置するものである。
This time T1 is the time to form a striped latent image for measurement, and the time t1 is added to the time required until the area of the photoreceptor 11 that corresponds to the charger 16 faces the lamp 32. It is sufficient that the latent image formed by the lamp 22 is located between at least the lamp 32 and the static eliminator 33 after the elapse of the time T1.

斯る計時回路50の出力信号の立下により、計
時回路51が駆動され、時間t2に渡つて信号線
L2に高レベル信号(他の信号線L1,L3,L
4は低レベル信号)を導出する。
The fall of the output signal of the clock circuit 50 drives the clock circuit 51, and a high level signal (other signal lines L1, L3, L
4 is a low level signal).

従つて、T2時間はスイツチSW4,SW5が
ONとなり、他のスイツチはOFFとなる。
Therefore, for T2 time, switches SW4 and SW5 are
It turns ON and other switches turn OFF.

斯る時間T2は測定用の潜像を読出す時間であ
り、端子39にランプ22により形成された明部
潜像と暗部潜像を読み出した信号を得るに充分な
る時間であれば良いものである。
This time T2 is the time to read out the latent image for measurement, and it is sufficient as long as it is enough time to obtain signals for reading out the bright latent image and the dark latent image formed by the lamp 22 on the terminal 39. be.

前記計時回路50,51の駆動によるサイクル
が測定サイクルである。
A cycle caused by driving the timer circuits 50 and 51 is a measurement cycle.

斯る計時回路51の出力信号の立下りにより、
計時回路52が駆動され、時間T3に渡つて信号
線L3に高レベル信号(他の信号線L1,L2,
L4は低レベル信号)を導出する。
Due to the fall of the output signal of the clock circuit 51,
The clock circuit 52 is driven, and a high level signal (other signal lines L1, L2,
L4 derives a low level signal).

従つてT3時間はスイツチSW1〜SW5,SW
7をONとし、スイツチSW6,SW11をOFFと
する。
Therefore, for T3 time, switches SW1 to SW5, SW
7 is turned ON, and switches SW6 and SW11 are turned OFF.

斯る時間T3は通常の複写プロセスの一部であ
り情報潜像形成の為の一次帯電の時間であるの
で、帯電器16に対向していた感光体11の区域
が除電器17に対向する迄に要する時間以上とな
れば良いものである。
Since this time T3 is a part of the normal copying process and is the time for primary charging to form an information latent image, the period T3 is a period of time until the area of the photoreceptor 11 that was facing the charger 16 faces the static eliminator 17. It is good if the time is longer than the time required for this.

斯る計時回路52の出力信号の立下りにより、
計時回路53が駆動され、時間T4に渡つて信号
線L4に高レベル信号(他の信号線L1〜L3は
低レベル信号)を導出する。
Due to the fall of the output signal of the clock circuit 52,
The clock circuit 53 is driven and outputs a high level signal to the signal line L4 (the other signal lines L1 to L3 are low level signals) for a period of time T4.

従つて、T4時間はスイツチSW1〜SW3及
びSW7,SW11がONとなりスイツチSW4,
SW5,SW6がOFFとなる。
Therefore, during T4 time, switches SW1 to SW3 and SW7, SW11 are ON, and switches SW4, SW11 are ON.
SW5 and SW6 are turned OFF.

斯る時間T4は通常の複写プロセスにおいて前
記時間T3の残余の部分であるので、原稿台27
からの反射光が区域D(8図A)の幅で感光体1
1に照射された現像、転写されるに充分な時間で
あれば良い。
Since this time T4 is the remaining portion of the time T3 in the normal copying process, the document table 27
The reflected light from the photoreceptor 1 is reflected from
It is sufficient as long as the time is sufficient for development and transfer of the irradiation to 1.

従つて、前記計時回路52,53の駆動による
サイクルがプロセスサイクルである。
Therefore, the cycle caused by the driving of the clock circuits 52 and 53 is a process cycle.

上記実施例においては、3層構成より成る感光
体を用いるものについて例示したが、第1図の感
光体11より絶縁層12を除去した感光体、即ち
2層構成の感光体においても本発明を同様に実施
し得るものである。
In the above embodiments, a photoreceptor having a three-layer structure is used, but the present invention can also be applied to a photoreceptor with the insulating layer 12 removed from the photoreceptor 11 in FIG. 1, that is, a photoreceptor with a two-layer structure. It can be implemented similarly.

この場合は第1図Aにおける静電潜像を形成す
る為には除電器17、ランプ32は不要となり、
又除電する為のランプ35は不要となるものであ
るので、第1図Bに示す如き回路で良く第1図A
に示した3層構成の感光体を用いる場合に比して
その構成は極めて簡単となる。
In this case, the static eliminator 17 and lamp 32 are not required to form the electrostatic latent image shown in FIG. 1A.
In addition, since the lamp 35 for eliminating static electricity is unnecessary, a circuit as shown in FIG. 1B may be used instead of the circuit shown in FIG. 1A.
The structure is extremely simple compared to the case of using a photoreceptor having a three-layer structure as shown in FIG.

斯る2層構成の制御回路も第10図に示したも
のを用いる事が出来るものである。但し信号線C
2,C3,C5は不要である。
Such a two-layer control circuit as shown in FIG. 10 can also be used. However, signal line C
2, C3, and C5 are unnecessary.

第1図Aに示した実施例においては、通常の複
写装置に加えて、除電器33、ランプ35を新た
に付加したものについて説明したが、この様に新
たに付加せずとも、除電器17、ランプ22をそ
のまま用いる事も出来るものである。
In the embodiment shown in FIG. 1A, a case has been described in which a static eliminator 33 and a lamp 35 are newly added in addition to a normal copying machine. , the lamp 22 can also be used as is.

第7図はかかる実施例を示すものであり、第1
図Aと同一の番号を付した部材は第1図Aと同一
の部材より成り、同一の機能を果すものである。
FIG. 7 shows such an embodiment, and shows the first
Components labeled with the same numbers as in FIG. 1A are constructed of the same components as in FIG. 1A, and perform the same functions.

斯る実施例においては、静電潜像形成用除電器
と読出用除電器を兼用させた事により、新たにス
イツチSW8,SW9,SW10を付加して設けて
成るものである。
In this embodiment, new switches SW8, SW9, and SW10 are added to serve as the static eliminator for forming an electrostatic latent image and the static eliminator for reading.

即ち、スイツチSW8をONとするとゲート2
5の動作には無関係に電源24の電流をランプ2
2に印加するものであるので、斯るスイツチSW
8の投入時は常時第8図Aに示す如くスリツト状
の光SLが感光体に照射されているものである。
In other words, when switch SW8 is turned on, gate 2
The current of the power supply 24 is applied to the lamp 2 regardless of the operation of the lamp 5.
2, so the switch SW
8, the photoreceptor is always irradiated with slit-shaped light SL as shown in FIG. 8A.

又スイツチSW9,SW10は夫々現像器43、
転写器44の機能を停止させる為のスイツチであ
り、斯るスイツチをONとすると現像器、転写器
を本来の機能を遂行し、OFFとするとその機能
が停止させられるものである。
Also, the switches SW9 and SW10 are the developer unit 43,
This is a switch for stopping the function of the transfer device 44. When the switch is turned ON, the developing device and the transfer device perform their original functions, and when turned OFF, the functions are stopped.

第11図は第7図で示した装置における各スイ
ツチSWの制御を行うスイツチ制御回路を更に詳
細に示すものであるが、第10図で説明したのと
同様に、信号線l1〜l4と信号線cl1〜cl9は
丸印で示した個所においてダイオード結合されて
おり、信号線cl1〜cl9に高レベル信号が導出さ
れた時、対応するスイツチSWをONとするもの
である。
FIG. 11 shows in more detail the switch control circuit that controls each switch SW in the device shown in FIG. 7, and as explained in FIG. The lines cl1 to cl9 are diode-coupled at the points indicated by circles, and when a high level signal is derived to the signal lines cl1 to cl9, the corresponding switch SW is turned on.

さてここで、端子60にトリガー信号が印加さ
れると、計時回路61が起動され時間t1に渡つ
て信号線l1に高レベル信号が導出され、スイツ
チSW1〜SW3,SW6がONとなり、スイツチ
SW7〜SW11がOFFとなる。
Now, when a trigger signal is applied to the terminal 60, the timer circuit 61 is activated and a high level signal is derived to the signal line l1 over time t1, switches SW1 to SW3 and SW6 are turned on, and the switch
SW7 to SW11 are turned OFF.

斯る時間t1は測定用の縞模様の潜像を形成す
る時間であるので、帯電器16に対向していた感
光体11上の位置がランプ32に対向する位置を
過ぎた後、若干位置(少なくとも1組以上の明部
電荷像と暗部電荷像が形成されれば良い)迄進行
するに充分な時期であれば良い。
This time t1 is the time to form a striped latent image for measurement, so after the position on the photoreceptor 11 facing the charger 16 passes the position facing the lamp 32, the position ( It is sufficient if the time is sufficient for the process to proceed until at least one set of bright charge images and dark charge images are formed.

斯る計時回路61の出力信号の立下りにより計
時回路62が駆動され、時間t2に渡つて信号線
l2のみに高レベル信号が導出される。
The falling of the output signal of the clock circuit 61 drives the clock circuit 62, and a high level signal is derived only to the signal line l2 over time t2.

従つて斯る時間t2期間は、スイツチSW2,
SW8のみがONとなり、他のスイツチSWはOFF
となる。
Therefore, during the time period t2, the switches SW2,
Only SW8 is ON, other switch SWs are OFF
becomes.

斯る時間t2は測定用潜像を読出す時間である
ので、感光体11上に形成された縞模様の静電潜
像の先端(感光体11は矢印S方向に一定速で回
転するものとする)が除電器17で読み出すに充
分な量だけ該除電器17を通過するに充分な時間
であれば良いものである。斯る除電により端子3
9上には明部電荷像と暗部電荷像に対応した、明
部信号、暗部信号が得られる事となる。上記計時
回路61,62の駆動期間が測定サイクルであ
る。斯る計時回路62の出力信号の立下りによ
り、計時回路63が駆動され、時間t3に渡つて
信号線l3のみに高レベル信号が導出される。
Since this time t2 is the time to read out the measurement latent image, the tip of the striped electrostatic latent image formed on the photoreceptor 11 (the photoreceptor 11 is assumed to rotate at a constant speed in the direction of arrow S) It is sufficient if the time is sufficient for a sufficient amount of the light to pass through the static eliminator 17 to be read by the static eliminator 17. Due to this static elimination, terminal 3
9, a bright signal and a dark signal corresponding to the bright charge image and the dark charge image are obtained. The driving period of the clock circuits 61 and 62 is a measurement cycle. The fall of the output signal of the clock circuit 62 drives the clock circuit 63, and a high level signal is output only to the signal line 13 over time t3.

従つて、斯る時間t3期間はスイツチSW1〜
SW3,SW7,SW9,SW10がONとなり、
他のスイツチはOFFとなつているものである。
Therefore, during the time period t3, the switch SW1~
SW3, SW7, SW9, SW10 are turned on,
The other switches are set to OFF.

斯る時間t3は通常の複写プロセスにおける一
次帯電を行う為の時間であり、帯電器16に対向
する個所が除電器17を通過するに充分な時間で
あれば良いものである。
This time t3 is the time for performing primary charging in a normal copying process, and is sufficient as long as it is sufficient time for the portion facing the charger 16 to pass through the static eliminator 17.

斯る計時回路63の出力信号の立下りにより、
計時回路64が駆動され、時間t4に渡つて信号
線l4のみに高レベル信号が導出される。
Due to the fall of the output signal of the clock circuit 63,
The clock circuit 64 is driven, and a high level signal is derived only from the signal line l4 over time t4.

従つて、斯る時間t4期間はスイツチSW6,
SW8がOFFとなり、他のスイツチはONとなり、
原稿台27が移動を開始する。
Therefore, during the time period t4, the switches SW6,
SW8 turns OFF, other switches turn ON,
The document table 27 starts moving.

斯る時間t4は既に通常の複写プロセスに入つ
ているものであるので、この時間t4は良く知ら
れている通常の複写プロセスを実行するに充分な
時間であれば良いものである。
Since the time t4 has already entered the normal copying process, it is sufficient that the time t4 is sufficient time to carry out the well-known normal copying process.

通常の複写プロセスにおいて前記時間t3の残
余の部分であるので、原稿台27からの反射光が
区域D(8図A)の幅で感光体11に照射され、
現像、転写されるに充分な時間であれば良い。
Since this is the remaining portion of the time t3 in the normal copying process, the reflected light from the document table 27 is irradiated onto the photoreceptor 11 in the width of the area D (FIG. 8A).
Any time is sufficient as long as it is sufficient for development and transfer.

以上の如き構成により、明部電荷と暗部電荷を
電圧信号として読み出す事が出来るものである
が、斯る電圧は第12図に示す如き回路に印加し
て、一次帯電や露光量を制御出来るものである。
With the above configuration, it is possible to read out the bright area charge and the dark area charge as a voltage signal, but this voltage can be applied to a circuit as shown in Fig. 12 to control the primary charging and the amount of exposure. It is.

即ち、第12図端子39は第1図、第7図に示
す端子であるので、ここには前述の如く第13図
Aに示す如き信号が印加される。
That is, since the terminal 39 in FIG. 12 is the terminal shown in FIGS. 1 and 7, a signal as shown in FIG. 13A is applied thereto as described above.

斯る信号はゲート回路70,71に夫々印加さ
れるが、斯るゲート回路のゲート信号印加端子3
9−2には夫々前記発振器26の端子39−1に
接続して第13図B,C(但しC図に示す信号は
インバータ72により反転している)に示す如き
ゲート信号を印加しているものである。
Such a signal is applied to the gate circuits 70 and 71, respectively, and the gate signal application terminal 3 of the gate circuit
9-2 are connected to the terminals 39-1 of the oscillator 26, respectively, and gate signals as shown in FIGS. 13B and 13C (however, the signal shown in FIG. C is inverted by the inverter 72) are applied. It is something.

但し、第13図に示す如位相が揃つていない時
は端子39−1と端子39−2の間に位相を一致
させる為の遅延回路、若しくは位相制御回路を挿
入するものとする。
However, when the phases are not aligned as shown in FIG. 13, a delay circuit or a phase control circuit is inserted between the terminals 39-1 and 39-2 to align the phases.

斯るゲート回路70,71は夫々高レベルのゲ
ート信号が印加された時入力に印加された信号を
出力線73,74に導出するものであるので、出
力線73,74上に得られる信号は夫々第13図
D,Eの如くなる。
Since the gate circuits 70 and 71 respectively derive the signals applied to the inputs to the output lines 73 and 74 when a high-level gate signal is applied, the signals obtained on the output lines 73 and 74 are as follows. The results are as shown in FIGS. 13D and E, respectively.

従つて斯る信号をピークホールド回路75,7
6に印加して保持するならば、出力線77,78
には夫々V2,V1のレベル信号を得る事が出来
るものである。
Therefore, such signals are transferred to peak hold circuits 75, 7.
6 and hold it, output lines 77 and 78
It is possible to obtain level signals of V2 and V1, respectively.

斯るレベル信号は電圧比較器79,80に印加
して夫々基準電圧印加器81,82より印加され
ている電圧と比較して、その差に応じた出力を出
力線83,84に導出する。
These level signals are applied to voltage comparators 79 and 80 and compared with the voltages applied by reference voltage applicators 81 and 82, respectively, and outputs corresponding to the difference are output to output lines 83 and 84.

前記出力線83上に得た信号は前記電源15を
制御する為の信号として用い、前記出力線84上
に得た信号はサーボモータ47を制御して絞り4
6を制御する如く制御しておくならば、感光体上
の暗部電荷により一次帯電を制御し、明部電荷に
より露光量を制御出来るものである。
The signal obtained on the output line 83 is used as a signal to control the power supply 15, and the signal obtained on the output line 84 is used to control the servo motor 47 to control the aperture 4.
6, the primary charging can be controlled by the dark charge on the photoreceptor, and the exposure amount can be controlled by the bright charge.

前記出力線81上に得た出力信号はデコーダ8
3に印加して、該デコーダ83の出力線83−1
〜83−7の内、前記印加された信号に応じた何
れか1つの出力線が選択される。
The output signal obtained on the output line 81 is sent to the decoder 8
3 to the output line 83-1 of the decoder 83.
- 83-7, any one output line is selected according to the applied signal.

同様に出力線82上に得た出力信号はデコーダ
84に印加して、該デコーダ84の出力線84−
1〜83−7の内、前記印加された信号に応じた
何れか1つの出力線が選択される。
Similarly, the output signal obtained on output line 82 is applied to a decoder 84, which output line 84-
Any one of output lines 1 to 83-7 is selected according to the applied signal.

斯る出力線83−1〜84−7、84−1〜8
4−7は夫々電源15、サーボモータ47に印加
するものであるので、前記電源15を選択された
出力線83−1〜83−7に応じてその出力電圧
が変化する如く構成しておくならば、又前記サー
ボモータ47を選択された出力線に応じて所定位
置迄回転する如く構成しておくならば、一次帯電
と露光量を自動的に制御出来るものである。
Such output lines 83-1 to 84-7, 84-1 to 8
4-7 are applied to the power supply 15 and the servo motor 47, respectively, so if the power supply 15 is configured so that its output voltage changes according to the selected output line 83-1 to 83-7. For example, if the servo motor 47 is configured to rotate to a predetermined position in accordance with the selected output line, the primary charging and exposure amount can be automatically controlled.

前記計時回路52、及び計時回路63には更に
他の入力端子55,65を設けているものである
が、斯る端子はコピーボタンの操作により記録開
始指令を出した時に測定サイクルを実行する必要
がない時は、この記録開始指令をトリガー信号と
して端子55、若しくは65に印加して測定サイ
クルを省略して直接プロセスサイクルの実行を開
始する事が出来るものである。
The clock circuit 52 and the clock circuit 63 are further provided with other input terminals 55 and 65, and these terminals are required to execute a measurement cycle when a recording start command is issued by operating the copy button. If there is no recording start command, it is possible to apply this recording start command as a trigger signal to the terminal 55 or 65 to omit the measurement cycle and directly start execution of the process cycle.

通常の静電複写機においては、一度制御サイク
ルを実行して潜像形成手段や顕像手段を制御した
らしばらくの間は制御サイクルを実行する必要は
ないので(急激に使用態様や、環境が変化する場
合は極めてまれであるので)斯る場合は上述の如
く所定期間はプロセスサイクルのみを連続して実
行して良いものである。
In a normal electrostatic copying machine, once the control cycle is executed to control the latent image forming means and the developing means, there is no need to execute the control cycle for a while (if the usage pattern or environment suddenly changes). In such a case, only the process cycle may be executed continuously for a predetermined period as described above.

第14図はこの様に所定時間(例えば30分)毎
に測定サイクルを実行する回路を示すものであ
り、90で示すのは複写機においてコピー開始を
指令する指令信号発生器であり、この指令信号発
生器により生じた信号は91で示す波形成形回路
に印加して、パルス信号(指令パルス)に整形す
る。斯る指令パルス(第15図A)はタイマー回
路92にトリガー信号として印加して、該タイマ
ー回路92の動作開始を指令すると共に、アンド
ゲート94に印加する。
FIG. 14 shows a circuit that executes a measurement cycle every predetermined time (for example, 30 minutes), and 90 is a command signal generator that commands the copier to start copying. The signal generated by the signal generator is applied to a waveform shaping circuit 91 and shaped into a pulse signal (command pulse). The command pulse (FIG. 15A) is applied to the timer circuit 92 as a trigger signal to instruct the timer circuit 92 to start operating, and is also applied to the AND gate 94.

斯るタイマー回路92は第15図Bに示す如く
最初の指令パルスP1により高レベルに変化し、
予め定めた時間T1が経過する迄、斯る状態を保
持し(このT1期間中に印加された指令パルスに
よつては計時時間は影響されない)、時間T1の
経過後低レベルに変化し、指令パルスP6の印加
により再び計時を開始する。
The timer circuit 92 changes to a high level by the first command pulse P1 as shown in FIG. 15B,
This state is maintained until a predetermined time T1 has elapsed (the clocked time is not affected by the command pulse applied during this T1 period), and after the elapse of time T1 it changes to a low level and the command Timing starts again by applying pulse P6.

93で示すのは前記タイマー回路92の出力の
立上りでトリガーされ、指令パルスPよりも幅の
広いパルス(第15図C)を発生するワンシヨツ
トマルチであり、この出力は端子95に導出され
る。一方、アンドゲート94には前記指令パルス
Pとワンシヨツトマルチ93の出力を印加するも
のであるので、出力端子である所の96には、第
15図Dに示す如きパルス信号を得る。
Reference numeral 93 indicates a one-shot multi which is triggered by the rise of the output of the timer circuit 92 and generates a pulse (FIG. 15C) wider than the command pulse P, and this output is led out to a terminal 95. . On the other hand, since the command pulse P and the output of the one-shot multi 93 are applied to the AND gate 94, a pulse signal as shown in FIG. 15D is obtained at the output terminal 96.

従つて前記端子95を第10図における端子5
4、又は第11図における端子60に接続し、端
子96を第10図における端子55又は第11図
における端子65に接続しておくならば、指令パ
ルスを印加して測定サイクルとプロセスサイクル
を実行した後、前記一定時間T1の間は、指令パ
ルスを印加すると測定サイクルは実行せずにプロ
セスサイクルのみを実行し、一定時間が経過した
後の最初の指令パルスの印加により再び測定サイ
クル及びプロセスサイクルを実行するものであ
る。
Therefore, the terminal 95 is replaced with the terminal 5 in FIG.
4 or to terminal 60 in FIG. 11, and if terminal 96 is connected to terminal 55 in FIG. 10 or terminal 65 in FIG. After that, during the predetermined time T1, when a command pulse is applied, only a process cycle is executed without executing a measurement cycle, and when the first command pulse is applied after a predetermined time period, the measurement cycle and process cycle are restarted. It is intended to carry out the following.

第16図は更に他の実施例を示すものであり、
ここでは指令パルスが印加された回数を測定し、
この回数が所定の回数に達すると指令パルスの印
加によりプロセスサイクルに加えて測定サイクル
を実行するものである。
FIG. 16 shows still another embodiment,
Here, we measure the number of times the command pulse is applied,
When this number of times reaches a predetermined number, a measurement cycle is executed in addition to a process cycle by applying a command pulse.

即ち、波形成形回路91から得た指令パルス
(第17図A)はカウンタ97に印加すると共に、
アンドゲート99,98に印加るものである。
That is, the command pulse (FIG. 17A) obtained from the waveform shaping circuit 91 is applied to the counter 97, and
This is applied to AND gates 99 and 98.

このカウンタ98は第17図Bに示す如く、所
定数(N)の指令パルスが印加される迄は低レベ
ル信号を導出し(第16図においてはN=7)、
所定数の指令パルスの計数後は高レベル信号を導
出し、次の指令パルスP8の印加により再び初期
状態に復するリングカウンタより成るものであ
る。
As shown in FIG. 17B, this counter 98 derives a low level signal until a predetermined number (N) of command pulses are applied (N=7 in FIG. 16).
After counting a predetermined number of command pulses, the ring counter derives a high level signal and returns to the initial state upon application of the next command pulse P8.

従つて該カウンタの初期状態(出力は低レベ
ル)で指令パルスP1が印加されると動作を開始
し、計数値が前記N=7に達する迄はアンドゲー
ト99の出力端子101から第17図Dに示す如
き出力を得、計数値が前記Nに達すると、アンド
ゲート98の出力端子100から第17図Cに示
す如き出力を得る。
Therefore, when the command pulse P1 is applied in the initial state of the counter (output is at a low level), the counter starts operating, and until the counted value reaches N=7, the output terminal 101 of the AND gate 99 as shown in FIG. When the count value reaches N, an output as shown in FIG. 17C is obtained from the output terminal 100 of the AND gate 98.

従つて端子101を端子55又は65へ接続
し、端子100を端子54又は60へ接続するな
らば、指令パルスを印加して測定サイクルとプロ
セスサイクルを実行した後、前記所定回数(N
回)指令パルスが印加される間は、指令パルスを
印加しても測定サイクルは実行せずにプロセスサ
イクルのみを実行し、所定回数を計数した後の最
初の指令パルスの印加により再び測定サイクル及
びプロセスサイクルを実行するものである。
Therefore, if the terminal 101 is connected to the terminal 55 or 65 and the terminal 100 is connected to the terminal 54 or 60, after applying the command pulse and executing the measurement cycle and the process cycle, the predetermined number of times (N
times) While the command pulse is applied, the measurement cycle is not executed even if the command pulse is applied, only the process cycle is executed, and after counting the predetermined number of times, the measurement cycle and the process cycle are restarted by applying the first command pulse. It executes the process cycle.

第18図は更に他の実施例を示すものであり、
ここでは所定時間が経過した後更に所定回数指令
パルスが印加される毎に測定サイクルを実行する
ものである。
FIG. 18 shows still another embodiment,
Here, a measurement cycle is executed each time a command pulse is applied a predetermined number of times after a predetermined time has elapsed.

波形成形回路91で得た指令パルスはタイマー
回路102に印加するが、このタイマー回路10
2で初期状態で指令パルスが印加されて始めて計
時を開始し、所定時間T1の経過後その出力が高
レベルとなり、斯る高レベル状態はリセツト信号
が印加される迄保持され、リセツト信号の印加に
より再び初期状態に戻り、出力が低レベルとなる
ものである。
The command pulse obtained by the waveform shaping circuit 91 is applied to the timer circuit 102;
2, time measurement starts when a command pulse is applied in the initial state, and after a predetermined time T1 has elapsed, the output becomes high level, and this high level state is maintained until a reset signal is applied. This returns to the initial state again, and the output becomes low level.

従つて指令パルスとタイマー回路102の出力
を印加したアンドゲート103からは所定時間T
1が経過する迄出力信号が得られないものであ
る。104で示すのは所定数Nを計数するカウン
タであるが、斯るカウンタ104は初期状態で指
令パルスが印加されて初めて計数を開始し、所定
数Nを計数した後その出力が高レベルとなり、斯
る高レベル状態はリセツト信号が印加される迄保
持され、リセツト信号の印加により再び初期状態
に戻り、出力が低レベルとなるものである。
Therefore, from the AND gate 103 to which the command pulse and the output of the timer circuit 102 are applied, the predetermined time T
No output signal is obtained until 1 has elapsed. Reference numeral 104 indicates a counter that counts a predetermined number N. In the initial state, the counter 104 starts counting only when a command pulse is applied, and after counting the predetermined number N, its output becomes a high level. This high level state is maintained until a reset signal is applied, and the application of the reset signal returns to the initial state again and the output becomes low level.

従つて、アンドゲート106からは所定時間T
1が経過し、所定回数指令パルスが印加された
後、初めて出力が得られ、アンドゲート107か
らはアンドゲート106より出力を得ている以外
の時に出力を得るものである。
Therefore, from the AND gate 106, the predetermined time T
1 has elapsed and the command pulse has been applied a predetermined number of times, an output is obtained for the first time, and an output is obtained from the AND gate 107 at a time other than when an output is obtained from the AND gate 106.

斯るアンドゲート106の出力は遅延回路10
8(遅延時間は少なくとも指令パルスのパルス幅
以上ある)を介してリセツト信号として前記タイ
マー回路102、カウンタ104に印加するもの
である。
The output of the AND gate 106 is sent to the delay circuit 10.
8 (the delay time is at least the pulse width of the command pulse) and is applied to the timer circuit 102 and counter 104 as a reset signal.

斯るリセツト回路によりアンドゲート106か
ら1つの指令パルスを得たならば、タイマー回路
102、カウンタ104はリセツト初期状態とな
るものである。
When one command pulse is obtained from the AND gate 106 by such a reset circuit, the timer circuit 102 and counter 104 are set to the reset initial state.

従つて第18図に示した回路において、端子1
09を前記端子54又は60へ接続し、端子11
0を前記端子55又は65へ接続しておくなら
ば、指令パルスが印加されて測定サイクルとプロ
セスサイクルを実行した後、前記一定時間T1を
計時しこれに加えて前記回数Nを計数する迄は指
令パルスが印加されてもプロセスサイクルのみを
実行し、前記一定時間T1を計時した後、前記回
数Nを計数した後の最初の指令パルスの印加によ
り、測定サイクルとプロセスサイクルを実行する
ものである。
Therefore, in the circuit shown in FIG.
09 to the terminal 54 or 60, and connect the terminal 11 to the terminal 54 or 60.
0 is connected to the terminal 55 or 65, after the command pulse is applied and the measurement cycle and the process cycle are executed, the constant time T1 is counted and in addition, the number of times N is counted. Even if a command pulse is applied, only the process cycle is executed, and after the predetermined time T1 has been counted, the measurement cycle and the process cycle are executed by applying the first command pulse after counting the number of times N. .

第19図は更に他の実施例を示すものであり、
ここでは指令パルスP1が印加されてから所定時
間T1以上が経過し、且つ前記指令パルスP1が
印加されてから所定数N以上の指令パルスが印加
される毎に測定サイクルを実行するものである。
FIG. 19 shows still another embodiment,
Here, a measurement cycle is executed every time a predetermined time T1 or more has elapsed since the command pulse P1 was applied and a predetermined number N or more of command pulses have been applied since the command pulse P1 was applied.

波形成形回路91で得た指令パルスは前記タイ
マー回路102と同様の構成より成るタイマー回
路111及び前記カウンタ104と同様の構成よ
り成るカウンタ113に印加される。
The command pulse obtained by the waveform shaping circuit 91 is applied to a timer circuit 111 having the same configuration as the timer circuit 102 and a counter 113 having the same configuration as the counter 104.

従つて、アンドゲート112からは所定時間T
1が経過した後初めて出力である所の指令パルス
を得、アンドゲート114からは所定数の指令パ
ルスを計数した後初めて出力を得る。
Therefore, from the AND gate 112, the predetermined time T
A command pulse, which is an output, is obtained only after 1 has elapsed, and an output is obtained from the AND gate 114 only after a predetermined number of command pulses have been counted.

斯るアンドゲート112,114の出力を印加
したアンドゲート115からは、アンドゲート1
12,114の両者から出力が導出された時始め
て出力を得る事となり、アンドゲート116から
はアンドゲート115から出力を得ていない時に
出力を得るものである。
AND gate 115, to which the outputs of AND gates 112 and 114 are applied, outputs AND gate 1.
An output is obtained only when outputs are derived from both 12 and 114, and an output is obtained from AND gate 116 when no output is obtained from AND gate 115.

斯るアンドゲート115の出力は前記遅延回路
108と同様の構成より成る遅延回路117を介
してリセツト信号として、前記タイマー回路11
1前記カウンタ113に印加するものである。
The output of the AND gate 115 is sent to the timer circuit 11 as a reset signal via a delay circuit 117 having the same configuration as the delay circuit 108.
1 is applied to the counter 113.

従つて、端子119を端子54又は60へ接続
すると共に、端子118を端子55又は65へ接
続する事により、指令パルスを印加して測定サイ
クルとプロセスサイクルを実行した後、前記一定
時間T1と前記回数Nの計数の両者が達成される
以前は指令パルスを印加しても所定サイクルは実
行せずにプロセスサイクルのみを実行し、前記一
定時間T1が経過し、且つ前記回数Nを計数した
後の最初の指令パルスの印加により、再び測定サ
イクルとプロセスサイクルを実行するものであ
る。尚、第14,16,18,19図において、
同一の番号を付した部材は同一の部材より成り、
同一の機能を有するものである。
Therefore, by connecting the terminal 119 to the terminal 54 or 60 and connecting the terminal 118 to the terminal 55 or 65, after applying the command pulse and executing the measurement cycle and the process cycle, the fixed time T1 and the Before both counts N are achieved, only the process cycle is executed without executing the predetermined cycle even if a command pulse is applied, and after the certain time T1 has elapsed and the count N has been counted. By applying the first command pulse, the measurement cycle and process cycle are executed again. In addition, in Figures 14, 16, 18, and 19,
Parts with the same number are composed of the same parts,
They have the same function.

第14,16,18,19図においてタイマー
回路、カウンタは夫々予め定めた時間T1、及び
数Nを測定するものとして説明したが、例えば温
度変化等に応じて前記時間T1若しくは数Nを変
化させる如くしても良いのは勿論である。
In FIGS. 14, 16, 18, and 19, the timer circuit and the counter have been described as measuring a predetermined time T1 and a number N, respectively, but the time T1 or the number N may be changed depending on, for example, temperature changes. Of course, you can do it like this.

又、測定サイクルの実行はプロセスサイクルの
前に行うものについて説明したが、斯る測定サイ
クルはプロセスサイクルの後に実行しても良く、
斯る測定サイクルをプロセスサイクルに先行して
行つている感光体の前回転中、又は後行して行つ
ている後回転中に行なう様にすれば、測定サイク
ルの為に別なる時間を設ける必要もないものであ
る。
Furthermore, although the measurement cycle has been described as being executed before the process cycle, such a measurement cycle may also be executed after the process cycle.
If such a measurement cycle is performed during the pre-rotation of the photoreceptor, which precedes the process cycle, or during the post-rotation, which follows the process cycle, it is necessary to provide a separate time for the measurement cycle. It's nothing.

以上説明した様に、本発明によれば、プロセス
サイクルの前に必要に応じて測定サイクルを実行
するので、像形成に必要な時間を増加させてしま
うのを極力防止することができ、かつ、良好な画
像を形成することができる。
As explained above, according to the present invention, since a measurement cycle is executed as necessary before a process cycle, it is possible to prevent an increase in the time required for image formation as much as possible, and Good images can be formed.

また、記録用の静電潜像を作成するのと同一の
区域に測定用潜像を作成できるので、特別な静電
潜像被形成部材を用いづとも従来と同じ大きさの
ものを用いることができ、装置の大型化を防止で
きる。
In addition, since the latent image for measurement can be created in the same area as the electrostatic latent image for recording, it is possible to create a latent image for measurement in the same area as for creating an electrostatic latent image for recording. This can prevent the device from becoming larger.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A,Bは本発明による静電機器制御装置
の要部を示すブロツク線図、第2図A,第3図
A,第4図A,第5図A,第6図Aは感光体上へ
の潜像の形成の説明に供する感光体断面図、第2
図B,第3図B,第4図B,C、第5図B,C、
第6図B,Cは感光体上への潜像の形成の説明に
供する感光体の等価回路図、第7図は本発明の他
の実施例による静電機器制御装置の要部を示すブ
ロツク線図、第8図A,Bは本発明により測定用
潜像を形成した感光体の上面図及び正面図、第9
図は読み出した潜像信号電圧波形図、第10図、
第11図は夫々第1図、第7図に示した装置の動
作を指令する指令信号回路図、第12図は読み出
した潜像信号の処理回路のブロツク図、第13図
は第12図で示した処理回路の動作説明に供する
波形図である。第14図はプロセスサイクルを選
択するか測定サイクルを測定するかを決定する選
択回路のブロツク線図、第15図は第14図の選
択回路の動作説明に供する波形図、第16図はプ
ロセスサイクルを選択するか測定サイクルを測定
するかを決定する選択回路の他の実施例によるブ
ロツク線図、第17図は第16図の選択回路の動
作説明に供する波形図、第18図、第19図はプ
ロセスサイクルを選択するか測定サイクルを測定
するかを決定する選択回路の他の実施例によるブ
ロツク線図である。 ここで、11は感光体、15は電源、16は帯
電器、17,33は除電器、19は光源、22は
ランプ、25はゲート、26は発振器、27は原
稿台、28,32,35はランプ、38は抵抗、
43は現像器、44は転写器、46は絞り、47
はサーボモータ、70,71はゲート回路、7
5,76はピークホールド回路、79,80は比
較器、90は指令信号発生器、91は波形成形回
路、92,102,111はタイマー回路、93
はワンシヨツトマルチ、97,104,113は
カウンタ、94,98,99,106,107,
112,114,115,116はアンドゲート
である。
FIGS. 1A and 1B are block diagrams showing the main parts of the electrostatic device control device according to the present invention, and FIGS. 2A, 3A, 4A, 5A, and 6A are photosensitive 2nd cross-sectional view of a photoreceptor for explaining the formation of a latent image on a body
Figure B, Figure 3 B, Figure 4 B, C, Figure 5 B, C,
6B and 6C are equivalent circuit diagrams of a photoreceptor for explaining the formation of a latent image on the photoreceptor, and FIG. 7 is a block diagram showing essential parts of an electrostatic device control device according to another embodiment of the present invention. 8A and B are a top view and a front view of a photoreceptor on which a latent image for measurement is formed according to the present invention, and FIG.
The figure is a readout latent image signal voltage waveform diagram, Fig. 10,
11 is a command signal circuit diagram for instructing the operation of the devices shown in FIG. 1 and FIG. 7, respectively. FIG. 12 is a block diagram of a processing circuit for a read latent image signal. FIG. 3 is a waveform diagram for explaining the operation of the illustrated processing circuit. Figure 14 is a block diagram of a selection circuit that determines whether to select a process cycle or measure a measurement cycle, Figure 15 is a waveform diagram to explain the operation of the selection circuit in Figure 14, and Figure 16 is a process cycle diagram. A block diagram of another embodiment of a selection circuit for determining whether to select or measure a measurement cycle, FIG. 17 is a waveform diagram for explaining the operation of the selection circuit in FIG. 16, and FIGS. 18 and 19. 2 is a block diagram of another embodiment of a selection circuit for determining whether to select a process cycle or measure a measurement cycle; FIG. Here, 11 is a photoreceptor, 15 is a power source, 16 is a charger, 17 and 33 are static eliminators, 19 is a light source, 22 is a lamp, 25 is a gate, 26 is an oscillator, 27 is a document table, 28, 32, 35 is a lamp, 38 is a resistor,
43 is a developing device, 44 is a transfer device, 46 is an aperture, 47
is a servo motor, 70 and 71 are gate circuits, 7
5, 76 are peak hold circuits, 79, 80 are comparators, 90 is a command signal generator, 91 is a waveform shaping circuit, 92, 102, 111 are timer circuits, 93
is one shot multi, 97, 104, 113 is counter, 94, 98, 99, 106, 107,
112, 114, 115, and 116 are AND gates.

Claims (1)

【特許請求の範囲】 1 記録用静電装置において、 静電潜像被形成部材上に潜像形成手段により記
録用静電潜像を形成し、該記録用静電潜像を顕像
手段により顕像化し、顕像を転写材に転写するプ
ロセスサイクルと、 静電潜像被形成部材の転写に寄与する潜像形成
領域内に記録用とは異なる測定用の光像を所定時
間照射し、前記静電潜像被形成部材上に形成され
た測定用の像の表面電位を測定し、測定結果によ
り前記潜像形成手段を制御し、前記プロセスサイ
クルと独立した測定サイクルを有し、 記録開始指令の印加により前記測定サイクルを
実行した後、前記プロセスサイクルを実行する第
1モードと、 記録開始指令の印加により前記測定サイクルを
実行せずに、前記プロセスサイクルを実行する第
2モードとを有し、 前回の第1モードを実行する記録開始指令が印
加されてから所定時間が経過するまでの第1期
間、前回の記第1モードを実行する記録開始指令
が印加された後の記録開始指令の印加回数が所定
回数になるまでの第2期間、前記第1期間が経過
後の記録開始指令の印加回数が所定回数になるま
での第3期間、または前記第1期間及び前記第2
期間のうちの長い方の期間である第4期間のうち
のいづれか1つの期間において、前記記録開始指
令が印加された場合は前記第2モードを実行さ
せ、このいづれか1つの期間が経過した後に次の
記録開始指令が印加された場合は前記第1モード
を実行させる制御手段を有し、 更に、前記制御手段は前記測定サイクル実行中
は前記転写材への転写を禁止することを特徴とす
る記録用静電装置。
[Scope of Claims] 1. In an electrostatic device for recording, an electrostatic latent image for recording is formed on a member on which an electrostatic latent image is formed by a latent image forming means, and the electrostatic latent image for recording is formed by a developing means. A process cycle in which the developed image is visualized and transferred to a transfer material, and a light image for measurement different from that for recording is irradiated for a predetermined period of time in the latent image forming area that contributes to the transfer of the electrostatic latent image formed member. measuring the surface potential of a measurement image formed on the electrostatic latent image forming member, controlling the latent image forming means based on the measurement result, having a measurement cycle independent of the process cycle, and starting recording. A first mode in which the process cycle is executed after the measurement cycle is executed by application of a command, and a second mode in which the process cycle is executed without executing the measurement cycle by application of a recording start command. However, during a first period until a predetermined time has elapsed since the previous recording start command to execute the first mode was applied, the recording start command after the previous recording start command to execute the first mode was applied. a second period until the number of applications of the recording start command reaches a predetermined number, a third period after the first period until the number of applications of the recording start command reaches a predetermined number, or the first period and the second period.
If the recording start command is applied during any one of the fourth periods, which is the longer period of the periods, the second mode is executed, and after one of these periods has elapsed, the next mode is executed. The recording apparatus further comprises a control means for executing the first mode when a recording start command is applied, and further, the control means prohibits transfer to the transfer material during execution of the measurement cycle. electrostatic device.
JP62003716A 1987-01-10 1987-01-10 Electrostatic device for recording Granted JPS62168166A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62003716A JPS62168166A (en) 1987-01-10 1987-01-10 Electrostatic device for recording

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62003716A JPS62168166A (en) 1987-01-10 1987-01-10 Electrostatic device for recording

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2106077A Division JPS53106129A (en) 1977-02-28 1977-02-28 Recording electrostatic device

Publications (2)

Publication Number Publication Date
JPS62168166A JPS62168166A (en) 1987-07-24
JPH0315182B2 true JPH0315182B2 (en) 1991-02-28

Family

ID=11565041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62003716A Granted JPS62168166A (en) 1987-01-10 1987-01-10 Electrostatic device for recording

Country Status (1)

Country Link
JP (1) JPS62168166A (en)

Also Published As

Publication number Publication date
JPS62168166A (en) 1987-07-24

Similar Documents

Publication Publication Date Title
US4683436A (en) Surface potential electrometer and image forming apparatus using the same
JPH08171260A (en) Electrophotographic device
US4607937A (en) Electrostatic recording apparatus
JPH0127422B2 (en)
JPS588507B2 (en) Wet developing device
JPH0315182B2 (en)
US4247195A (en) Bias device for a copying machine
JPS6129502B2 (en)
US4141646A (en) Electrophotography apparatus with downtime control circuitry
JPH06250501A (en) Electrophotographic recorder
JPS61112168A (en) Electrostatic device for recording
JPH0440199Y2 (en)
JPH1184827A (en) Image forming device
JPH0143304B2 (en)
JP2514638B2 (en) Image forming condition control method for image forming apparatus
JP3374906B2 (en) Blank exposure apparatus and image forming apparatus
US4162845A (en) Copier for greater than standard length documents
JP2854728B2 (en) Simultaneous development cleaning type image forming apparatus
JPS63225280A (en) Image recorder
JP2570285B2 (en) Electrophotographic copier
JPH028866A (en) Image forming device
JP3248637B2 (en) Image forming device
JP3166940B2 (en) Image forming operation method and image forming apparatus of reversal development system
JPH08190325A (en) Image forming device
JPH07104626B2 (en) Electrophotographic device