JPS62166775A - 直流−直流変換器 - Google Patents
直流−直流変換器Info
- Publication number
- JPS62166775A JPS62166775A JP666786A JP666786A JPS62166775A JP S62166775 A JPS62166775 A JP S62166775A JP 666786 A JP666786 A JP 666786A JP 666786 A JP666786 A JP 666786A JP S62166775 A JPS62166775 A JP S62166775A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- capacitor
- voltage
- control
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 71
- 239000003990 capacitor Substances 0.000 claims description 81
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 12
- 238000009499 grossing Methods 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 3
- 230000000977 initiatory effect Effects 0.000 claims 1
- 101150079361 fet5 gene Proteins 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、安定化直流を源装置に使用する直流−直流変
換器（ＩＪｅ−Ｄｅコンバータ）にｌｌＴｂものである
。
換器（ＩＪｅ−Ｄｅコンバータ）にｌｌＴｂものである
。
トランスの１次巻線にスイッチングトランジスタン直列
に接続し、これケオン・オフすることによって直流を断
続し、２次巻線に得られる電圧を整流平消して直流出力
を得るＤＣ−ＤＣＣコンバータ既に知られている。とこ
ろで、従来の代表的なオン・オン型のＤＣ−ＤＣコンバ
ータ（ＰＣ（、’フは、発振器を使用してパルスｓｉ！
！Ｍｌ波（１’ＷＭ波）を作つ、これにより変換用スイ
ッチングトランジスタをオン・オフＩ！ｉ制御する他励
式に構成され℃いる。従って、回路が複雑且つ高価にな
った。
に接続し、これケオン・オフすることによって直流を断
続し、２次巻線に得られる電圧を整流平消して直流出力
を得るＤＣ−ＤＣＣコンバータ既に知られている。とこ
ろで、従来の代表的なオン・オン型のＤＣ−ＤＣコンバ
ータ（ＰＣ（、’フは、発振器を使用してパルスｓｉ！
！Ｍｌ波（１’ＷＭ波）を作つ、これにより変換用スイ
ッチングトランジスタをオン・オフＩ！ｉ制御する他励
式に構成され℃いる。従って、回路が複雑且つ高価にな
った。
この種の欠点馨解決するものとして、特公昭５２−１８
３６４号にトランスに制御巻線乞設け、この１ｔｉｌＪ
御巻線を制御することにより出力電圧を調整ｊ６１励式
のオン・オン型ＤＣニーＤＣコンバータが開示されてい
る。しかし、この方式では、制御巻線を設けなければな
らず、大幅に小型化及び簡略化することが困難である。
３６４号にトランスに制御巻線乞設け、この１ｔｉｌＪ
御巻線を制御することにより出力電圧を調整ｊ６１励式
のオン・オン型ＤＣニーＤＣコンバータが開示されてい
る。しかし、この方式では、制御巻線を設けなければな
らず、大幅に小型化及び簡略化することが困難である。
簡単な回路構成のＤＣ−ＤＣコンバータとレエ、オン・
オフ型の自励式Ｄｅ−ＤＣコンバータ（ＲＣＣ）がある
が、軽負荷時に発撮周波数が上ってスイッチング回数が
多くな９、スイッチング損失が大になるという欠点を有
する。また、スイッチング素子として電界効果トランジ
スタを使用することが困難であるという欠点を有する。
オフ型の自励式Ｄｅ−ＤＣコンバータ（ＲＣＣ）がある
が、軽負荷時に発撮周波数が上ってスイッチング回数が
多くな９、スイッチング損失が大になるという欠点を有
する。また、スイッチング素子として電界効果トランジ
スタを使用することが困難であるという欠点を有する。
そこで、本発明の目的は、比較的簡単な回路で自励発珈
し、且つ電圧制御を容易に達成することができる直流−
直流変換器を提供することにある。
し、且つ電圧制御を容易に達成することができる直流−
直流変換器を提供することにある。
上記問題Ａを解決し、上記目的ケ達成するための本願の
第１査目の発明は、一対の＠流を源端子の一方にその一
端が接続されたトランス１次巻線と、少なくとも第１の
端子と第２の端子と制御端子とを有し、前記第１の端子
が前記１次巻線の他端に接続され、前記第２の端子が前
記一対の偉流電源端子の他方に接続され、前記制御端子
の電圧がスレシホールド電圧以上の時に前記第１の端子
と前記第２の端子との間が導通状態になるよつ洗構成さ
れている例えばＦ Ｅ Ｔ （５１のような変換用スイ
ッチング素子と、前記１次巻線に電磁結合された２次巻
線と、前記２次巻線に接続された整流平滑回路と、前記
１次巻線及び前記２次巻線に１！磁結合され、前記変換
用スイッチング素子の前記制御端子と前記Ｗ、２の端子
との間に接続された３次巻線と、前記制御端子と前記第
２の端子との間釦訃いて前記３次巻線に直列に接続され
た第１のコンデンサと、前記一方の直流電源端子と前記
変換用スイッチング素子の前記第１の端子との間の電源
ラインにその一端が接続され、その他端が前記１！ｉｌ
ｌ ａ 端子に接続され、抵抗値を有して前記第１のコ
ンデンサを充電する第１の充電回路（例えば第１の批抗
ル）と、前記変換用スイッチング素子の前記制御端子と
前記第２の端子との間に接続された制御用スイッチング
素子（例えばトランジスタσ物）と、第２のコンデンサ
とこの第２のコンデンサを抵抗値を有して充電する第２
の充電回路（例えば抵抗賭ンとを含み、前記変換用スイ
ッチング素子の２４通開始に応答して前記Ｗ、２のコン
デンサの充電を開始し、前記第２のコンデンサの電圧が
所定値になった時に前記制御用スイッチング素子ｒオン
駆動し、前記変換用スイッチング素子のオン期間ケ終了
させるように構成されたオン期間終了！ｌＪ＃回路と、
前記第２のコンデンサの充１！電流を変えることによっ
て前記第２のコンデンサの電圧が前記制御用スイッチン
グ素子のオンレベルに違するまでの時間＠を変えて前記
整流′＋清回路の出力電圧を制御する電圧制御回路とか
ら成る直流−直流変換器に係わるものである。
第１査目の発明は、一対の＠流を源端子の一方にその一
端が接続されたトランス１次巻線と、少なくとも第１の
端子と第２の端子と制御端子とを有し、前記第１の端子
が前記１次巻線の他端に接続され、前記第２の端子が前
記一対の偉流電源端子の他方に接続され、前記制御端子
の電圧がスレシホールド電圧以上の時に前記第１の端子
と前記第２の端子との間が導通状態になるよつ洗構成さ
れている例えばＦ Ｅ Ｔ （５１のような変換用スイ
ッチング素子と、前記１次巻線に電磁結合された２次巻
線と、前記２次巻線に接続された整流平滑回路と、前記
１次巻線及び前記２次巻線に１！磁結合され、前記変換
用スイッチング素子の前記制御端子と前記Ｗ、２の端子
との間に接続された３次巻線と、前記制御端子と前記第
２の端子との間釦訃いて前記３次巻線に直列に接続され
た第１のコンデンサと、前記一方の直流電源端子と前記
変換用スイッチング素子の前記第１の端子との間の電源
ラインにその一端が接続され、その他端が前記１！ｉｌ
ｌ ａ 端子に接続され、抵抗値を有して前記第１のコ
ンデンサを充電する第１の充電回路（例えば第１の批抗
ル）と、前記変換用スイッチング素子の前記制御端子と
前記第２の端子との間に接続された制御用スイッチング
素子（例えばトランジスタσ物）と、第２のコンデンサ
とこの第２のコンデンサを抵抗値を有して充電する第２
の充電回路（例えば抵抗賭ンとを含み、前記変換用スイ
ッチング素子の２４通開始に応答して前記Ｗ、２のコン
デンサの充電を開始し、前記第２のコンデンサの電圧が
所定値になった時に前記制御用スイッチング素子ｒオン
駆動し、前記変換用スイッチング素子のオン期間ケ終了
させるように構成されたオン期間終了！ｌＪ＃回路と、
前記第２のコンデンサの充１！電流を変えることによっ
て前記第２のコンデンサの電圧が前記制御用スイッチン
グ素子のオンレベルに違するまでの時間＠を変えて前記
整流′＋清回路の出力電圧を制御する電圧制御回路とか
ら成る直流−直流変換器に係わるものである。
本願の第２番目の発明は、第１番目の発明に電流検出用
抵抗ケ付加し、こｆｉを卵！御用トランジスタに関係づ
けたものである。
抵抗ケ付加し、こｆｉを卵！御用トランジスタに関係づ
けたものである。
上記発明に＄−（・ては、第１のコンデンサが所定値ま
で充電された時に変換用スイッチング素子のオフ期間が
終了し、オン期間に入る。また、第２のコンデンサが所
定値まで充電された時にオン期間が終了し、オフ期間に
入る。出力電圧のＩＩ？ＩＪ ｍｌは、第２のコンデン
サの充＊を流を制御することにより達成されろ。この結
果、オン時間幅が可変の自励式＠流−厘流変換器が得ら
れる。
で充電された時に変換用スイッチング素子のオフ期間が
終了し、オン期間に入る。また、第２のコンデンサが所
定値まで充電された時にオン期間が終了し、オフ期間に
入る。出力電圧のＩＩ？ＩＪ ｍｌは、第２のコンデン
サの充＊を流を制御することにより達成されろ。この結
果、オン時間幅が可変の自励式＠流−厘流変換器が得ら
れる。
また、第２番目の発明では、過電流検出用抵抗が制御用
トランジスタに関係づけられて（・るので、過電流で電
流検出用抵抗の両端電圧が高くなると、制御用トランジ
スタが通常よりも早くオンになり、変換用スイッチング
素子のオン時間幅が狭くなり、を流が１ｌｔｌＪ限され
る。、・ 〔第１の実施例〕 次に、第１図及び第２図によって本発明の第１の実施例
に係わる直流−直流変換器を説明する。
トランジスタに関係づけられて（・るので、過電流で電
流検出用抵抗の両端電圧が高くなると、制御用トランジ
スタが通常よりも早くオンになり、変換用スイッチング
素子のオン時間幅が狭くなり、を流が１ｌｔｌＪ限され
る。、・ 〔第１の実施例〕 次に、第１図及び第２図によって本発明の第１の実施例
に係わる直流−直流変換器を説明する。
第１図にお（１て、一方の直流電源端子１１１にはトラ
ンス＋２）の１次巻線（３１の一端が接続されている。
ンス＋２）の１次巻線（３１の一端が接続されている。
１次巻線（３１の他端と他方の直流電源端子（４）との
間には、変換用スイッチング素子としてＮチャネルの絶
縁ゲート型（ＭＯＳ型）電界効果トランジスタ即ちＦ
Ｂ Ｔ １５１が接続されている。ＦＢＴ＋５７はＭｌ
の端子とし℃ドレイン、第２の端子としてソース、１１
Ｊ Ｅｌ端子としてゲート？有し、ゲートにスレシホー
ルド電圧ＶＴＥＪ−１上の電圧が印加された時にドレイ
ン・ソース間が導通状態（オン状態）になるものである
。
間には、変換用スイッチング素子としてＮチャネルの絶
縁ゲート型（ＭＯＳ型）電界効果トランジスタ即ちＦ
Ｂ Ｔ １５１が接続されている。ＦＢＴ＋５７はＭｌ
の端子とし℃ドレイン、第２の端子としてソース、１１
Ｊ Ｅｌ端子としてゲート？有し、ゲートにスレシホー
ルド電圧ＶＴＥＪ−１上の電圧が印加された時にドレイ
ン・ソース間が導通状態（オン状態）になるものである
。
１次巻線（３）にｘｉ結合され九２次巻線（６）には、
２つのダイオード＋７７ ＋８１と、リアクトル＋９１
と、コンデンサａＯＩとから成る整流平滑回Ｆ？！Ｉ［
Ｉυが接続されている。整流平消回路ａｖに接続された
出力端子ｕ２αＪは安定化された出力電圧を負荷に供給
する部分である。
２つのダイオード＋７７ ＋８１と、リアクトル＋９１
と、コンデンサａＯＩとから成る整流平滑回Ｆ？！Ｉ［
Ｉυが接続されている。整流平消回路ａｖに接続された
出力端子ｕ２αＪは安定化された出力電圧を負荷に供給
する部分である。
Ｉはトランス３次巻線であって、１次巻線（３）及び２
次巻線（６１に１１ａ結合されている。この３次巻１ｍ
［１４１の一端は、第１のコンデンサ（１５Ｉを介し
てＦＥＴ（５１のゲートに接続され、他端はソースに接
続されている。一方のｔ源端子（１（とゲートとの間に
は第１の充電回路として第１の抵抗化が接続されている
。この抵抗化は第１のコンデンサＵの充電時定数を得る
ために設けられている。
次巻線（６１に１１ａ結合されている。この３次巻１ｍ
［１４１の一端は、第１のコンデンサ（１５Ｉを介し
てＦＥＴ（５１のゲートに接続され、他端はソースに接
続されている。一方のｔ源端子（１（とゲートとの間に
は第１の充電回路として第１の抵抗化が接続されている
。この抵抗化は第１のコンデンサＵの充電時定数を得る
ために設けられている。
本発明に係わるオン時間終了制御回路は、Ｉ２のコンデ
ンサσηとこれを充電するための第２の充電回路として
の第２の抵抗α＆とによって構成されている。第２のコ
ンデンサ（１７１はこの充電時定数を決めるための第２
の抵抗賭馨介して３次巻線＋１４１に並列に接続されて
いる。なお、第２のコンデンサσηに並列にこの逆方向
充電電圧を一定にするためのダイオードＤ２が接続さｆ
ｉ″′Ｃいる。
ンサσηとこれを充電するための第２の充電回路として
の第２の抵抗α＆とによって構成されている。第２のコ
ンデンサ（１７１はこの充電時定数を決めるための第２
の抵抗賭馨介して３次巻線＋１４１に並列に接続されて
いる。なお、第２のコンデンサσηに並列にこの逆方向
充電電圧を一定にするためのダイオードＤ２が接続さｆ
ｉ″′Ｃいる。
制御用トランジスタａＣｔは、Ｆ Ｅ Ｔ ｆ５）のゲ
ートとソースとの間に逆流阻止用ダイオードＤ１を介し
て接続され、第２のコンデンサ（１７）の電圧■。２に
よつ″′Ｃ制御され工いる。即ち、第２のコンデンサａ
刀が制御用トランジスタα３のベース・エミツ７ 間Ｋ
接続され、第２のコンデンサσηの電圧が所足値心上
になった時に制御用トランジスタ四がオンになる。
ートとソースとの間に逆流阻止用ダイオードＤ１を介し
て接続され、第２のコンデンサ（１７）の電圧■。２に
よつ″′Ｃ制御され工いる。即ち、第２のコンデンサａ
刀が制御用トランジスタα３のベース・エミツ７ 間Ｋ
接続され、第２のコンデンサσηの電圧が所足値心上
になった時に制御用トランジスタ四がオンになる。
定電圧制御回路とし℃、出力端子弗（１３１間に接続さ
れた電圧検出用抵抗艶圓と、この抵抗■２）＋の分圧点
に一方の入力端子が接続され、地方の入力端子が基準電
圧源のに接続された誤差増幅器のと、この誤差増＠器の
の出力端子に接続されたホトダイオード（２４Ｉと、こ
のホトダイオードＱ４１に光結合されたホトトランジス
タ四とが設けられている。ホトトランジスタ＋２５１は
、第２のコンデンサ胎の充電時定数を変えるための可変
インピーダンス素子トして設けられたものであり、第２
の抵抗Ｕに並列に接続されている。従って、第２のコン
デンサ住ηの充電回路は、第２の抵抗α印とホトトラン
ジスタ１、’５１との並列回路で構成され工いる。
れた電圧検出用抵抗艶圓と、この抵抗■２）＋の分圧点
に一方の入力端子が接続され、地方の入力端子が基準電
圧源のに接続された誤差増幅器のと、この誤差増＠器の
の出力端子に接続されたホトダイオード（２４Ｉと、こ
のホトダイオードＱ４１に光結合されたホトトランジス
タ四とが設けられている。ホトトランジスタ＋２５１は
、第２のコンデンサ胎の充電時定数を変えるための可変
インピーダンス素子トして設けられたものであり、第２
の抵抗Ｕに並列に接続されている。従って、第２のコン
デンサ住ηの充電回路は、第２の抵抗α印とホトトラン
ジスタ１、’５１との並列回路で構成され工いる。
トランス（２）の残留磁気をフライバック電圧によって
リセットするために、１次巻線＋３１に並列例ダイオー
ドかを介し１抵抗助が接続されている。またフライバッ
ク電圧を抑ＩＩＪするために、抵抗助に並列にコンデン
サ（２８１が接続されている。
リセットするために、１次巻線＋３１に並列例ダイオー
ドかを介し１抵抗助が接続されている。またフライバッ
ク電圧を抑ＩＩＪするために、抵抗助に並列にコンデン
サ（２８１が接続されている。
（動 作）
一対の電源端子＋１１４１から直流電圧を供給すると、
第１の抵抗αυ、第１のコンデンサ１１５１，３次巻線
（Ｉ４１から成る回路によって第１のコンデンサαシの
充電が開始する。第１のコンデンサ［１５１は、この容
量Ｃ。
第１の抵抗αυ、第１のコンデンサ１１５１，３次巻線
（Ｉ４１から成る回路によって第１のコンデンサαシの
充電が開始する。第１のコンデンサ［１５１は、この容
量Ｃ。
と第１の抵抗ｔ１６１の値凡！によって決定される充電
時定数凡ＳＣｔに従って充電され、この両端電圧■。１
は第２図■のｔ１〜ｔ４に示す如（徐々に高くなる。Ｆ
Ｂ Ｔ １５１はスレシホールド電圧ｖＴＨ（立上り電
圧）を有し工いるので、電源投入に同期して直ちにオン
ニナらす、ｘｉのコンデンサｕ５１がスレシホールド電
圧■ＴＨ以上に充電された時点ｔ３でオンになる。
時定数凡ＳＣｔに従って充電され、この両端電圧■。１
は第２図■のｔ１〜ｔ４に示す如（徐々に高くなる。Ｆ
Ｂ Ｔ １５１はスレシホールド電圧ｖＴＨ（立上り電
圧）を有し工いるので、電源投入に同期して直ちにオン
ニナらす、ｘｉのコンデンサｕ５１がスレシホールド電
圧■ＴＨ以上に充電された時点ｔ３でオンになる。
Ｐ Ｅ Ｔ （５１がオンになると、第２図Ｌｌに示す
如くＦＥＴ（５１のドレイン・ソース電圧ＶＤＳが低く
なり、逆に１次巻線（３］に電源電圧が印加されるため
に、第２図の１に示す如く３次巻線（１４１に電圧ｖ３
が発生し、この３次巻線σ心の電圧ｖ３が正帰還電圧と
なってＦＥＴ（５＋のゲートに印加される。１！源端子
ｔ１’の電圧は、３次巻線■の電圧■３よりも高く設定
されているので、Ｆ Ｅ Ｔ ｉ５１がオンのｔ３〜ｔ
４期間でも光ｔされ、コンデンサ電圧Ｖ。１と３次巻線
電圧ｖ３との和の電圧がゲート電圧Ｖ。どなる。なお、
Ｆ ＥＴ （５１のゲート電流は殆んど流れないので、
オン期間にコンデンサＵが実質的に放電しない。Ｆ Ｅ
Ｔ ｉ５１がオンになると、第２図ｉＢｌに示す如く
ドレイン電流工。
如くＦＥＴ（５１のドレイン・ソース電圧ＶＤＳが低く
なり、逆に１次巻線（３］に電源電圧が印加されるため
に、第２図の１に示す如く３次巻線（１４１に電圧ｖ３
が発生し、この３次巻線σ心の電圧ｖ３が正帰還電圧と
なってＦＥＴ（５＋のゲートに印加される。１！源端子
ｔ１’の電圧は、３次巻線■の電圧■３よりも高く設定
されているので、Ｆ Ｅ Ｔ ｉ５１がオンのｔ３〜ｔ
４期間でも光ｔされ、コンデンサ電圧Ｖ。１と３次巻線
電圧ｖ３との和の電圧がゲート電圧Ｖ。どなる。なお、
Ｆ ＥＴ （５１のゲート電流は殆んど流れないので、
オン期間にコンデンサＵが実質的に放電しない。Ｆ Ｅ
Ｔ ｉ５１がオンになると、第２図ｉＢｌに示す如く
ドレイン電流工。
が流れ、トランスの２次巻線（６１にダイオード（７１
をオンにする回ｃ”Ｄ電圧が発生し、これが平消されて
出力′電圧となる。
をオンにする回ｃ”Ｄ電圧が発生し、これが平消されて
出力′電圧となる。
Ｆ Ｅ Ｔ ＋５１がオンに転換し、３次巻線（１４１
に正方向電圧が発生する時点ｔ３から第２のコンデンサ
σηの正方向の充電が開始し、この充電電圧Ｖ。２が第
２図（Ｆ′）に示す如く徐々に高くなる。そして、コン
デンサ電圧Ｖ。２が制御用トランジスタα９の立上り電
圧心上になると、トランジスタ住９がオンに転換し、ゲ
ート・ノース間が蝮絡され、ゲート電圧Ｖ。が零になり
、Ｆ Ｅ Ｔ （５１がオフに転換する。トランジスタ
ａ９のオンがストレージタイムにより保持されている間
に第１のコンデンサ電圧の電荷が、ダイオードＤ１°、
トランジスタα９．３次巻線■の回路で放出され、筐た
、コンデンサ（Ｌ７］の電荷も放出される。
に正方向電圧が発生する時点ｔ３から第２のコンデンサ
σηの正方向の充電が開始し、この充電電圧Ｖ。２が第
２図（Ｆ′）に示す如く徐々に高くなる。そして、コン
デンサ電圧Ｖ。２が制御用トランジスタα９の立上り電
圧心上になると、トランジスタ住９がオンに転換し、ゲ
ート・ノース間が蝮絡され、ゲート電圧Ｖ。が零になり
、Ｆ Ｅ Ｔ （５１がオフに転換する。トランジスタ
ａ９のオンがストレージタイムにより保持されている間
に第１のコンデンサ電圧の電荷が、ダイオードＤ１°、
トランジスタα９．３次巻線■の回路で放出され、筐た
、コンデンサ（Ｌ７］の電荷も放出される。
次に、起動後の動作を説明する。第２図のｔｌでＦ Ｅ
Ｔ （５１がオフに転換すると、フライバック電圧ｖ
Ｆが発生し、第２■（Ｄに示す如く３次巻線電圧ｖ３の
向きが逆になる。ｔ１〜ｔ２で発生する３次巻線（１４
１の逆方向電圧は、トランジスタα９、ダイオードＤ１
で阻止されるが、Ｆ Ｂ ’１’ ＋５１のソース・ゲ
ート間容量があるので、ここを通し℃第１のコンデンサ
（１５１を充電する。従つ工、フライバック電圧が発生
している期間ｔ１〜ｔ２では、３次巻線■の電圧と、を
源電圧との両刀で第１のコンデンサ（１５１が充電され
る。フライバック電圧に基づ（３次巻線（１４１の逆方
向電圧は、Ｆ’ Ｅ Ｔ １５１のオン時間幅１゛。、
が広く、ドレイン電流ｌＤが大きい程高くなる。従って
、Ｆｇ’ｒ＋５＋のオン時間ｌ１ｉｌｉＩＴｏＮが広く
なると、第１のコンデンサ胎の充１！電圧の上昇の傾き
が大になり、結局、Ｆ Ｅ Ｔ （５１のオフ時間幅Ｔ
。ＦＦが狭くなる。このため、貴荷電流が変動してもＦ
Ｅ Ｔ ｔ５＋のオン・オフ周期はあ筐つ変化せず、
はｔｌ一定になる。
Ｔ （５１がオフに転換すると、フライバック電圧ｖ
Ｆが発生し、第２■（Ｄに示す如く３次巻線電圧ｖ３の
向きが逆になる。ｔ１〜ｔ２で発生する３次巻線（１４
１の逆方向電圧は、トランジスタα９、ダイオードＤ１
で阻止されるが、Ｆ Ｂ ’１’ ＋５１のソース・ゲ
ート間容量があるので、ここを通し℃第１のコンデンサ
（１５１を充電する。従つ工、フライバック電圧が発生
している期間ｔ１〜ｔ２では、３次巻線■の電圧と、を
源電圧との両刀で第１のコンデンサ（１５１が充電され
る。フライバック電圧に基づ（３次巻線（１４１の逆方
向電圧は、Ｆ’ Ｅ Ｔ １５１のオン時間幅１゛。、
が広く、ドレイン電流ｌＤが大きい程高くなる。従って
、Ｆｇ’ｒ＋５＋のオン時間ｌ１ｉｌｉＩＴｏＮが広く
なると、第１のコンデンサ胎の充１！電圧の上昇の傾き
が大になり、結局、Ｆ Ｅ Ｔ （５１のオフ時間幅Ｔ
。ＦＦが狭くなる。このため、貴荷電流が変動してもＦ
Ｅ Ｔ ｔ５＋のオン・オフ周期はあ筐つ変化せず、
はｔｌ一定になる。
ゲート電圧■。は、コンデンサ電圧Ｖ。１と３次巻線電
圧Ｖ３との和であるので、第２図囚に示す如く変化し、
フライバック電圧■７が発生している期間１、〜ｔ２に
かい又は、■ｏ１−ＶＦの電圧がゲート電圧ｖｏとなる
。ｔ２でトランス（２）のリセットが終了ｊると、フラ
イバック電圧ｖＦも消滅する念め、コンデンサ電圧Ｖ
がゲート電圧Ｖ。どなる。第１のフンデンサＱ５１の充
電が更に進入、ｔ３でＦ Ｅ Ｔ ｆ５＋のスレシホー
ルド電圧ＶＴＨに達すると、Ｆ Ｅ Ｔ １５１がオン
になる。オンになった後のｔ３〜ｔ４のオン時間幅Ｔｏ
Ｎは、起動時と同様に抵抗αねとホトトランジスタ１２
５）の合成抵抗値几２と第２のコンデンサａ７！の値Ｃ
２とから成る几２Ｃ２時定数回路によって決定される。
圧Ｖ３との和であるので、第２図囚に示す如く変化し、
フライバック電圧■７が発生している期間１、〜ｔ２に
かい又は、■ｏ１−ＶＦの電圧がゲート電圧ｖｏとなる
。ｔ２でトランス（２）のリセットが終了ｊると、フラ
イバック電圧ｖＦも消滅する念め、コンデンサ電圧Ｖ
がゲート電圧Ｖ。どなる。第１のフンデンサＱ５１の充
電が更に進入、ｔ３でＦ Ｅ Ｔ ｆ５＋のスレシホー
ルド電圧ＶＴＨに達すると、Ｆ Ｅ Ｔ １５１がオン
になる。オンになった後のｔ３〜ｔ４のオン時間幅Ｔｏ
Ｎは、起動時と同様に抵抗αねとホトトランジスタ１２
５）の合成抵抗値几２と第２のコンデンサａ７！の値Ｃ
２とから成る几２Ｃ２時定数回路によって決定される。
出力電圧の制御は、ホトトランジスタＱ５１の抵抗値制
御で行われる。今、出力電圧が一定値よりも低くなった
とすれば、誤差増幅器のの出力が低くなり、ホトダイオ
ード翻の光量が少なくなり、ホトトランジスタＱ５の抵
抗値が高くなる。このため、抵抗ａ＆とホトトランジス
タＱ５１とから成る充電回路で供給する充電電流が減少
し、第２のコンデンサ電圧の充電速度が第２図ｆＦｌで
点線で示す如く遅くなり、第２のコンデンサ（Ｌηの電
圧がトランジスタａ９の立上り電圧に達するまでの時間
が長くなる。この結朶、ｔ３〜ｔ４のオン時間幅Ｔ。Ｎ
が長くなり、デユティ比の増大で出力電圧が所定値〈戻
される。
御で行われる。今、出力電圧が一定値よりも低くなった
とすれば、誤差増幅器のの出力が低くなり、ホトダイオ
ード翻の光量が少なくなり、ホトトランジスタＱ５の抵
抗値が高くなる。このため、抵抗ａ＆とホトトランジス
タＱ５１とから成る充電回路で供給する充電電流が減少
し、第２のコンデンサ電圧の充電速度が第２図ｆＦｌで
点線で示す如く遅くなり、第２のコンデンサ（Ｌηの電
圧がトランジスタａ９の立上り電圧に達するまでの時間
が長くなる。この結朶、ｔ３〜ｔ４のオン時間幅Ｔ。Ｎ
が長くなり、デユティ比の増大で出力電圧が所定値〈戻
される。
出力電圧が基皐値よりも高くなった時には、上記と逆の
動作になる。
動作になる。
上述から明らかな如く、この回路はスイッチングトラン
ジスタの飽和を利用した自励発掘回路でないので、軽負
荷時にスイッチング周期が短くならす、はぼ一定に保た
れる。このため、軽負荷時のスイッチング損失が少なく
なる。また、オン・オン形式であるにも拘らず、自励発
儂が可能である。また回路構成のｅＪ略化及び小型化が
できろ。
ジスタの飽和を利用した自励発掘回路でないので、軽負
荷時にスイッチング周期が短くならす、はぼ一定に保た
れる。このため、軽負荷時のスイッチング損失が少なく
なる。また、オン・オン形式であるにも拘らず、自励発
儂が可能である。また回路構成のｅＪ略化及び小型化が
できろ。
〔第２の実施例〕
次に、第３図及び第４図に示す本発明の第２の実施例を
説明する。但し、第１図及び第２図と共通する部分には
、同１−の符号乞付してその説明を省略する。この実施
例では、第１のコンデンサ［１５１に並列にダイオード
ＤｓＹ介してトランジスタ艶か接続され、このトランジ
スタ（３０１のペースが抵抗Ｃｌ１ｌを介し″″Ｃ３次
巻＃！１ｕ４Ｉの下端例接続されている。従つて、第４
図の１．〜ｔ２期間でフライバック電圧が発生し、第４
図０１に示す如く逆方向電圧が３次巻線Ｑ４１１Ｃ発生
すると、このｔ、％ ｔ２期間にトランジスタωがオン
になり、第１のコンデンサ（１５１の電荷が放出される
。このため、第４図ｆＥｌに示す如く、第１のコンデン
サσ９の充電は、トランス（２４のリセット後の１２時
点から開始さｔ′Ｌる。これにより、トランス（２）の
リセット前にゲート電圧Ｖ。がスレシホールド電圧ＶＴ
Ｈに達することを完全に阻止できる。
説明する。但し、第１図及び第２図と共通する部分には
、同１−の符号乞付してその説明を省略する。この実施
例では、第１のコンデンサ［１５１に並列にダイオード
ＤｓＹ介してトランジスタ艶か接続され、このトランジ
スタ（３０１のペースが抵抗Ｃｌ１ｌを介し″″Ｃ３次
巻＃！１ｕ４Ｉの下端例接続されている。従つて、第４
図の１．〜ｔ２期間でフライバック電圧が発生し、第４
図０１に示す如く逆方向電圧が３次巻線Ｑ４１１Ｃ発生
すると、このｔ、％ ｔ２期間にトランジスタωがオン
になり、第１のコンデンサ（１５１の電荷が放出される
。このため、第４図ｆＥｌに示す如く、第１のコンデン
サσ９の充電は、トランス（２４のリセット後の１２時
点から開始さｔ′Ｌる。これにより、トランス（２）の
リセット前にゲート電圧Ｖ。がスレシホールド電圧ＶＴ
Ｈに達することを完全に阻止できる。
また、トランス（２）のリセット終了時にトランス（２
）の１次巻線（３１に撮動（図示せず）が生じるが、第
１のコンデンサσ９が未充電状態にあるため、感動によ
る正舟還電圧とコンデンサ電圧Ｖ。、との和がＦ ＥＴ
（５１のスレシホールド電圧ｖＴＨに達ぜす、ＦＥＴ
＋５＋が誤まってオンに転換する訃それがない。
）の１次巻線（３１に撮動（図示せず）が生じるが、第
１のコンデンサσ９が未充電状態にあるため、感動によ
る正舟還電圧とコンデンサ電圧Ｖ。、との和がＦ ＥＴ
（５１のスレシホールド電圧ｖＴＨに達ぜす、ＦＥＴ
＋５＋が誤まってオンに転換する訃それがない。
１２時点になると、トランジスタ山がオフになるため、
この時点から第１のコンデンサ（１５Ｉの充電が開始し
、ｔ３時点でＦ Ｅ Ｔ ＋５＋がオンになる。
この時点から第１のコンデンサ（１５Ｉの充電が開始し
、ｔ３時点でＦ Ｅ Ｔ ＋５＋がオンになる。
ｃ３２）は過電流検出用抵抗であり、Ｆ Ｅ Ｔ ＋５
１のソースに直列に接続されている。トランジスタａ９
のエミッタはソースに直接に接続されずに抵抗Ｃ３ａの
左端に接続されている。このため、第２のコンデンサσ
ｎの電圧■。２と抵抗ｒ、３ｚの両端電圧Ｖ。との和の
電圧力トランジスタＱ’Ｊのベース・エミッタ間ＩＣＥ
Ｉ］ｍされるつ従って、過電流が流れると、第２のコン
デンサσｎの充電電圧Ｖ。２が低い状態でトランジスタ
０がオンになり、Ｆ Ｂ Ｔ ＋５＋がオフに転換し、
１゛Ｈ’ｌＬＭ５１のオン期間ｔ３〜ｔ４が短くなる。
１のソースに直列に接続されている。トランジスタａ９
のエミッタはソースに直接に接続されずに抵抗Ｃ３ａの
左端に接続されている。このため、第２のコンデンサσ
ｎの電圧■。２と抵抗ｒ、３ｚの両端電圧Ｖ。との和の
電圧力トランジスタＱ’Ｊのベース・エミッタ間ＩＣＥ
Ｉ］ｍされるつ従って、過電流が流れると、第２のコン
デンサσｎの充電電圧Ｖ。２が低い状態でトランジスタ
０がオンになり、Ｆ Ｂ Ｔ ＋５＋がオフに転換し、
１゛Ｈ’ｌＬＭ５１のオン期間ｔ３〜ｔ４が短くなる。
〔第３の実施例〕
次に、第５図に示す本発明の第３の実施例に係わる直流
−直流変換器？説明する。但し、第１図及び第３図と共
通する部分には同一の符号ン付してその説明を省略する
。第５図では、ホトトランジスタ［２５１χバイアスす
るために、ダイオ−トロとコンデンサ□□□が巻線■に
並列に接続され、ホトトランジスタののコレクタがコン
デンサーに接続されている。筐た、第２のコンデンサσ
Ｔに並列に抵抗Ｑが接続されている。この回路では、第
２のコンデンサσηに抵抗Ｇ８１とホトトランジスタ■
との両方から充電電流が流れ込む。
−直流変換器？説明する。但し、第１図及び第３図と共
通する部分には同一の符号ン付してその説明を省略する
。第５図では、ホトトランジスタ［２５１χバイアスす
るために、ダイオ−トロとコンデンサ□□□が巻線■に
並列に接続され、ホトトランジスタののコレクタがコン
デンサーに接続されている。筐た、第２のコンデンサσ
Ｔに並列に抵抗Ｑが接続されている。この回路では、第
２のコンデンサσηに抵抗Ｇ８１とホトトランジスタ■
との両方から充電電流が流れ込む。
本発明は上述の実施例に限定されるものでなく、例えば
次の変形例が可能なものである。
次の変形例が可能なものである。
（ａｌ 逆流阻止用ダイオードＤ１をゲートとコンデ
ンサＵどの間に移してもよい。
ンサＵどの間に移してもよい。
（ｂｌ Ｆ Ｅ Ｔ ＋５１ ’Ｙバイポーラトラン
ジスタに置き換えることができる。筐た、ホトトランジ
スタのの代りにバイポーラトランジスタ馨接続し、これ
を誤差増幅器■の出力で制御するようにしてもよい。ま
た、トランジスタα鎌をＦＥＴにすることができる。
ジスタに置き換えることができる。筐た、ホトトランジ
スタのの代りにバイポーラトランジスタ馨接続し、これ
を誤差増幅器■の出力で制御するようにしてもよい。ま
た、トランジスタα鎌をＦＥＴにすることができる。
ｆｃｌ 変換用スイッチング素子を、ＦＥＴ又はバイ
ポーラトランジスタケ直列又は並列に接続した複数のス
イッチング素子で構成してもよい。
ポーラトランジスタケ直列又は並列に接続した複数のス
イッチング素子で構成してもよい。
（ｄ１トランス（２）に４次巻線を設け、ここに抵抗（
１８１、コンデンサσηの回路を接続してもよい、、ｌ
’ｃ、第１のコンデンサＱ５１ Ｙ巻線■の下端側に移
してもよい。
１８１、コンデンサσηの回路を接続してもよい、、ｌ
’ｃ、第１のコンデンサＱ５１ Ｙ巻線■の下端側に移
してもよい。
ｔｅｌ 抵抗賭を省き、本発明に係わる第２の充電回
路ンホトトランジスタｆ２５１のような可変インヒーダ
ンス素子のみで構成してもよい。
路ンホトトランジスタｆ２５１のような可変インヒーダ
ンス素子のみで構成してもよい。
げ） 抵抗−の上端を１次巻線（３１の下端に接続し工
もよい。
もよい。
（ｇｌ 抵抗αａに直列に逆流阻止用ダイオードを接
続してもよい。
続してもよい。
上記発明によれば、スイッチング素子のオフ幅可変制御
の自励式の直流−直流変換器？簡単な回ｊ１３構成で得
ることができる。
の自励式の直流−直流変換器？簡単な回ｊ１３構成で得
ることができる。
第１囚は本発明の第１の実施例に係わる直流−直流変換
器を示すブロック図、 第２図は第１囚の各部の波形図、 第３図は第２の実施例の直流−直流変換器を示す回路図
、 第４図は第３図の谷部の波形図、 第５図は第３の実施例の直流−直流変換器を示す回路図
である。 ■・・・電源端子、（３１・・・１次巻線、（５）・・
・ＦＥＴ、（６）・・・２次巻線、（１１１・・・整流
平滑回路、（１４１・・・３次巻線、し・・・第１のコ
ンデンサ、（１６１・・・抵抗、（１７１・・・第２の
コンデンサ、α＆・・・抵抗、Ｑ９・・・制御用トラン
ジスタ、２５１・・・ホトトランジスタ、６カ・・・過
電流検出用抵抗。 代 理 人 高 野 則 次＠２図 手続補正書（自発） 昭和６１年５月２０日
器を示すブロック図、 第２図は第１囚の各部の波形図、 第３図は第２の実施例の直流−直流変換器を示す回路図
、 第４図は第３図の谷部の波形図、 第５図は第３の実施例の直流−直流変換器を示す回路図
である。 ■・・・電源端子、（３１・・・１次巻線、（５）・・
・ＦＥＴ、（６）・・・２次巻線、（１１１・・・整流
平滑回路、（１４１・・・３次巻線、し・・・第１のコ
ンデンサ、（１６１・・・抵抗、（１７１・・・第２の
コンデンサ、α＆・・・抵抗、Ｑ９・・・制御用トラン
ジスタ、２５１・・・ホトトランジスタ、６カ・・・過
電流検出用抵抗。 代 理 人 高 野 則 次＠２図 手続補正書（自発） 昭和６１年５月２０日
Claims (5)
- （１）一対の直流電源端子の一方にその一端が接続され
たトランス１次巻線と、 少なくとも第１の端子と第２の端子と制御端子とを有し
、前記第１の端子が前記１次巻線の他端に接続され、前
記第２の端子が前記一対の直流電源端子の他方に接続さ
れ、前記制御端子の電圧がスレシホールド電圧以上の時
に前記第１の端子と前記第２の端子との間が導通状態に
なるように構成されている変換用スイッチング素子と、 前記１次巻線に電磁結合された２次巻線と、前記２次巻
線に接続された整流平滑回路と、前記１次巻線及び前記
２次巻線に電磁結合され、前記変換用スイッチング素子
の前記制御端子と前記第２の端子との間に接続された３
次巻線と、前記制御端子と前記第２の端子との間におい
て前記３次巻線に直列に接続された第１のコンデンサと
、 前記一方の直流電源端子と前記変換用スイッチング素子
の前記第１の端子との間の電源ラインにその一端が接続
され、その他端が前記制御端子に接続され、抵抗値を有
して前記第１のコンデンサを充電する第１の充電回路と
、 前記変換用スイッチング素子の前記制御端子と前記第２
の端子との間に接続された制御用スイッチング素子と、 第２のコンデンサとこの第２のコンデンサを抵抗値を有
して充電する第２の充電回路とを含み、前記変換用スイ
ッチング素子の導通開始に応答して前記第２のコンデン
サの充電を開始し、前記第２のコンデンサの電圧が所定
値になった時に前記制御用スイッチング素子をオン駆動
し、前記変換用スイッチング素子のオン期間を終了させ
るように構成されたオン期間終了制御回路と、 前記第２のコンデンサの充電電流を変えることによって
前記第２のコンデンサの電圧が前記制御用スイッチング
素子のオンレベルに達するまでの時間幅を変えて前記整
流平滑回路の出力電圧を制御する電圧制御回路と、 から成る直流−直流変換器。 - （２）前記制御用スイッチング素子はトランジスタであ
り、前記オン期間終了制御回路は第２の抵抗と第２のコ
ンデンサとの直列回路を前記３次巻線に並列に接続し、
前記第２のコンデンサを前記トランジスタのベースとエ
ミッタとの間に接続したものである特許請求の範囲第１
項記載の直流−直流変換器。 - （３）前記電圧制御回路が、 前記整流平滑回路の出力電圧を検出する電圧検出回路と
、 前記電圧検出回路から得られる検出電圧と基準電圧との
誤差出力を得る誤差増幅器と、 前記第２の抵抗に並列に接続され、前記誤差増幅器の出
力に応答して前記第２のコンデンサの充電電流を制御す
る可変インピーダンス素子と、から成るものである特許
請求の範囲第２項記載の直流−直流変換器。 - （４）前記変換用スイッチング素子は絶縁ゲート型電界
効果トランジスタである特許請求の範囲第１項又は第２
項又は第３項記載の直流−直流変換器。 - （５）一対の直流電源端子の一方にその一端が接続され
たトランスの１次巻線と、 少なくとも第１の端子と第２の端子と制御端子とを有し
、前記第１の端子が前記１次巻線の他端に接続され、前
記制御端子の電圧がスレシホールド電圧以上の時に前記
第１の端子と前記第２の端子との間が導通状態になるよ
うに構成されている変換用スイッチング素子と、 前記変換用スイッチング素子の前記第２の端子と前記一
対の直流電源端子の他方との間に接続された電流検出用
抵抗と、 前記１次巻線に電磁結合された２次巻線と、前記２次巻
線に接続された整流平滑回路と、前記１次巻線及び前記
２次巻線に電磁結合され、前記変換用スイッチング素子
の前記制御端子と前記第２の端子との間に接続された３
次巻線と、前記制御端子と前記第２の端子との間におい
て前記３次巻線に直列に接続された第１のコンデンサと
、 前記一方の直流電源端子と前記変換用スイッチング素子
の前記第１の端子との間にその一端が接続され、その他
端が前記制御端子に接続され、抵抗値を有して前記第１
のコンデンサを充電する第１の充電回路と、 前記変換用スイッチング素子の前記制御端子と前記第２
の端子との間及び前記電流検出用抵抗に対して並列に接
続された制御用トランジスタと、前記制御用トランジス
タのベース・エミッタ間と前記電流検出用抵抗との直列
回路に対して並列に接続された第２のコンデンサと、 前記第２のコンデンサに直列に接続された充電用抵抗を
含み、前記変換用スイッチング素子の導通開始に応答し
て前記第２のコンデンサの充電を開始し、前記第２のコ
ンデンサの充電電圧と前記電流検出用抵抗の両端電圧と
の和が所定値になった時に前記制御用トランジスタをオ
ン駆動し、前記変換用スイッチング素子のオン期間を終
了させるように構成されたオン期間終了制御回路と、前
記第２のコンデンサの充電電流を変えることによって前
記第２のコンデンサの電圧が前記制御用スイッチング素
子のオンレベルに達するまでの時間を変えて前記整流平
滑回路の出力電圧を制御する電圧制御回路と、 から成る直流−直流変換器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP666786A JPS62166775A (ja) | 1986-01-16 | 1986-01-16 | 直流−直流変換器 |
| US07/004,143 US4758937A (en) | 1986-01-16 | 1987-01-15 | DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP666786A JPS62166775A (ja) | 1986-01-16 | 1986-01-16 | 直流−直流変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62166775A true JPS62166775A (ja) | 1987-07-23 |
| JPH0357711B2 JPH0357711B2 (ja) | 1991-09-03 |
Family
ID=11644724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP666786A Granted JPS62166775A (ja) | 1986-01-16 | 1986-01-16 | 直流−直流変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62166775A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387171A (ja) * | 1986-09-29 | 1988-04-18 | Shindengen Electric Mfg Co Ltd | リンギングチョークコンバータ |
| JPS6387170A (ja) * | 1986-09-29 | 1988-04-18 | Shindengen Electric Mfg Co Ltd | リンギングチョークコンバータ |
-
1986
- 1986-01-16 JP JP666786A patent/JPS62166775A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387171A (ja) * | 1986-09-29 | 1988-04-18 | Shindengen Electric Mfg Co Ltd | リンギングチョークコンバータ |
| JPS6387170A (ja) * | 1986-09-29 | 1988-04-18 | Shindengen Electric Mfg Co Ltd | リンギングチョークコンバータ |
| JPH049034B2 (ja) * | 1986-09-29 | 1992-02-18 | ||
| JPH049033B2 (ja) * | 1986-09-29 | 1992-02-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0357711B2 (ja) | 1991-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4758937A (en) | DC-DC converter | |
| US5336985A (en) | Tapped inductor slave regulating circuit | |
| US4763235A (en) | DC-DC converter | |
| US4763236A (en) | DC-DC converter | |
| US7564704B2 (en) | Method of forming a power supply controller and structure therefor | |
| US6295211B1 (en) | Switching power supply unit having delay circuit for reducing switching frequency | |
| US5694303A (en) | Semi-regulated power supply using forward converter leakage energy | |
| USRE37898E1 (en) | Self-oscillating switching power supply with output voltage regulated from the primary side | |
| US6246596B1 (en) | Switching power supply | |
| JPH02114861A (ja) | 断続調整型電源回路 | |
| US6433443B2 (en) | Switching power supply having two or more DC outputs with switching circuit provided between the outputs | |
| US4276587A (en) | DC to DC Converter | |
| US6490178B1 (en) | Switching power circuit which switches voltage supplied to a primary winding of a transformer with a switching element to rectify alternating current generated in a secondary winding of the transformer | |
| US4864485A (en) | Switched mode power supply with start-up control | |
| US6181578B1 (en) | Synchronous rectifier drive mechanism for resonant reset forward converters | |
| US4301394A (en) | Horizontal deflection circuit and power supply with regulation by horizontal output transistor turn-off delay control | |
| JPS62166775A (ja) | 直流−直流変換器 | |
| JP3141675B2 (ja) | スイッチング電源装置 | |
| JP2776152B2 (ja) | スイッチングレギュレ−タ | |
| JP2721928B2 (ja) | スイッチング電源装置 | |
| JPH09205768A (ja) | 同期整流回路 | |
| JPH09322531A (ja) | 降圧チョッパ回路 | |
| JPH0357710B2 (ja) | ||
| JPH066713Y2 (ja) | サイリスタ電源回路 | |
| JPS62163570A (ja) | 直流変換器 |