JPS62164700U - - Google Patents
Info
- Publication number
- JPS62164700U JPS62164700U JP5185186U JP5185186U JPS62164700U JP S62164700 U JPS62164700 U JP S62164700U JP 5185186 U JP5185186 U JP 5185186U JP 5185186 U JP5185186 U JP 5185186U JP S62164700 U JPS62164700 U JP S62164700U
- Authority
- JP
- Japan
- Prior art keywords
- fet switch
- input resistor
- switching
- switch element
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
第1図は本考案に係わるサンプル・ホールド回
路の一実施例を示す構成ブロツク図、第2図は第
1図回路のタイムチヤート、第3図は第1図装置
の動作を説明するための特性曲線図、第4図〜第
6図はサンプル・ホールド回路の従来例を示す構
成ブロツク図である。 A……演算増幅器、R1……入力抵抗、R2…
…帰還抵抗、S1,S3……第1のFETスイツ
チ、S2,S4……第2のFETスイツチ。
路の一実施例を示す構成ブロツク図、第2図は第
1図回路のタイムチヤート、第3図は第1図装置
の動作を説明するための特性曲線図、第4図〜第
6図はサンプル・ホールド回路の従来例を示す構
成ブロツク図である。 A……演算増幅器、R1……入力抵抗、R2…
…帰還抵抗、S1,S3……第1のFETスイツ
チ、S2,S4……第2のFETスイツチ。
Claims (1)
- 入力信号がその一端に接続する入力抵抗と、こ
の入力抵抗の他端と演算増幅器の反転入力端子の
間をスイツチングする第1のFETスイツチ素子
と、前記入力抵抗の他端とコモンとの間をスイツ
チングする第2のFETスイツチ素子とを備え、
ホールド時に前記第2のFETスイツチをTTL
レベルより高いゲート電圧でオンにするように構
成したことを特徴とするサンプル・ホールド回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5185186U JPS62164700U (ja) | 1986-04-07 | 1986-04-07 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5185186U JPS62164700U (ja) | 1986-04-07 | 1986-04-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62164700U true JPS62164700U (ja) | 1987-10-19 |
Family
ID=30876497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5185186U Pending JPS62164700U (ja) | 1986-04-07 | 1986-04-07 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62164700U (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001273786A (ja) * | 2000-03-29 | 2001-10-05 | Kawasaki Steel Corp | サンプル・ホールド回路 |
JP2015170935A (ja) * | 2014-03-06 | 2015-09-28 | 国立大学法人東北大学 | サンプルホールド回路および高周波受信装置 |
-
1986
- 1986-04-07 JP JP5185186U patent/JPS62164700U/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001273786A (ja) * | 2000-03-29 | 2001-10-05 | Kawasaki Steel Corp | サンプル・ホールド回路 |
JP2015170935A (ja) * | 2014-03-06 | 2015-09-28 | 国立大学法人東北大学 | サンプルホールド回路および高周波受信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62164700U (ja) | ||
JPS616775U (ja) | 電流−電圧変換回路 | |
JPS63113966U (ja) | ||
JPS60153314U (ja) | 電流切り換え回路 | |
JPS6454423U (ja) | ||
JPS58173921U (ja) | 電流−電圧変換用ゲイン切替回路 | |
JPH0174634U (ja) | ||
JPS58116315U (ja) | 増幅器の保護装置 | |
JPS588171U (ja) | アナログ電圧信号切換接点の点検回路 | |
JPS6424600U (ja) | ||
JPS6074342U (ja) | キ−入力部におけるプルアツプ抵抗制御回路 | |
JPS59154740U (ja) | キ−マトリツクス | |
JPS59125140U (ja) | アナログスイツチ | |
JPS597547U (ja) | リレ−駆動回路 | |
JPS6137626U (ja) | 可変抵抗回路 | |
JPS60116501U (ja) | 制御信号切換回路 | |
JPS6344300U (ja) | ||
JPS60158162U (ja) | 抵抗測定装置 | |
JPS5883837U (ja) | 半導体スイツチ回路 | |
JPS62169524U (ja) | ||
JPS6074320U (ja) | 電子機器出力切換回路 | |
JPS6232640U (ja) | ||
JPS5927629U (ja) | 自動掃引受信機 | |
JPS60155211U (ja) | ミユ−テイング回路 | |
JPS5866712U (ja) | ミユ−テイング回路 |