JPS62163434A - 光中継器 - Google Patents
光中継器Info
- Publication number
- JPS62163434A JPS62163434A JP61003482A JP348286A JPS62163434A JP S62163434 A JPS62163434 A JP S62163434A JP 61003482 A JP61003482 A JP 61003482A JP 348286 A JP348286 A JP 348286A JP S62163434 A JPS62163434 A JP S62163434A
- Authority
- JP
- Japan
- Prior art keywords
- value
- circuit
- signal
- tuning circuit
- tuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、等価増幅、タイミング抽出、識別再生機能を
有する光中継器に係り、特に、クロック抽出速度を切替
え可能の構成とすることでバーストデータ伝送に好適に
使用できる光中継器に関する。
有する光中継器に係り、特に、クロック抽出速度を切替
え可能の構成とすることでバーストデータ伝送に好適に
使用できる光中継器に関する。
従来、公衆通信網のような長距離・大容量伝送において
は、クロック成分抽出用のフィルタとして、表面弾性波
（以下、ＳＡＷと略す）フィルタ〔昭和５５年、電子通
信学会総合全国大会、２１８８；箕輪池“′光中継器用
８００ＭＨｚ帯ＳＡＷタイミングタンク”参照〕が用い
られてきた。第５図は、従来の代表的な光中継器の構成
を示したものである。
は、クロック成分抽出用のフィルタとして、表面弾性波
（以下、ＳＡＷと略す）フィルタ〔昭和５５年、電子通
信学会総合全国大会、２１８８；箕輪池“′光中継器用
８００ＭＨｚ帯ＳＡＷタイミングタンク”参照〕が用い
られてきた。第５図は、従来の代表的な光中継器の構成
を示したものである。
伝送路より入力される光信号は、受光器１０１で光電変
換され、入力端子ｌを経て等化増幅器３に入力され、こ
こで増幅された信号は２つに分岐され、一方は識別器４
に、他方が同調回路５およびリミット増幅器６で構成さ
れるクロック抽出回路に送られる。識別器４に入力され
た受信４号はクロック抽出回路からのクロック信号によ
り波形整形されて、出力端子２を介して出力される。こ
こで、同調回路５としてＱ値（Ｑｕａｌｉｔｙ ｆａｃ
ｔｏｒ、選択度）の高いＳＡＷフィルタが用いられるの
は、通常マーク率変動や長い零連続信号において発生す
る抽出クロック信号のジッタを低減するためである。第
６図は、第５図回路構成による場合のクロック抽出特性
を示したものである。第６図（ａ）に示すように、Ｑ値
が高いほど、長い零連続が生じても、クロック信号成分
のエネルギ消失時間は長くなるため、安定なりロック信
号の抽出が可能となる。反面、第６図（ｂ）に示すよう
に無信号状態から信号が入力されると、クロック信号成
分を蓄積するのに大きなエネルギを必要とするため、ク
ロック信号抽出に非常に長い時間を要するという問題が
ある。
換され、入力端子ｌを経て等化増幅器３に入力され、こ
こで増幅された信号は２つに分岐され、一方は識別器４
に、他方が同調回路５およびリミット増幅器６で構成さ
れるクロック抽出回路に送られる。識別器４に入力され
た受信４号はクロック抽出回路からのクロック信号によ
り波形整形されて、出力端子２を介して出力される。こ
こで、同調回路５としてＱ値（Ｑｕａｌｉｔｙ ｆａｃ
ｔｏｒ、選択度）の高いＳＡＷフィルタが用いられるの
は、通常マーク率変動や長い零連続信号において発生す
る抽出クロック信号のジッタを低減するためである。第
６図は、第５図回路構成による場合のクロック抽出特性
を示したものである。第６図（ａ）に示すように、Ｑ値
が高いほど、長い零連続が生じても、クロック信号成分
のエネルギ消失時間は長くなるため、安定なりロック信
号の抽出が可能となる。反面、第６図（ｂ）に示すよう
に無信号状態から信号が入力されると、クロック信号成
分を蓄積するのに大きなエネルギを必要とするため、ク
ロック信号抽出に非常に長い時間を要するという問題が
ある。
例えば、Ｎビットパタンの信号を想定し、マーク率がＮ
／Ｎから１／Ｎまで変動するものと仮定すると、クロッ
ク信号成分の振幅変動ΔＶＴは、（Ｎ−１）ビットの零
連続に対し、クロック抽出回路への入力振幅を■Ｐとし
て。
／Ｎから１／Ｎまで変動するものと仮定すると、クロッ
ク信号成分の振幅変動ΔＶＴは、（Ｎ−１）ビットの零
連続に対し、クロック抽出回路への入力振幅を■Ｐとし
て。
ΔｙＴ＝ ｙＰｅ−（Ｎ−１） Ｋ／Ｑ、曲回（１）と
なる。（１）式より、ジッタ低減のためにはＱ値を高く
すればよいことが判る。ところが、第５図（ｂｌのよう
な無信号状態から立上がりを考えた場合には、クロック
信号成分の振幅ｖＴは。
なる。（１）式より、ジッタ低減のためにはＱ値を高く
すればよいことが判る。ところが、第５図（ｂｌのよう
な無信号状態から立上がりを考えた場合には、クロック
信号成分の振幅ｖＴは。
ｙＴ ＝ １ ｅ −（Ｎ−１）πＡ＝１．−ｆπｔ／
Ｑ９００９９１０１．（２）となる。ここで、ｆはパル
スの繰返し周波数であり、例えば、Ｑ＝ １０００．
ｆ ＝ ４００ Ｍｂ／ｓ トオ＜ ト時定数τ＝Ｑ／
ｆ・π＝ ８００ ｎ ｓｅｃもの時間、クロック信号
が出力されないことになり、このため、約３００ビツト
の間、再生信号が出力されず、大きな誤り率が発生する
要因となっていた。
Ｑ９００９９１０１．（２）となる。ここで、ｆはパル
スの繰返し周波数であり、例えば、Ｑ＝ １０００．
ｆ ＝ ４００ Ｍｂ／ｓ トオ＜ ト時定数τ＝Ｑ／
ｆ・π＝ ８００ ｎ ｓｅｃもの時間、クロック信号
が出力されないことになり、このため、約３００ビツト
の間、再生信号が出力されず、大きな誤り率が発生する
要因となっていた。
本発明の目的は、従来技術での上記した問題点を解消し
、無信号状態からの信号入力に対して、ＳＡＷフィルタ
を用いた場合においても、クロック信号が出力されるま
での時間を大幅に短縮し、誤り率を小さくすることので
きるクロック抽出機能を有する光中継器を提供すること
にある。
、無信号状態からの信号入力に対して、ＳＡＷフィルタ
を用いた場合においても、クロック信号が出力されるま
での時間を大幅に短縮し、誤り率を小さくすることので
きるクロック抽出機能を有する光中継器を提供すること
にある。
本発明では、上記目的を達成するために、等価増幅、タ
イミング抽出、識別再生機能を有する光中継器において
、タイミングクロック抽出用の同調回路をＱ値可変の同
調回路とし、入力信号レベルを検出し、検出したレベル
値に応じて上記同調回路のＱ値を制御するＱ値制御回路
を備えた構成とする。ここで、Ｑ値制御回路は、検出し
た入力信号レベル値があらかじめ設定した設定値より大
きい時は同調回路のＱ値を高くするように、設定値より
小さい時はＱ値を低くするように制御するものとする。
イミング抽出、識別再生機能を有する光中継器において
、タイミングクロック抽出用の同調回路をＱ値可変の同
調回路とし、入力信号レベルを検出し、検出したレベル
値に応じて上記同調回路のＱ値を制御するＱ値制御回路
を備えた構成とする。ここで、Ｑ値制御回路は、検出し
た入力信号レベル値があらかじめ設定した設定値より大
きい時は同調回路のＱ値を高くするように、設定値より
小さい時はＱ値を低くするように制御するものとする。
じＪ下 大器日日／７−１中謹穐１んＭ面＋７上り胃６
日日干ス第１図は実施例のブロック構成図で、第５図従
来例と相異する点は、同調回路５としてＱ値可変の同調
回路を用いる点と、等価増幅器３から供給される信号を
受けて、この信号の大小に応じて同調回路５のＱ値を制
御するＱ値制御回路７が設けられている点である。Ｑ値
制御回路７としては、第２図に示すように、差動増幅器
７１を用いて構成できる。すなわち、等化増幅器３から
供給される信号ｖのレベル値が第３図に示すように設定
値ｖｓ以下では同調回路５のＱ値がＱ２．Ｖ８より大き
い時はＱｌ（Ｑｌ＞Ｑ２）となるように制御信号を出力
させる構成とする。このような構成とすることにより、
等化増幅器３より供給される信号レベルが設定値ｖ８よ
り大きく、光信号が入力されていると判定された場合に
は、Ｑ値制御回路７は同調回路５のＱ値を高くなるよう
に制御するから、クロック成分の蓄積エネルギの消失は
極めて小さく、マーク率の低下や零信号が連続してもジ
ッタの小さいクロックを抽出し続けることが可能となる
。一方、信号レベルが設定値ｖ８以下となり、光入力信
号が断となったと判定された場合には、Ｑ値制御回路７
は同調回路５のＱ値が低（なるように制御信号を出力す
るため、長い零連続後のバースト的な光信号の入力に対
して急速なりロック信号の抽出が可能となる。
日日干ス第１図は実施例のブロック構成図で、第５図従
来例と相異する点は、同調回路５としてＱ値可変の同調
回路を用いる点と、等価増幅器３から供給される信号を
受けて、この信号の大小に応じて同調回路５のＱ値を制
御するＱ値制御回路７が設けられている点である。Ｑ値
制御回路７としては、第２図に示すように、差動増幅器
７１を用いて構成できる。すなわち、等化増幅器３から
供給される信号ｖのレベル値が第３図に示すように設定
値ｖｓ以下では同調回路５のＱ値がＱ２．Ｖ８より大き
い時はＱｌ（Ｑｌ＞Ｑ２）となるように制御信号を出力
させる構成とする。このような構成とすることにより、
等化増幅器３より供給される信号レベルが設定値ｖ８よ
り大きく、光信号が入力されていると判定された場合に
は、Ｑ値制御回路７は同調回路５のＱ値を高くなるよう
に制御するから、クロック成分の蓄積エネルギの消失は
極めて小さく、マーク率の低下や零信号が連続してもジ
ッタの小さいクロックを抽出し続けることが可能となる
。一方、信号レベルが設定値ｖ８以下となり、光入力信
号が断となったと判定された場合には、Ｑ値制御回路７
は同調回路５のＱ値が低（なるように制御信号を出力す
るため、長い零連続後のバースト的な光信号の入力に対
して急速なりロック信号の抽出が可能となる。
Ｑ値可変の同調回路５の構成実施例を第４図に示す。第
４図（ａｌは、Ｑ値Ｑ１を有するＳＡＷフィルタ５１と
並列にダンピング用の可変抵抗５２を接続し、この可変
抵抗５２の抵抗値をＱ値制御回路７の出力信号によって
変化させることにより、５１．５２の並列同調回路のＱ
値をＱｌからＱ２に切替える。
４図（ａｌは、Ｑ値Ｑ１を有するＳＡＷフィルタ５１と
並列にダンピング用の可変抵抗５２を接続し、この可変
抵抗５２の抵抗値をＱ値制御回路７の出力信号によって
変化させることにより、５１．５２の並列同調回路のＱ
値をＱｌからＱ２に切替える。
第４図（ｂｌは、第１の同調回路であるＳＡＷフィルタ
５１を通過したＱ値Ｑｌを有する信号と、同じく第２の
同調回路であるＳＡＷフィルタ５３を通過したＱ値Ｑ２
を有する信号とを利得可変増幅器５４で利得加算するこ
とにより、Ｑ値をＱｌからＱ２に切替える。この場合、
Ｑ値制御回路７の出力信号は、利得可変増幅器５４の利
得可変端子に入力される。
５１を通過したＱ値Ｑｌを有する信号と、同じく第２の
同調回路であるＳＡＷフィルタ５３を通過したＱ値Ｑ２
を有する信号とを利得可変増幅器５４で利得加算するこ
とにより、Ｑ値をＱｌからＱ２に切替える。この場合、
Ｑ値制御回路７の出力信号は、利得可変増幅器５４の利
得可変端子に入力される。
第４図（Ｃ）は、中心周波数ｆｏをもつＳＡＷフィル−
タ５１の出力側に、中心周波数がｆｏ±Δｒの範囲で可
変な同調回路５５を配置する。この５１ 、５５による
直列同調回路の等価的なＱ値をＱｌからＱ２に切替える
ことができる。この場合、Ｑ値制御回路７の出力信号は
、同調回路５５の中心周波数制御端子に入力される。
タ５１の出力側に、中心周波数がｆｏ±Δｒの範囲で可
変な同調回路５５を配置する。この５１ 、５５による
直列同調回路の等価的なＱ値をＱｌからＱ２に切替える
ことができる。この場合、Ｑ値制御回路７の出力信号は
、同調回路５５の中心周波数制御端子に入力される。
本発明によれば、光入力信号が正常な場合には同調回路
のＱ値を高く、無信号時にはＱ値を低くする構成とした
ことにより、無信号状態からのバースト的な信号入力に
対してクロック抽出時間を大幅に短縮できるという効果
がある。
のＱ値を高く、無信号時にはＱ値を低くする構成とした
ことにより、無信号状態からのバースト的な信号入力に
対してクロック抽出時間を大幅に短縮できるという効果
がある。
具体的な数値例を挙げると、例えばＱ１＝１０００から
Ｑ２＝ １００までＱ値を可変にできる同調回路を用い
た場合、ｆ＝４００Ｍｂ／ｓの場合には、時定数τ＝
８３ ｎ ｓｅｃ、つまり信号入力時から約３０ビツト
の間のみクロック抽出ができないことによるデータの不
確定識別動作が起こるが、しかし、これは従来の光中継
器に比べ、無信号状態からの正常動作への復帰時間を殉
に短縮可能としている。
Ｑ２＝ １００までＱ値を可変にできる同調回路を用い
た場合、ｆ＝４００Ｍｂ／ｓの場合には、時定数τ＝
８３ ｎ ｓｅｃ、つまり信号入力時から約３０ビツト
の間のみクロック抽出ができないことによるデータの不
確定識別動作が起こるが、しかし、これは従来の光中継
器に比べ、無信号状態からの正常動作への復帰時間を殉
に短縮可能としている。
第１図は本発明の一実施例のフ゛口・ツク構成図、第２
図は第１図中のＱ値制御回路７の一実施ｆｌＪ回路図、
第３図は第１図実施例の動作説明用のイ言号タイムチャ
ート、第４図（ａ）、 （ｂ）、 （Ｃ）はそれぞれ第
１図中のＱ値可変の同調回路５の実施例回路図、第５図
は従来の光中継器のプロ・ツク構成図、第６図（ａ）、
（ｂ）は従来技術の問題点説明用の抽出特性図である
。 く符号の説明〉 ｌ・・・入力端子 ２・・・出力端子３・・・等
化増幅器 ４・・・識別器５・・・同調回路
６・・・リミ・ソト増幅器７・・・Ｑ値制御回路
５１．５３・・・ＳＡＷフイルり５２・・・可変抵抗
５４・・・利得可変増幅器５５・・・中心周波数
可変の同調回路 １０１・・・受光器
図は第１図中のＱ値制御回路７の一実施ｆｌＪ回路図、
第３図は第１図実施例の動作説明用のイ言号タイムチャ
ート、第４図（ａ）、 （ｂ）、 （Ｃ）はそれぞれ第
１図中のＱ値可変の同調回路５の実施例回路図、第５図
は従来の光中継器のプロ・ツク構成図、第６図（ａ）、
（ｂ）は従来技術の問題点説明用の抽出特性図である
。 く符号の説明〉 ｌ・・・入力端子 ２・・・出力端子３・・・等
化増幅器 ４・・・識別器５・・・同調回路
６・・・リミ・ソト増幅器７・・・Ｑ値制御回路
５１．５３・・・ＳＡＷフイルり５２・・・可変抵抗
５４・・・利得可変増幅器５５・・・中心周波数
可変の同調回路 １０１・・・受光器
Claims (4)
- （１）等化増幅、タイミング抽出、識別再生機能を有す
る光中継器において、タイミングクロック抽出用の同調
回路をＱ値可変の同調回路とし、入力信号レベルを検出
し、検出したレベル値に応じて上記同調回路のＱ値を制
御するＱ値制御回路を備えたことを特徴とする光中継器
。 - （２）前記Ｑ値可変の同調回路が、Ｑ値が一定の弾性表
面波フィルタと、前記Ｑ値制御回路の出力信号によって
抵抗値が制御される可変抵抗器との並列接続回路より成
ることを特徴とする特許請求の範囲第１項記載の光中継
器。 - （３）前記Ｑ値可変の同調回路が、Ｑ値を異にする２つ
の同調回路と、これらの同調回路出力信号を前記Ｑ値制
御回路の出力信号に応じて利得可変に増幅する利得可変
増幅器とより成ることを特徴とする特許請求の範囲第１
項記載の光中継器。 - （４）前記Ｑ値可変の同調回路が、中心周波数ｆ＿０の
第１の同調回路と、前記Ｑ値制御回路の出力信号によっ
て中心周波数がｆ＿０±Δｆの範囲で可変に制御される
第２の同調回路との直列接続回路より成ることを特徴と
する特許請求の範囲第１項記載の光中継器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61003482A JPS62163434A (ja) | 1986-01-13 | 1986-01-13 | 光中継器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61003482A JPS62163434A (ja) | 1986-01-13 | 1986-01-13 | 光中継器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62163434A true JPS62163434A (ja) | 1987-07-20 |
Family
ID=11558554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61003482A Pending JPS62163434A (ja) | 1986-01-13 | 1986-01-13 | 光中継器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62163434A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5632859A (en) * | 1979-08-27 | 1981-04-02 | Fujitsu Ltd | Pcm repeater |
| JPS60144042A (ja) * | 1983-12-30 | 1985-07-30 | Hitachi Denshi Ltd | タイミング抽出方式 |
-
1986
- 1986-01-13 JP JP61003482A patent/JPS62163434A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5632859A (en) * | 1979-08-27 | 1981-04-02 | Fujitsu Ltd | Pcm repeater |
| JPS60144042A (ja) * | 1983-12-30 | 1985-07-30 | Hitachi Denshi Ltd | タイミング抽出方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5987085A (en) | Clock recovery circuit | |
| EP0972347B1 (en) | Serial digital data communications receiver with automatic cable equalizer, agc system, and dc restorer | |
| US4339727A (en) | Waveform converting circuit | |
| EP0511295A1 (en) | Method of and apparatus for controlling modulation of digital signals in frequency-modulated transmissions | |
| US3956700A (en) | Two-feedback-path delta modulation system with circuits for reducing pulse width modulation | |
| JPS6145645A (ja) | タイミング制御回路およびタイミング再生回路 | |
| USRE40038E1 (en) | Latch-up recovery in quantized feedback DC restorer circuits | |
| JPH06501140A (ja) | トークンリング等化器 | |
| JPH02278502A (ja) | デジタル信号の再生回路 | |
| US3849744A (en) | Base-band delay equalizer | |
| US5987065A (en) | Adaptive equalizer | |
| JP2005287019A (ja) | 光ファイバ通信リンク用の低電力低ジッタ光受信器 | |
| CA1312936C (en) | Clock recovery and retiming scheme with saw filter phase trimming to achieve desired system phase adjustment | |
| JPS62163434A (ja) | 光中継器 | |
| US5909143A (en) | Circuit for determining and storing an average signal value | |
| US5377231A (en) | Automatic gain control circuit for a digital baseband line equalizer | |
| US5524109A (en) | Token ring concentrator having retiming function | |
| FR2485847A1 (fr) | Amplificateur a frequence intermediaire avec stabilisation par contre-reaction, pour television | |
| JPH09153845A (ja) | 等化器 | |
| US6417709B1 (en) | Automatic duty cycle controller for ultra high speed digital multiplexer | |
| EP4213390A1 (en) | Loop filter, and timing recovery method and apparatus | |
| KR0142765B1 (ko) | 디지탈 자기기록재생시스템의 자동등화장치 | |
| US3886312A (en) | Decoder for four channel record | |
| US4454484A (en) | Phase-locked loop including an amplifier circuit arrangement | |
| JP3306393B2 (ja) | インタフェース回路 |