JPS62163407A - 自動送信出力制御回路 - Google Patents
自動送信出力制御回路Info
- Publication number
- JPS62163407A JPS62163407A JP343286A JP343286A JPS62163407A JP S62163407 A JPS62163407 A JP S62163407A JP 343286 A JP343286 A JP 343286A JP 343286 A JP343286 A JP 343286A JP S62163407 A JPS62163407 A JP S62163407A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- input
- transmission
- logarithmic conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は無ＩＩ機の送信出力を予め決められた数種類の
出力値に一定になるようにした自動送信出力制御回路に
関するものである。
出力値に一定になるようにした自動送信出力制御回路に
関するものである。
第２図に従来例を示す。本図はセルラー無線電話の送信
部の一部で、Ｖ、Ｃ，Ｏ，（電圧制御発振器）１からの
信号は送信パワーアンプ回路２で然るべく出力に増幅さ
れて、アンテナ４がら空中に放射される。この時の出力
は端子Ｑ、ｍ、ｎに次の表に示すようなバイナリ−コー
ドで印加されて、７種類の出力値に指定される。
部の一部で、Ｖ、Ｃ，Ｏ，（電圧制御発振器）１からの
信号は送信パワーアンプ回路２で然るべく出力に増幅さ
れて、アンテナ４がら空中に放射される。この時の出力
は端子Ｑ、ｍ、ｎに次の表に示すようなバイナリ−コー
ドで印加されて、７種類の出力値に指定される。
Ｈ：ハイレベル
Ｌ：ローレベル
この中で、送信パワーアンプ回路の出方の一部をコンデ
ンサ５で取り出し、整流ダイオード７とコンデンサ６と
で半波整流して、オペアンプ８のｅ端子に加えられる。
ンサ５で取り出し、整流ダイオード７とコンデンサ６と
で半波整流して、オペアンプ８のｅ端子に加えられる。
次にこのオペアンプ８にて所望値に増幅されて、コンパ
レータ９に加えられる。この時コンパレータ９の子端子
ｉには先に説明した、出力指定の３ビット信号をＤ／Ａ
コンバータ１ｏにて直流アナログ値に変換した電圧が加
えられる。こうしてｉ端子、ｈ端子に加えられた電圧を
比較して、その出力をトランジスタ１１のベース端子に
加え、該トランジスタのエミッタにの電位で、送信パワ
ーアンプを形成している中の。
レータ９に加えられる。この時コンパレータ９の子端子
ｉには先に説明した、出力指定の３ビット信号をＤ／Ａ
コンバータ１ｏにて直流アナログ値に変換した電圧が加
えられる。こうしてｉ端子、ｈ端子に加えられた電圧を
比較して、その出力をトランジスタ１１のベース端子に
加え、該トランジスタのエミッタにの電位で、送信パワ
ーアンプを形成している中の。
増幅素子（この場合はＦＥＴ３）のゲートに印加して、
増幅度を増減し、出力を制御している。
増幅度を増減し、出力を制御している。
この回路に於いて、送信出力が予め決めた出力より下が
ると、ダイオード７による整流電圧が下がり、ｇｐｈ端
子の電位は上がり、その結果ｊ端子は電位は下がり、ト
ランジスタ１１のエミッタ端子にの電位は上がり、出方
段のＦＥＴ３のゲートバイアスが上がり増幅度が増し、
送信出方の低下を補償する作用が生じる。なおこの種の
装置として関連するものには例えば特開昭５６’−１１
０３４６号公報がある。
ると、ダイオード７による整流電圧が下がり、ｇｐｈ端
子の電位は上がり、その結果ｊ端子は電位は下がり、ト
ランジスタ１１のエミッタ端子にの電位は上がり、出方
段のＦＥＴ３のゲートバイアスが上がり増幅度が増し、
送信出方の低下を補償する作用が生じる。なおこの種の
装置として関連するものには例えば特開昭５６’−１１
０３４６号公報がある。
この中で、出力をレベル７（最大）からレベル１（最小
）にしようとした場合、コンパレータ９のｉ端子は即、
所定の電位になるが、第４図の入力対整流出力電圧特性
かられかるように、整流電圧が約８００ｍＶから１ｍＶ
迄変化するため、平衡状態になる迄増幅器８は一時的に
入力オーバーで飽和状態となり、平衡になる迄時間を要
する。
）にしようとした場合、コンパレータ９のｉ端子は即、
所定の電位になるが、第４図の入力対整流出力電圧特性
かられかるように、整流電圧が約８００ｍＶから１ｍＶ
迄変化するため、平衡状態になる迄増幅器８は一時的に
入力オーバーで飽和状態となり、平衡になる迄時間を要
する。
又ｆｌ、ｍ、ｎ端子に加わる３ビット信号は、Ｄ／Ａ変
換器１０にて、アナログ信号が出方端子に表われるが１
元々整流ダイオードで整流される出力電圧が入力に対し
て２乗、３乗特性を有するため、コンパレータ９の入力
に端子の電圧も、２乗。
換器１０にて、アナログ信号が出方端子に表われるが１
元々整流ダイオードで整流される出力電圧が入力に対し
て２乗、３乗特性を有するため、コンパレータ９の入力
に端子の電圧も、２乗。
３乗特性を有し、個々の製品によって電圧値が異なるた
め、ｉ端子に入力する設定電圧も一定にできず、結局各
出力毎にスイッチ回路１２〜１８を選択して作動させ、
半固定抵抗器１９〜２５にて各々の出力毎に調整して、
Ｑ端子の電圧を変えている。
め、ｉ端子に入力する設定電圧も一定にできず、結局各
出力毎にスイッチ回路１２〜１８を選択して作動させ、
半固定抵抗器１９〜２５にて各々の出力毎に調整して、
Ｑ端子の電圧を変えている。
このように本方式の場合、出力の設定用の調整工数もふ
え不便である。
え不便である。
本発明の目的は複数の送信出力レベルを安定に取り出す
ことが可能な自動送信出力制御回路を提供することにあ
る。
ことが可能な自動送信出力制御回路を提供することにあ
る。
そこで上記問題点を解決するため、ＲＦ出力の一部を検
出し、整流した直流信号を、対数変換回路に入力して、
その入力電圧値の対数に変換した出力値に置き換えるこ
とにしたことにある。
出し、整流した直流信号を、対数変換回路に入力して、
その入力電圧値の対数に変換した出力値に置き換えるこ
とにしたことにある。
第３図にその対数変換回路を、第５図に対数変換回路に
よる入・出力特性図を示す。
よる入・出力特性図を示す。
従ってこの対数変換回路を接続することにより、例えば
入力値として、直流電圧１ｍＶから８００ｍＶ迄変化す
６ものが、対数変換回路の出力はおよそ２ｖから３．２
ｖとかなり圧縮させることができる。
入力値として、直流電圧１ｍＶから８００ｍＶ迄変化す
６ものが、対数変換回路の出力はおよそ２ｖから３．２
ｖとかなり圧縮させることができる。
以下、本発明の一実施例を第１図により説明する。本実
施例は従来例と同じくセルラー無線電話の送信部の回路
の一部である。出力の一部を整流ダイオード７で整流し
たあと、対数変換回路２６に接続する。この出力をコン
パレータ９に接続する。−力出力指定の３ビット信号を
Ｄ／Ａコンバータ１ｏにてアナログ直流値に変換してコ
ンパレータ９の他端子ｉに加える。コンパレータ９はに
端子、ｉ端子に加えられた電圧を比較しながら、トラン
ジスタ１１のバイアスをコントロールして、送信パワー
アンプを構成している増幅素子３（この場合はＦＥＴ）
のゲートのバイアスをコントロールして、送信出力を制
御している。送信出力が設定値よりも大きくなると、ａ
端子の電位が上がり、対数変換回路の出力２点の電位は
下がる。このためｊ点の電位は上がり、ＦＥＴ３のゲー
トバイアスの電位は下がり、ＦＥＴ３の増幅度が下がり
、送信出力を下げようと働く。この状態を第６図の入力
対出力制御電圧特性で示す。特性図中に於いて、横軸は
送信出力の一部を取り出した入力レベル、縦軸はＦＥＴ
３のゲートバイアスを表わす。出力レベルを７段階に分
けて、それぞれの出力レベルに於いて特性を示している
。
施例は従来例と同じくセルラー無線電話の送信部の回路
の一部である。出力の一部を整流ダイオード７で整流し
たあと、対数変換回路２６に接続する。この出力をコン
パレータ９に接続する。−力出力指定の３ビット信号を
Ｄ／Ａコンバータ１ｏにてアナログ直流値に変換してコ
ンパレータ９の他端子ｉに加える。コンパレータ９はに
端子、ｉ端子に加えられた電圧を比較しながら、トラン
ジスタ１１のバイアスをコントロールして、送信パワー
アンプを構成している増幅素子３（この場合はＦＥＴ）
のゲートのバイアスをコントロールして、送信出力を制
御している。送信出力が設定値よりも大きくなると、ａ
端子の電位が上がり、対数変換回路の出力２点の電位は
下がる。このためｊ点の電位は上がり、ＦＥＴ３のゲー
トバイアスの電位は下がり、ＦＥＴ３の増幅度が下がり
、送信出力を下げようと働く。この状態を第６図の入力
対出力制御電圧特性で示す。特性図中に於いて、横軸は
送信出力の一部を取り出した入力レベル、縦軸はＦＥＴ
３のゲートバイアスを表わす。出力レベルを７段階に分
けて、それぞれの出力レベルに於いて特性を示している
。
本実施例の場合、ｄ点の入力信号の変化幅を対数変換回
路により極端に狭めることができるので、そのままコン
パレータ回路に接続するだけで十分な特性が得られ、従
来のように途中での増幅器がないので、入力オーバーに
よる飽和現象がないので、出力切換が迅速にできる。
路により極端に狭めることができるので、そのままコン
パレータ回路に接続するだけで十分な特性が得られ、従
来のように途中での増幅器がないので、入力オーバーに
よる飽和現象がないので、出力切換が迅速にできる。
尚第３図に公知の対数変換回路を示すが、主としてオペ
アンプ２８，２９、トランジスタ３０゜３１で構成され
、０点に加わった電圧を対数に変換した電圧に比例した
出力がｐ点に表われる６対数変換回路の詳細については
説明を省くが、要はｊ℃旦シ 制御回路のループの中に対数変換回路を便ｍｈろ。
アンプ２８，２９、トランジスタ３０゜３１で構成され
、０点に加わった電圧を対数に変換した電圧に比例した
出力がｐ点に表われる６対数変換回路の詳細については
説明を省くが、要はｊ℃旦シ 制御回路のループの中に対数変換回路を便ｍｈろ。
本実施例では送信パワーアンプにＦＥＴを使用したが、
バイポーラトランジスタでも同様な効果が得られる。又
整流回路は特に限定しない。
バイポーラトランジスタでも同様な効果が得られる。又
整流回路は特に限定しない。
本発明により、送信出力を複数の種類に且つ安定に保つ
、自動出力制御機能を得ることができる６又出力設定用
の調整も、対数変換回路の出力端子ｐの電圧が入力値の
対数に圧縮されているため、半固定２７にて、出力レベ
ル１カ所に於いて調整すれば他は無調整で済み、製造上
の工数低減もできる。
、自動出力制御機能を得ることができる６又出力設定用
の調整も、対数変換回路の出力端子ｐの電圧が入力値の
対数に圧縮されているため、半固定２７にて、出力レベ
ル１カ所に於いて調整すれば他は無調整で済み、製造上
の工数低減もできる。
第１図は本発明の一実施例の自動送信出力制御回路の回
路図、第２図は従来の回路図、第３図は対数変換回路の
代表回路図、第４図は整流回路の整流出力特性図、第５
図は対数変換回路の入・出力特性図、第６図は自動送信
出力制御回路の動作特性図を示す。 １・・・Ｖ、Ｃ，○（電圧制御発振器）、２・・・送信
パワーアンプ、３・・・ＲＦ増幅用ＦＥＴ、４・・・ア
ンテナ、５，６・・・コンデンサ、７・・・整流用ダイ
オード。 ８・・・増幅器、９・・・コンパレータ、１０・・・Ｄ
／Ａ変換器、１１・・・トランジスタ、１２〜１８・・
・スイッチング回路、１９〜２５．２７・・・半固定抵
抗器、２６・・・対数変換回路、２８〜２９・・・オペ
アンプ、３０〜３１・・・トランジスタ。
路図、第２図は従来の回路図、第３図は対数変換回路の
代表回路図、第４図は整流回路の整流出力特性図、第５
図は対数変換回路の入・出力特性図、第６図は自動送信
出力制御回路の動作特性図を示す。 １・・・Ｖ、Ｃ，○（電圧制御発振器）、２・・・送信
パワーアンプ、３・・・ＲＦ増幅用ＦＥＴ、４・・・ア
ンテナ、５，６・・・コンデンサ、７・・・整流用ダイ
オード。 ８・・・増幅器、９・・・コンパレータ、１０・・・Ｄ
／Ａ変換器、１１・・・トランジスタ、１２〜１８・・
・スイッチング回路、１９〜２５．２７・・・半固定抵
抗器、２６・・・対数変換回路、２８〜２９・・・オペ
アンプ、３０〜３１・・・トランジスタ。
Claims (1)
- １、無線機のアンテナから放射する電力を予め定めた複
数の出力値から電子的切換によりある出力に一定に保つ
ために、送信パワー回路の出力を一定になるように制御
する回路に於いて、送信出力信号の一部を取り出し整流
した直流信号を対数変換回路に入力し、該入力の値の対
数に比例した出力信号に変換し、該出力信号をコンパレ
ータ回路に入力し、一方コンパレータの他の比較用端子
に予め定めた出力を得るに必要な電圧を各出力毎に与え
、コンパレータの両者の入力電圧が等しくなる迄送信パ
ワーアンプの増幅度を制御することにより、複数の送信
出力値に於いて、各々の出力時、一定に出力を保ち得る
ようにしたことを特徴とする送信出力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP343286A JPS62163407A (ja) | 1986-01-13 | 1986-01-13 | 自動送信出力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP343286A JPS62163407A (ja) | 1986-01-13 | 1986-01-13 | 自動送信出力制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62163407A true JPS62163407A (ja) | 1987-07-20 |
Family
ID=11557205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP343286A Pending JPS62163407A (ja) | 1986-01-13 | 1986-01-13 | 自動送信出力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62163407A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5029298A (en) * | 1988-12-22 | 1991-07-02 | Hitachi, Ltd. | Transmitter circuit |
| JPH04196622A (ja) * | 1990-11-26 | 1992-07-16 | Saitama Nippon Denki Kk | 送信電力制御機能付き送信機 |
| EP0603867A1 (en) * | 1992-12-25 | 1994-06-29 | Sony Corporation | Distortion compensating circuit of high-frequency power amplifier |
| JP2007189413A (ja) * | 2006-01-12 | 2007-07-26 | Niigata Seimitsu Kk | 自動パワー出力制御回路 |
| JP2008124685A (ja) * | 2006-11-10 | 2008-05-29 | Kenwood Corp | 高周波電力増幅回路 |
-
1986
- 1986-01-13 JP JP343286A patent/JPS62163407A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5029298A (en) * | 1988-12-22 | 1991-07-02 | Hitachi, Ltd. | Transmitter circuit |
| JPH04196622A (ja) * | 1990-11-26 | 1992-07-16 | Saitama Nippon Denki Kk | 送信電力制御機能付き送信機 |
| EP0603867A1 (en) * | 1992-12-25 | 1994-06-29 | Sony Corporation | Distortion compensating circuit of high-frequency power amplifier |
| US5374896A (en) * | 1992-12-25 | 1994-12-20 | Sony Corporation | Distortion compensating circuit of high-frequency power amplifier |
| JP2007189413A (ja) * | 2006-01-12 | 2007-07-26 | Niigata Seimitsu Kk | 自動パワー出力制御回路 |
| JP2008124685A (ja) * | 2006-11-10 | 2008-05-29 | Kenwood Corp | 高周波電力増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU681642B2 (en) | Power amplifier bias control circuit and method | |
| US5030923A (en) | Variable gain amplifier | |
| US5668468A (en) | Common mode stabilizing circuit and method | |
| EP0620639A1 (en) | Variable gain amplifier for low supply voltage | |
| EP0094485B1 (en) | Differential amplifier with auto bias adjust | |
| US3708756A (en) | Biasing network for transistors | |
| US4691172A (en) | MOS Switched capacitor automatic gain control circuit | |
| US4339674A (en) | Trigger circuit | |
| JPS62163407A (ja) | 自動送信出力制御回路 | |
| US20020021174A1 (en) | Variable gain amplifier with high linearity and low noise | |
| GB1017759A (en) | Improvements in or relating to variable gain transistor amplifiers | |
| US3706937A (en) | Gain controlled amplifier for integrated circuit applications | |
| US5216381A (en) | Unitary-gain final stage particularly for monolithically integratable power amplifiers | |
| JPS58182908A (ja) | 増幅器 | |
| GB937536A (en) | Automatic-gain and bandwidth control system for transistor circuits | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| US4316107A (en) | Multiplier circuit | |
| US5057709A (en) | Current threshold detector circuit | |
| JP2697010B2 (ja) | 定電圧装置 | |
| US3030504A (en) | Automatic gain control circuit | |
| JPH0265515A (ja) | レベル制御回路 | |
| JP2605904B2 (ja) | 送信電力制御回路 | |
| US3196343A (en) | Current regulator | |
| SU881978A1 (ru) | Устройство автоматической регулировки усилени | |
| SU1020980A1 (ru) | Усилитель с регулируемым коэффициентом усилени |