JPS62158553U - - Google Patents
Info
- Publication number
- JPS62158553U JPS62158553U JP4574686U JP4574686U JPS62158553U JP S62158553 U JPS62158553 U JP S62158553U JP 4574686 U JP4574686 U JP 4574686U JP 4574686 U JP4574686 U JP 4574686U JP S62158553 U JPS62158553 U JP S62158553U
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog converter
- analog
- channel
- hold circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004048 modification Effects 0.000 claims 1
- 238000012986 modification Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Description
第１図は本考案の一実施例を示す回路図、第２
図は実施例の動作を説明するためのタイムチヤー
ト、第３図および第４図は従来回路の構成を示す
回路図、第５図は第４図の従来回路の問題点を説
明するためのタイムチヤートである。 ３，７……ＤＡ変換器、４１〜４ｎ……出力ア
ンプ、５１〜５ｎ……サンプルホールド回路、６
……ラツチ回路、８１〜８ｎ……アナログスイツ
チ、９……Ω制御回路。
図は実施例の動作を説明するためのタイムチヤー
ト、第３図および第４図は従来回路の構成を示す
回路図、第５図は第４図の従来回路の問題点を説
明するためのタイムチヤートである。 ３，７……ＤＡ変換器、４１〜４ｎ……出力ア
ンプ、５１〜５ｎ……サンプルホールド回路、６
……ラツチ回路、８１〜８ｎ……アナログスイツ
チ、９……Ω制御回路。
Claims (1)
- 多チヤンネルの時分割されたデイジタルデータ
をアナログ信号に変換する第１のデイジタル／ア
ナログ変換器と、この第１のデイジタル／アナロ
グ変換器の出力アナログ信号をチヤンネル別にサ
ンプルホールドして出力する多チヤンネルのサン
プルホールド回路と、データ変更により変更され
たデイジタルデータをアナログ信号に変換する第
２のデイジタル／アナログ変換器と、前記サンプ
ルホールド回路の入力側に各々設けられ、前記第
１のデイジタル／アナログ変換器の出力信号また
は第２のデイジタル／アナログ変換器の出力信号
のいずれか一方をサンプルホールド回路に入力し
、常時は第１のデイジタル／アナログ変換器側に
切換えられているスイツト手段と、データ変更時
にデータ変更のあつたチヤンネルに対応したスイ
ツチ手段を第２のデイジタル／アナログ変換器側
に切換えると共に、当該チヤンネルのサンプルホ
ールド回路にサンプルホールド信号を与える制御
手段とを設けたことを特徴とする多チヤンネルア
ナログ出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4574686U JPS62158553U (ja) | 1986-03-28 | 1986-03-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4574686U JPS62158553U (ja) | 1986-03-28 | 1986-03-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62158553U true JPS62158553U (ja) | 1987-10-08 |
Family
ID=30864763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4574686U Pending JPS62158553U (ja) | 1986-03-28 | 1986-03-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62158553U (ja) |
-
1986
- 1986-03-28 JP JP4574686U patent/JPS62158553U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62158553U (ja) | ||
| JPS63120426U (ja) | ||
| JPH0319956U (ja) | ||
| JPS6277929U (ja) | ||
| JPS63513U (ja) | ||
| JPH0354046U (ja) | ||
| JPS6219864U (ja) | ||
| JPS59154956U (ja) | デマルチプレツクス回路 | |
| JPS6383900U (ja) | ||
| JPS6335239U (ja) | ||
| JPS6257459U (ja) | ||
| JPH0242300U (ja) | ||
| JPH029825U (ja) | ||
| JPS6317481U (ja) | ||
| JPS6414777A (en) | Digital recording and reproducing device | |
| JPS6157621U (ja) | ||
| JPS63102100U (ja) | ||
| JPS6452400U (ja) | ||
| JPH02128428U (ja) | ||
| JPH0258898U (ja) | ||
| JPS63129327U (ja) | ||
| JPS61140496U (ja) | ||
| JPS58101519U (ja) | 入力選択回路 | |
| JPH0260338U (ja) | ||
| JPH02111802U (ja) |